CN103390556A - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN103390556A CN103390556A CN201210140207XA CN201210140207A CN103390556A CN 103390556 A CN103390556 A CN 103390556A CN 201210140207X A CN201210140207X A CN 201210140207XA CN 201210140207 A CN201210140207 A CN 201210140207A CN 103390556 A CN103390556 A CN 103390556A
- Authority
- CN
- China
- Prior art keywords
- source
- dummy grid
- stacked structure
- device manufacturing
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000003575 carbonaceous material Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 230000008021 deposition Effects 0.000 claims description 14
- 239000011435 rock Substances 0.000 claims description 13
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 24
- 239000000377 silicon dioxide Substances 0.000 abstract description 12
- 230000004888 barrier function Effects 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- -1 oxygen alkane Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- TZHYBRCGYCPGBQ-UHFFFAOYSA-N [B].[N] Chemical compound [B].[N] TZHYBRCGYCPGBQ-UHFFFAOYSA-N 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 208000002173 dizziness Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Abstract
本发明公开了一种半导体器件制造方法，包括步骤：在衬底上形成伪栅极堆叠结构，其中伪栅极堆叠结构包含碳基材料；在伪栅极堆叠结构两侧的衬底中形成源漏区；刻蚀去除伪栅极堆叠结构，直至暴露衬底，留下栅极沟槽；在栅极沟槽中形成栅极堆叠结构。依照本发明的半导体器件制造方法，采用碳基材料替代了硅基材料的伪栅极，在后栅工艺中刻蚀去除伪栅极时无需添加垫氧化层和/或刻蚀阻挡层，在确保器件可靠性之外还简化了工艺、降低了成本。
Description
技术领域
本发明涉及一种半导体器件制造方法，特别是涉及一种应用于后栅工艺的半导体器件制造方法。
背景技术
IC集成度不断增大需要器件尺寸持续按比例缩小，为解决MOS器件不断按比例缩小带来的一系列问题，一般采用高K/金属栅堆叠结构来代替传统的SiO2/多晶硅栅结构。目前，制造高K/金属栅结构半导体器件主要分为先栅工艺和后栅工艺。先栅工艺是先制造高K/金属栅栈结构再进行源漏注入，后栅工艺是先进行源漏注入，再形成高K/金属栅栈结构。后栅工艺不需要经受源漏退火的高温，目前逐渐获得业界的认可。
在这种后栅工艺中，通常是在衬底上形成多晶硅、微晶硅、非晶硅等硅基材质的伪栅极，刻蚀形成伪栅极堆叠结构之后，以伪栅极堆叠结构为掩膜进行源漏掺杂注入，随后沉积层间介质层之后，刻蚀去除伪栅极堆叠结构以留下栅极沟槽，在栅极沟槽中再次沉积高k材料以及金属栅极材料。由于上述伪栅极与衬底相同，均采用硅基材料制成，在刻蚀伪栅极过程中难免也会过刻蚀衬底，造成衬底沟道区表面缺陷密度增大，影响器件电学性能、可靠性。为此，必须在衬底上形成垫氧化层(氧化硅、高k材料等，厚度通常仅3nm左右)和/或刻蚀阻挡层(通常为TiN、TaN等难熔金属氮化物，厚度例如仅1nm左右)，利用垫氧化层和/或刻蚀阻挡层来保护衬底沟道区。
然而，上述垫氧化层和/或刻蚀阻挡层厚度超薄，难以均匀形成，在刻蚀形成栅极沟槽的过程中仍然有可能造成局部衬底过刻蚀。此外，形成这种超薄的垫氧化层和/或刻蚀阻挡层的工艺复杂、材料昂贵，难以适用于大规模器件制造，难以有效提高效率、降低成本。
综上所述，现有技术中难以高效、低成本地保护后栅工艺中衬底不被过刻蚀。
发明内容
由上所述，本发明的目的在于提供一种能高效、低成本地保护后栅工艺中衬底不被过刻蚀的半导体器件制造方法。
为此，本发明提供了一种半导体器件制造方法，包括步骤：在衬底上形成伪栅极堆叠结构，其中伪栅极堆叠结构包含碳基材料；在伪栅极堆叠结构两侧的衬底中形成源漏区；刻蚀去除伪栅极堆叠结构，直至暴露衬底，留下栅极沟槽；在栅极沟槽中形成栅极堆叠结构。
其中，伪栅极堆叠结构包括伪栅极层和伪栅极盖层，伪栅极层包括碳基材料。
其中，碳基材料包括非晶碳薄膜、氢化非晶碳薄膜。
其中，在形成源漏区之后、刻蚀去除伪栅极堆叠结构之前，进一步包括步骤：沉积层间介质层，平坦化层间介质层直至暴露伪栅极盖层，进一步平坦化伪栅极盖层直至暴露伪栅极层。
其中，形成源漏区的步骤进一步包括：在伪栅极堆叠结构两侧的衬底上形成第一栅极侧墙；以第一栅极侧墙为掩膜，执行第一源漏离子注入，在伪栅极堆叠结构两侧的衬底中形成轻掺杂的源漏延伸区；
在第一栅极侧墙上形成第二栅极侧墙；以第二栅极侧墙为掩膜，执行第二源漏离子注入，形成重掺杂源漏区。
其中，在形成源漏区之后、刻蚀去除伪栅极堆叠结构之前，进一步包括步骤：在源漏区上形成金属硅化物。
其中，采用氧等离子体刻蚀去除伪栅极堆叠结构。其中，氧等离子体刻蚀去除伪栅极堆叠结构之后，还采用HF基刻蚀液湿法处理去除残余的氧化膜。
其中，形成栅极堆叠结构的步骤进一步包括：在栅极沟槽中沉积栅极绝缘层；在栅极绝缘层上沉积功函数调节金属层；在功函数调节金属层上沉积电阻调节金属层。
其中，形成栅极堆叠结构之后，进一步包括步骤：形成层间介质层、接触刻蚀停止层；刻蚀层间介质层、接触刻蚀停止层形成源漏接触孔；在源漏接触孔中填充形成源漏接触塞；形成与源漏接触塞连接的引线。
依照本发明的半导体器件制造方法，采用碳基材料替代了硅基材料的伪栅极，在后栅工艺中刻蚀去除伪栅极时无需添加垫氧化层和/或刻蚀阻挡层，在确保器件可靠性之外还简化了工艺、降低了成本。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图14为依照本发明的半导体器件制造方法的各个步骤的剖面示意图；以及
图15为依照本发明的半导体器件制造方法的流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了可有效简化伪栅极去除的半导体器件制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
图1至图14为依照本发明的半导体器件制造方法的各个步骤的剖面示意图。
参照图15以及图1、图2，在衬底1上形成伪栅极堆叠结构2。提供衬底1，例如为硅基材料，包括体硅(Si)、绝缘体上硅(SOI)、SiGe、SiC、应变硅、硅纳米管等等。优选地，选用体硅或SOI作为衬底1，以便与CMOS工艺兼容。如图1所示，在衬底1上采用LPCVD、PECVD、HDPCVD、ALD、MBE、溅射等常规方法依次沉积伪栅极层2A、伪栅极盖层2B。伪栅极层2A材质为碳基材料，碳基材料主要包括非晶碳薄膜(a-C)以及氢化非晶碳薄膜(a-C:H)。非晶碳及氢化非晶碳薄膜主要由阴极射线沉积、射频溅射、离子束沉积、MV PECVD、RFPECVD、HDPCVD等方法获得。在后续的刻蚀(例如氧等离子体的干法刻蚀)中，碳基材质的伪栅极层2A会反应而刻蚀去除，而硅基材质的衬底1基本不反应也不被刻蚀，因此这两种不同材质的结构能自动提供良好的刻蚀选择性，无需再额外添加垫氧化物和/或刻蚀阻挡层。伪栅极盖层2B为硬度较高的材料，用于保护、控制伪栅极层2A的形状，其材质例如为氮化硅、氮氧化硅、DLC等等，但是如果后续光刻/刻蚀控制精准的话，伪栅极盖层2B也可以省略，因此伪栅极堆叠结构2实质上可以仅包括伪栅极层2A。如图2所示，光刻/刻蚀伪栅极层2A和伪栅极盖层2B，形成了伪栅极堆叠结构2。
参照图15以及图3、图4，以伪栅极堆叠结构2为掩膜，执行源漏掺杂离子注入，在伪栅极堆叠结构2两侧的衬底1中形成源漏区4。如图3所示，先沉积后刻蚀，在伪栅极堆叠结构2两侧衬底1上形成第一伪栅极侧墙3A，其材质例如为二氧化硅、氮化硅、氮氧化硅、DLC(由于DLC具有较高本征应力，可以额外提高沟道区载流子迁移率，增大器件驱动能力)等等；以伪栅极堆叠结构2以及第一伪栅极侧墙3A为掩膜，执行第一次源漏离子注入，在第一伪栅极侧墙3A两侧衬底1中形成轻掺杂的源漏延伸区4A以及晕状掺杂区(未示出)。掺杂离子的种类、剂量、能量依照MOSFET类型以及结深而定，在此不再赘述。值得注意的是，实际上也可以省略第一伪栅极侧墙3A，也即直接以伪栅极堆叠结构2为掩膜注入形成源漏延伸区4A。如图4所示，先沉积后刻蚀，在伪栅极堆叠结构2或第一伪栅极侧墙3A上形成第二伪栅极侧墙3B，其材质例如为二氧化硅、氮化硅、氮氧化硅、DLC等等；以第二伪栅极侧墙3B为掩膜，执行第二次源漏离子注入，在第二伪栅极侧墙3B两侧的衬底1中形成重掺杂的源漏区4B。第二次掺杂离子的种类与第一次相同，剂量、能量更大从而形成重掺杂区。
优选地，参照图15以及图5，在源漏区4上采用溅射、MOCVD等常规形成金属硅化物5。在整个器件上沉积金属层(未示出)，厚度例如1～10nm，随后在例如450～550℃下退火，使得金属层与源漏区4中的Si反应形成金属硅化物5，用于降低器件的源漏电阻。金属硅化物5例如NiSi、NiPtSi、NiCoSi、NiPtCoSi等等，其厚度例如1～30nm。
参照图15以及图6，在整个器件上采用LPCVD、PECVD、HDPCVD、旋涂等常规方法沉积层间介质层(ILD)6。ILD6材质例如为氧化硅或低k材料，低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。
参照图15以及图7、图8，平坦化ILD6以及伪栅极盖层2B，直至暴露伪栅极层2A。如图7所示，执行第一CM P，平坦化处理低k材料的ILD6，直至暴露氮化物材质的伪栅极盖层2B。随后如图8所示，更换CM P研磨液、研磨垫以及终止条件，执行第二CMP，平坦化处理伪栅极盖层2B，直至暴露碳基材料的伪栅极层2A。
参照图15以及图9、图10，刻蚀去除伪栅极层2A，形成栅极沟槽2C。如图9所示，采用干法刻蚀，例如氧等离子体刻蚀，去除碳基材料的伪栅极层2A，直至暴露衬底1。由于伪栅极层2A为上述碳基材料，在氧等离子体刻蚀过程中，非晶碳会与氧反应形成二氧化碳气体，氢化非晶碳会与氧气反应形成二氧化碳和水蒸气，从而刻蚀去除，而硅基材质的衬底1初步反应形成氧化硅之后就覆盖在衬底1表面从而阻挡了进一步反应刻蚀，因此可以说衬底1基本不参与反应或者基本不被刻蚀。总之，在刻蚀去除伪栅极层2A的过程中，衬底1基本未被刻蚀，并且可以原发的形成氧化物薄膜(未示出，厚度例如仅为1～3nm)从而保护衬底1，因此在本发明的技术方案中无需在沉积伪栅极层2A之前特意沉积形成垫氧化层和/或刻蚀阻挡层，确保了器件可靠性之外还简化了工艺、降低了成本。随后，优选地，如图10所示，采用HF基刻蚀液湿法去除上述干法刻蚀过程中原生的氧化物薄膜，HF基刻蚀液例如稀释HF(DHF)、缓释刻蚀液(BOE，HF与NH4F的混合溶液)。
之后，参照图15以及图11至图14，与现有的后栅工艺相同或相似，完成后续的MOSFET结构制造。
参照图11，在栅极沟槽2C中沉积形成高k材料的栅极绝缘层7A。高k材料包括但不限于氮化物(例如SiN、AlN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物，例如Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、钙钛矿相氧化物(例如PbZrxTi1-xO3(PZT)、BaxSr1-xTiO3(BST))。其中，栅极绝缘层7A可以如图11所示分布在栅极沟槽2C的底面，栅极绝缘层7A的厚度例如仅为1nm左右。
参照图12，在栅极沟槽2C中的栅极绝缘层7A以及ILD6上沉积功函数调节金属层7B 。层7B的材质例如为TiN、TaN。
参照图13，在功函数调节金属层7B上沉积电阻调节金属层7C。层7C的材质例如为Ti、Ta、W、Al、Cu、Mo等等。层7A、7B以及7C共同构成MOSFET的最终栅极堆叠结构7。
参照图14，平坦化层7C直至暴露ILD6，在整个器件上沉积例如SiN材质的接触刻蚀停止层(CESL)8以及第二ILD9，刻蚀第二ILD9、CESL8以及ILD6形成源漏接触孔，在源漏接触孔中填充金属和/或金属氮化物形成源漏接触塞10，沉积第三ILD11并刻蚀形成引线孔，在引线孔中填充金属形成引线12，构成器件的字线或位线，完成最终的器件结构。
依照本发明的半导体器件制造方法，采用碳基材料替代了硅基材料的伪栅极，在后栅工艺中刻蚀去除伪栅极时无需添加垫氧化层和/或刻蚀阻挡层，在确保器件可靠性之外还简化了工艺、降低了成本。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (10)
1.一种半导体器件制造方法，包括步骤：
在衬底上形成伪栅极堆叠结构，其中伪栅极堆叠结构包含碳基材料；
在伪栅极堆叠结构两侧的衬底中形成源漏区；
刻蚀去除伪栅极堆叠结构，直至暴露衬底，留下栅极沟槽；
在栅极沟槽中形成栅极堆叠结构。
2.如权利要求1的半导体器件制造方法，其中，伪栅极堆叠结构包括伪栅极层和伪栅极盖层，伪栅极层包括碳基材料。
3.如权利要求2的半导体器件制造方法，其中，碳基材料包括非晶碳薄膜、氢化非晶碳薄膜。
4.如权利要求2的半导体器件制造方法，其中，在形成源漏区之后、刻蚀去除伪栅极堆叠结构之前，进一步包括步骤：沉积层间介质层，平坦化层间介质层直至暴露伪栅极盖层，进一步平坦化伪栅极盖层直至暴露伪栅极层。
5.如权利要求1的半导体器件制造方法，其中，形成源漏区的步骤进一步包括：
在伪栅极堆叠结构两侧的衬底上形成第一栅极侧墙；
以第一栅极侧墙为掩膜，执行第一源漏离子注入，在伪栅极堆叠结构两侧的衬底中形成轻掺杂的源漏延伸区；
在第一栅极侧墙上形成第二栅极侧墙；
以第二栅极侧墙为掩膜，执行第二源漏离子注入，形成重掺杂源漏区。
6.如权利要求1的半导体器件制造方法，其中，在形成源漏区之后、刻蚀去除伪栅极堆叠结构之前，进一步包括步骤：在源漏区上形成金属硅化物。
7.如权利要求1的半导体器件制造方法，其中，采用氧等离子体刻蚀去除伪栅极堆叠结构。
8.如权利要求7的半导体器件制造方法，其中，氧等离子体刻蚀去除伪栅极堆叠结构之后，还采用HF基刻蚀液湿法处理去除残余的氧化膜。
9.如权利要求1的半导体器件制造方法，其中，形成栅极堆叠结构的步骤进一步包括：在栅极沟槽中沉积栅极绝缘层；在栅极绝缘层上沉积功函数调节金属层；在功函数调节金属层上沉积电阻调节金属层。
10.如权利要求1的半导体器件制造方法，其中，形成栅极堆叠结构之后，进一步包括步骤：形成层间介质层、接触刻蚀停止层；刻蚀层间介质层、接触刻蚀停止层形成源漏接触孔；在源漏接触孔中填充形成源漏接触塞；形成与源漏接触塞连接的引线。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210140207.XA CN103390556B (zh) | 2012-05-08 | 2012-05-08 | 半导体器件制造方法 |
| US14/399,260 US9530861B2 (en) | 2012-05-08 | 2012-07-03 | Method for manufacturing semiconductor device |
| PCT/CN2012/000912 WO2013166631A1 (zh) | 2012-05-08 | 2012-07-03 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210140207.XA CN103390556B (zh) | 2012-05-08 | 2012-05-08 | 半导体器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103390556A true CN103390556A (zh) | 2013-11-13 |
| CN103390556B CN103390556B (zh) | 2016-09-21 |
Family
ID=49534790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210140207.XA Active CN103390556B (zh) | 2012-05-08 | 2012-05-08 | 半导体器件制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9530861B2 (zh) |
| CN (1) | CN103390556B (zh) |
| WO (1) | WO2013166631A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185713A (zh) * | 2015-08-26 | 2015-12-23 | 上海华力微电子有限公司 | 一种hkmg器件的制备方法 |
| CN117410321A (zh) * | 2023-12-15 | 2024-01-16 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117790318A (zh) * | 2024-02-27 | 2024-03-29 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制备方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150214331A1 (en) * | 2014-01-30 | 2015-07-30 | Globalfoundries Inc. | Replacement metal gate including dielectric gate material |
| US10811320B2 (en) * | 2017-09-29 | 2020-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Footing removal in cut-metal process |
| CN112259552A (zh) * | 2020-10-20 | 2021-01-22 | 湘潭大学 | 一种铁电场效应晶体管存储器及其制备方法 |
| US20220231137A1 (en) * | 2021-01-19 | 2022-07-21 | Applied Materials, Inc. | Metal cap for contact resistance reduction |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667199B2 (en) * | 2001-07-27 | 2003-12-23 | Hitachi, Ltd. | Semiconductor device having a replacement gate type field effect transistor and its manufacturing method |
| WO2004012256A1 (en) * | 2002-07-31 | 2004-02-05 | Advanced Micro Devices, Inc. | Process for manufacturing mosfets using amorphous carbon replacement gate and structures formed in accordance therewith |
| CN101593686A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 金属栅极形成方法 |
| US7666746B2 (en) * | 2008-01-14 | 2010-02-23 | International Business Machines Corporation | Semiconductor transistors having high-K gate dielectric layers, metal gate electrode regions, and low fringing capacitances |
| CN102103994A (zh) * | 2009-12-16 | 2011-06-22 | 台湾积体电路制造股份有限公司 | 高介电常数介电层和/或金属栅极元件的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5180050B2 (ja) * | 2008-12-17 | 2013-04-10 | スタンレー電気株式会社 | 半導体素子の製造方法 |
| CN102254824B (zh) * | 2010-05-20 | 2013-10-02 | 中国科学院微电子研究所 | 半导体器件及其形成方法 |
| US20120037991A1 (en) * | 2010-08-16 | 2012-02-16 | International Business Machines Corporation | Silicon on Insulator Field Effect Device |
| US8456011B2 (en) * | 2011-01-14 | 2013-06-04 | International Business Machines Corporation | Method to control metal semiconductor micro-structure |
-
2012
- 2012-05-08 CN CN201210140207.XA patent/CN103390556B/zh active Active
- 2012-07-03 WO PCT/CN2012/000912 patent/WO2013166631A1/zh active Application Filing
- 2012-07-03 US US14/399,260 patent/US9530861B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667199B2 (en) * | 2001-07-27 | 2003-12-23 | Hitachi, Ltd. | Semiconductor device having a replacement gate type field effect transistor and its manufacturing method |
| WO2004012256A1 (en) * | 2002-07-31 | 2004-02-05 | Advanced Micro Devices, Inc. | Process for manufacturing mosfets using amorphous carbon replacement gate and structures formed in accordance therewith |
| US7666746B2 (en) * | 2008-01-14 | 2010-02-23 | International Business Machines Corporation | Semiconductor transistors having high-K gate dielectric layers, metal gate electrode regions, and low fringing capacitances |
| CN101593686A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 金属栅极形成方法 |
| CN102103994A (zh) * | 2009-12-16 | 2011-06-22 | 台湾积体电路制造股份有限公司 | 高介电常数介电层和/或金属栅极元件的制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185713A (zh) * | 2015-08-26 | 2015-12-23 | 上海华力微电子有限公司 | 一种hkmg器件的制备方法 |
| CN117410321A (zh) * | 2023-12-15 | 2024-01-16 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117410321B (zh) * | 2023-12-15 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117790318A (zh) * | 2024-02-27 | 2024-03-29 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103390556B (zh) | 2016-09-21 |
| US9530861B2 (en) | 2016-12-27 |
| WO2013166631A1 (zh) | 2013-11-14 |
| US20150118818A1 (en) | 2015-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103390644A (zh) | 半导体器件及其制造方法 | |
| US9076816B2 (en) | Method and device for self-aligned contact on a non-recessed metal gate | |
| CN101677088B (zh) | 半导体装置的制造方法 | |
| US20130299920A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN103390556A (zh) | 半导体器件制造方法 | |
| US9614050B2 (en) | Method for manufacturing semiconductor devices | |
| CN103000572A (zh) | 高k金属栅极器件的接触件 | |
| CN102054704B (zh) | 用于制造半导体装置的方法 | |
| CN103531475A (zh) | 半导体器件及其制造方法 | |
| CN103035712A (zh) | 半导体器件及其制造方法 | |
| CN104538305A (zh) | 半导体组件及其制造方法 | |
| US7888208B2 (en) | Method of fabricating non-volatile memory device | |
| KR20150035451A (ko) | 메모리 디바이스 및 그 제조 방법 | |
| CN103545186B (zh) | 一种制造金属栅半导体器件的方法 | |
| US9576802B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20070170511A1 (en) | Method for fabricating a recessed-gate mos transistor device | |
| CN104051532A (zh) | 半导体器件的源极/漏极结构 | |
| CN103794502A (zh) | 半导体器件及其制造方法 | |
| CN103545185A (zh) | 一种采用伪栅极制造半导体器件的方法 | |
| CN103578946B (zh) | 一种半导体器件的形成方法 | |
| CN104979277A (zh) | 一种化学机械平坦化的工艺方法 | |
| CN104143534A (zh) | 半导体器件制造方法 | |
| CN103578953A (zh) | 半导体集成电路制造的方法 | |
| CN102856178B (zh) | 金属栅极和mos晶体管的形成方法 | |
| CN103681503B (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |