CN103854984B - 一种后栅工艺假栅的制造方法和后栅工艺假栅 - Google Patents
一种后栅工艺假栅的制造方法和后栅工艺假栅 Download PDFInfo
- Publication number
- CN103854984B CN103854984B CN201210509428.XA CN201210509428A CN103854984B CN 103854984 B CN103854984 B CN 103854984B CN 201210509428 A CN201210509428 A CN 201210509428A CN 103854984 B CN103854984 B CN 103854984B
- Authority
- CN
- China
- Prior art keywords
- hard mask
- amorphous silicon
- grid
- mask layer
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000126 substance Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 9
- 238000001947 vapour-phase growth Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 52
- 238000005516 engineering process Methods 0.000 description 11
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000013049 sediment Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种后栅工艺假栅的制造方法和后栅工艺假栅，该方法包括：提供半导体衬底；在所述半导体衬底上生长栅极氧化层；在所述栅极氧化层上淀积底层非晶硅；在所述底层非晶硅上淀积ONO结构硬掩膜；在所述ONO结构硬掩膜上淀积顶层非晶硅；在所述顶层非晶硅上淀积硬掩膜层；在所述硬掩膜层上形成光刻胶线条，并对所形成的光刻胶线条进行微缩，使微缩后的光刻胶线条宽度小于等于22nm；以所述光刻胶线条为标准，对所述硬掩膜层、顶层非晶硅、ONO结构硬掩膜和底层非晶硅进行刻蚀，并去除所述光刻胶线条、硬掩膜层和顶层非晶硅。本发明能精确控制栅极的关键尺寸，栅极的剖面形貌，并能改善栅极线条粗糙度，保证了器件的性能及稳定性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种后栅工艺假栅的制造方法和后栅工艺假栅。
背景技术
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅（gate last）”工艺制作。
所谓后栅工艺是指：提供半导体衬底，所述半导体衬底上形成有假栅结构和位于所述半导体衬底上覆盖所述假栅结构的刻蚀阻挡层，在所述刻蚀阻挡层表面形成层间介质层；以所述假栅结构表面作为停止层，对所述层间介质层和刻蚀阻挡层进行化学机械研磨；除去所述假栅结构后形成沟槽；通过物理气相沉积或金属靶溅射的方法向所述沟槽内填充金属，以形成金属栅电极层；用化学机械研磨法研磨金属栅电极层直至露出层间介质层，形成金属栅。
因此，在后栅工艺中，假栅的制造至关重要。但目前，由于受到物理机制、工艺技术以及加工手段等方面的限制，在22nm及以下技术带中，假栅的关键尺寸、以及假栅的剖面形貌还无法精准控制，从而影响了栅极线条的粗糙度，无法保证器件的性能及其稳定性。
发明内容
有鉴于此，本公开实施例提供一种后栅工艺假栅的制作方法，该方法包括：
提供半导体衬底；
在所述半导体衬底上生长栅极氧化层；
在所述栅极氧化层上淀积底层非晶硅；
在所述底层非晶硅上淀积氧化膜-氮化膜-氧化膜（ONO）结构硬掩膜；
在所述ONO结构硬掩膜上淀积顶层非晶硅；
在所述顶层非晶硅上淀积硬掩膜层；
在所述硬掩膜层上形成光刻胶线条，并对所形成的光刻胶线条进行微缩，使微缩后的光刻胶线条宽度小于等于22nm；
以所述微缩后的光刻胶线条为标准，对所述硬掩膜层、顶层非晶硅、ONO结构硬掩膜和底层非晶硅进行刻蚀，并去除所述硬掩膜层和顶层非晶硅。
优选的，以所述微缩后的光刻胶线条为标准，对所述硬掩膜层、顶层非晶硅、ONO结构硬掩膜和底层非晶硅进行刻蚀，并去除所述微缩后的光刻胶线条、硬掩膜层和顶层非晶硅，包括：
将所述微缩后的光刻胶线条作为所述硬掩膜层的掩膜，对所述硬掩膜层进行刻蚀，去除所述光刻胶线条；
将所述硬掩膜层作为所述顶层非晶硅的掩膜，对所述顶层非晶硅进行刻蚀；
将所述硬掩膜层和所述顶层非晶硅作为ONO结构硬掩膜的掩膜，对所述ONO结构硬掩膜进行刻蚀，去除所述硬掩膜层；
将所述顶层非晶硅和所述ONO结构硬掩膜作为所述底层非晶硅的掩膜，对所述底层非晶硅进行刻蚀，去除所述顶层非晶硅。
优选的，所述在所述栅极氧化层上淀积底层非晶硅，包括：
采用低压化学气相淀积工艺在所述栅极氧化层上淀积底层非晶硅。
优选的，所述底层非晶硅厚度为600A~1200A。
优选的，所述在所述底层非晶硅上淀积ONO结构硬掩膜，包括：
通过等离子体增强化学气相淀积工艺在底层非晶硅上淀积底部氧化膜；
通过低压化学气相淀积工艺在所述底部氧化膜上淀积氮化膜；
通过常压化学气相淀积工艺在所述氮化膜上淀积顶部氧化膜。
优选的，所述底部氧化膜的厚度为80A~120A，所述氮化膜的厚度为160A~240A，所述顶部氧化膜的厚度为500A~800A。
优选的，所述在所述ONO结构硬掩膜上淀积顶层非晶硅和硬掩膜层，包括：
通过低压化学气相淀积工艺在所述ONO结构硬掩膜上淀积顶层非晶硅；
通过等离子体增强化学气相淀积工艺在所述顶层非晶硅上淀积硬掩膜层。
优选的，所述顶层非晶硅厚度为300A~400A，所述硬掩膜层厚度为300A~400A。
本公开实施例还提供了一种后栅工艺假栅，包括：半导体衬底，位于所述半导体衬底表面的栅极氧化层，位于所述栅极氧化层表面的非晶硅层，和位于所述非晶硅层上的ONO结构硬掩膜，所述非晶硅层和所述ONO结构硬掩膜的宽度小于等于22nm。
优选的，所述ONO结构硬掩膜包括：底部氧化膜、氮化膜和顶部氧化膜。
本公开实施例所提供的后栅工艺假栅制造方法，首先采用在非晶硅上淀积ONO结构硬掩膜，在刻蚀阶段，将光刻胶线条进行微缩，使之宽度小于等于22nm，并以此宽度为标准并对ONO结构硬掩膜进行刻蚀，通过此方法，在22nm及以下技术带中，栅极的关键尺寸，栅极的剖面形貌能得到精确控制，栅极线条的粗糙度也能得到有效改善，从而保证了器件的性能及稳定性。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例所提供的一种后栅工艺假栅的制造方法的流程示意图；
图2-1至图2-10为本公开实施例采用图1所示的方法制造后栅工艺假栅的各个阶段的结构示意图。
附图标记：
20-半导体衬底，22-栅极氧化物，24-底层非晶硅，26-ONO结构硬掩膜，28-顶层非晶硅，30-硬掩膜层，32-光刻胶线条；261-底部氧化膜，262-氮化膜，263-顶部氧化膜。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本公开保护的范围。
本公开实施例提供一种后栅工艺假栅的制作方法，包括：提供半导体衬底；在所述半导体衬底上生长栅极氧化层；在所述栅极氧化层上淀积底层非晶硅；在所述底层非晶硅上淀积ONO结构硬掩膜；在所述ONO结构硬掩膜上淀积顶层非晶硅；在所述顶层非晶硅上淀积硬掩膜层；在所述硬掩膜层上形成光刻胶线条，并对所形成的光刻胶线条进行微缩，使微缩后的光刻胶线条宽度小于等于22nm；以所述微缩后的光刻胶线条为标准，对所述硬掩膜层、顶层非晶硅、ONO结构硬掩膜和底层非晶硅进行刻蚀，并去除所述光刻胶线条、硬掩膜层和顶层非晶硅。
上述的后栅工艺假栅的制造方法中，首先采用在非晶硅上淀积ONO结构硬掩膜，在刻蚀阶段，将光刻胶线条进行微缩，使之宽度小于等于22nm左右，并以此宽度为标准并对ONO结构硬掩膜进行刻蚀，通过此方法，在22nm及以下技术带中，栅极的关键尺寸，栅极的剖面形貌能得到精确控制，栅极线条的粗糙度也能得到有效改善，从而保证了器件的性能及稳定性。
为使本公开的上述目的、特征和有点能够更加明显易懂，下面结合附图对本公开的具体实时方式做详细的说明。在详述本公开实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本公开的保护范围。此外，在实际制作中应包含长度、宽度以及深度的三维空间尺寸。
图1为本实施例后栅工艺假栅的制造方法流程图，图2-1至图2-10为本公开实施例采用图1所示的方法制造后栅工艺假栅的各个阶段的结构示意图。
如图1所示，所述后栅工艺中假栅的制作方法包括：
步骤S1：提供半导体衬底20；
在本步骤中，该衬底20可以采用任何的半导体材料，例如单晶硅、多晶硅、非晶硅、锗、硅锗、碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其他化合物半导体材料，衬底的材质还可以为叠层半导体结构，例如Si/SiGe、绝缘体上硅（SOI）或绝缘体上硅锗（SGOI）。另外，衬底还可以为鳍型器件、正常平面型CMOS器件或者纳米线沟道器件等。本公开实施例中衬底20仅以采用Si为例，此处仅为示例，本公开并不限于此。
步骤S2：在半导体衬底上生长栅极氧化层22，并在所生长的栅极氧化层上淀积底层非晶硅24；
在本步骤中，可以采用热氧化工艺在半导体衬底20上生长栅极氧化层22，其中，所述热氧化工艺可以为传统的热氧化工艺炉管（Furnace）、蒸汽原位生成（situstream-generated,IS SG）或者是快速热氧化（Rapid thermal oxidation，RTO）工艺。栅极氧化层22的材料可以为氧化硅或氮氧化硅等，除此之外，栅极氧化层22的材料也可以为本领域技术人员公知的其他材料，其厚度可以为8A~40A。
之后，在所生成的栅极氧化层22上淀积底层非晶硅24。其中，此处可采用化学气相淀积（Chemical Vapor Deposition，CVD）工艺来完成该步骤，例如可采用低压化学气相淀积（LP CVD）、常压化学气相淀积（AP CVD）、等离子体增强化学气相淀积（PE CVD）、以及高密度等离子体化学气相淀积（HDP CVD）等工艺。所淀积的底层非晶硅24厚度可以为600A~1200A。
步骤S3：在所淀积的底层非晶硅24上淀积氧化膜-氮化膜-氧化膜（ONO）结构硬掩膜26；
在本步骤中，ONO结构硬掩膜26的淀积过程可具体为：在底层非晶硅24上依次淀积底部氧化膜261、氮化膜262和顶部氧化膜263。其中，在本实施例中，底部氧化膜261可以采用等离子体增强化学气相淀积工艺进行淀积，氮化膜262可以采用低压化学气相淀积工艺或等离子体增强化学气相淀积工艺等进行淀积；顶部氧化膜263可以采用常压化学气相淀积工艺、低压化学气相淀积工艺或等离子体增强化学气相淀积工艺等进行淀积。并且，底部氧化膜261和顶部氧化膜263的材料可以为氧化硅，厚度分别为80A~120A，和500A~800A，氮化膜262的材料可以为氮化硅，厚度可以为160A~240A。
步骤S4：在ONO结构硬掩膜26上进行顶层非晶硅28和硬掩膜层30的淀积；
在本步骤中，顶层非晶硅28可以采用化学气相淀积、常压化学气相淀积、等离子体增强化学气相淀积、以及高密度等离子体化学气相淀积等工艺进行淀积。其中，该步骤中所淀积的顶层非晶硅28厚度可以为300A~400A。
之后，在顶层非晶硅28上淀积硬掩膜层30，在本实施例中，硬掩膜层30材料可以为氧化膜，并可以通过等离子体增强化学气相淀积工艺进行淀积，其厚度可以为300A~400A。
步骤S5：在硬掩膜层30上形成光刻胶线条32；
在本步骤中，光刻胶线条32可以采用浸润式光刻或者电子束直写的方式形成，本实施例不做限制；另外，对于所形成的光刻胶线条32的宽度，本实施例不做限制。
步骤S6：对所形成的光刻胶线条32进行微缩。
在本步骤中，为形成22nm或小于22nm的后栅工艺假栅，要求对所形成的光刻胶线条32进行微缩，使其宽度小于或等于22nm。在本实施例中，可以采用将氧等离子体对所形成的光刻胶线条32进行原位微缩，具体为：在干法刻蚀设备中，例如反应离子刻蚀（ReactiveIon Etching，RIE）设备中通入氧气，并在刻蚀设备上加载射频电源，形成氧气等离子体（O2Plasma），通过氧气等离子体对光刻胶线条32进行微缩。
步骤S7：对硬掩膜层30进行刻蚀；
在本步骤中，以微缩后的光刻胶线条32为掩膜，可以采用干法刻蚀工艺对硬掩膜层30进行刻蚀，例如反应离子刻蚀方式对硬掩膜层30进行刻蚀。
步骤S8：去除光刻胶线条32；
在本步骤中，可以采用干法去胶工艺，例如，使用氧气等离子体去除光刻胶线条32，具体为：在等离子刻蚀腔体内填充氧气等离子体去刻蚀光刻胶线条32。为彻底去除光刻胶线条32和硬掩膜层30刻蚀过程中所产生的聚合物，本步骤还可以采用干法去胶和湿法去胶相结合的方法。
步骤S9：对顶层非晶硅28进行刻蚀；
在本步骤中，以硬掩膜层30作为顶层非晶硅28的掩膜，对顶层非晶硅28进行刻蚀，其中，本实施例中可采用反应离子刻蚀等方法对顶层非晶硅28进行刻蚀，具体方法在此不做赘述。
步骤S10：对ONO结构硬掩膜26进行刻蚀；
在本步骤中，以硬掩膜层30和顶层非晶硅28为掩膜，对ONO结构硬掩膜26进行刻蚀，在本实施例中，可以采用反应离子刻蚀方法对ONO结构硬掩膜26进行刻蚀；同时，可以在对ONO结构硬掩膜26进行刻蚀之后，去除硬掩膜层30，以简化后续流程。
步骤S11：对底层非晶硅24进行刻蚀；
在本步骤中，以顶层非晶硅28和ONO结构硬掩膜26为掩膜，对底层非晶硅24进行刻蚀，在本实施例中，可以采用反应离子刻蚀方法对底层非晶硅24进行刻蚀；同时，可以在对底层非晶硅24进行刻蚀之后，直接去除顶层非晶硅28。
至此，线宽为22nm的后栅工艺假栅制造完成。
本公开实施例所提供的后栅工艺假栅制造方法，首先采用在非晶硅上淀积ONO结构硬掩膜，在刻蚀阶段，将光刻胶线条进行微缩，使之宽度小于等于22nm，并以此宽度为标准并对ONO结构硬掩膜进行刻蚀，通过此方法，在22nm及以下技术带中，栅极的关键尺寸，栅极的剖面形貌能得到精确控制，栅极线条的粗糙度也能得到有效改善，从而保证了器件的性能及稳定性。
本公开实施例还提供了一种利用上述方法形成的假栅结构，请参考图2-10，为本公开实施例所提供的假栅的剖面结构示意图，具体包括：半导体衬底20，位于所述半导体衬底表面的栅极氧化层22，位于所述栅极氧化层22表面的非晶硅层24，和位于所述非晶硅层24上的ONO结构硬掩膜26。所述非晶硅层24和所述ONO结构硬掩膜26的宽度小于等于22nm。
其中，所述ONO结构硬掩膜26包括：底部氧化膜261，氮化膜262和顶部氧化膜263；所述底部氧化膜261和顶部氧化膜263的材料可以为氧化硅，厚度可以为80A~120A，和500A~800A，氮化膜262的材料可以为氮化硅，厚度可以为160A~240A。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种后栅工艺假栅的制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上生长栅极氧化层；
在所述栅极氧化层上淀积底层非晶硅；
在所述底层非晶硅上淀积氧化膜-氮化膜-氧化膜ONO结构硬掩膜；
在所述ONO结构硬掩膜上淀积顶层非晶硅；
在所述顶层非晶硅上淀积硬掩膜层；
在所述硬掩膜层上形成光刻胶线条，并采用氧等离子体对所形成的光刻胶线条进行微缩，使微缩后的光刻胶线条宽度小于等于22nm；
以所述微缩后的光刻胶线条为标准，对所述硬掩膜层、顶层非晶硅、ONO结构硬掩膜和底层非晶硅进行刻蚀，并去除所述光刻胶线条、硬掩膜层和顶层非晶硅；
其中，以所述微缩后的光刻胶线条为标准，对所述硬掩膜层、顶层非晶硅、ONO结构硬掩膜和底层非晶硅进行刻蚀，并去除所述光刻胶线条、硬掩膜层和顶层非晶硅，包括：
将所述微缩后的光刻胶线条作为所述硬掩膜层的掩膜，对所述硬掩膜层进行刻蚀，去除所述微缩后的光刻胶线条；
将所述硬掩膜层作为所述顶层非晶硅的掩膜，对所述顶层非晶硅进行刻蚀；
将所述硬掩膜层和所述顶层非晶硅作为ONO结构硬掩膜的掩膜，对所述ONO结构硬掩膜进行刻蚀，去除所述硬掩膜层；
将所述顶层非晶硅和所述ONO结构硬掩膜作为所述底层非晶硅的掩膜，对所述底层非晶硅进行刻蚀，去除所述顶层非晶硅。
2.根据权利要求1所述的方法，其特征在于，所述在所述栅极氧化层上淀积底层非晶硅，包括：
采用低压化学气相淀积工艺在所述栅极氧化层上淀积底层非晶硅。
3.根据权利要求2所述的方法，其特征在于，所述底层非晶硅厚度为600 Å～1200 Å。
4.根据权利要求3所述的方法，其特征在于，所述在所述底层非晶硅上 淀积ONO结构硬掩膜，包括：
通过等离子体增强化学气相淀积工艺在底层非晶硅上淀积底部氧化膜
通过低压化学气相淀积工艺在所述底部氧化膜上淀积氮化膜；
通过常压化学气相淀积工艺在所述氮化膜上淀积顶部氧化膜。
5.根据权利要求4所述的方法，其特征在于，所述底部氧化膜的厚度为80 Å～120 Å，所述氮化膜的厚度为160 Å～240 Å，所述顶部氧化膜的厚度为500 Å～800 Å。
6.根据权利要求1所述的方法，其特征在于，在所述ONO结构硬掩膜上淀积顶层非晶硅和硬掩膜层，包括：
通过低压化学气相淀积工艺在所述ONO结构硬掩膜上淀积顶层非晶硅；
通过等离子体增强化学气相淀积工艺在所述顶层非晶硅上淀积硬掩膜层。
7.根据权利要求6所述的方法，其特征在于，所述顶层非晶硅厚度为300 Å～400 Å，所述硬掩膜层厚度为300 Å～400 Å。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210509428.XA CN103854984B (zh) | 2012-12-03 | 2012-12-03 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
| PCT/CN2012/086397 WO2014086052A1 (zh) | 2012-12-03 | 2012-12-12 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
| US14/119,864 US9419095B2 (en) | 2012-12-03 | 2012-12-12 | Method for manufacturing dummy gate in gate-last process and dummy gate in gate-last process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210509428.XA CN103854984B (zh) | 2012-12-03 | 2012-12-03 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103854984A CN103854984A (zh) | 2014-06-11 |
| CN103854984B true CN103854984B (zh) | 2017-03-01 |
Family
ID=50862493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210509428.XA Active CN103854984B (zh) | 2012-12-03 | 2012-12-03 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9419095B2 (zh) |
| CN (1) | CN103854984B (zh) |
| WO (1) | WO2014086052A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681274B (zh) * | 2012-09-12 | 2016-12-28 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105762071B (zh) * | 2014-12-17 | 2019-06-21 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其鳍的制造方法 |
| US10204960B2 (en) | 2015-09-17 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming polysilicon gate structure in image sensor device |
| CN109904062A (zh) * | 2019-02-03 | 2019-06-18 | 中国科学院微电子研究所 | 纳米结构的制备方法 |
| CN112382564B (zh) * | 2020-11-02 | 2024-01-19 | 上海华力集成电路制造有限公司 | 栅极的制造方法 |
| CN117082958B (zh) * | 2023-10-17 | 2023-12-29 | 致真存储(北京)科技有限公司 | 磁隧道结单元的制作方法及存储器 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100353539B1 (ko) | 2000-11-24 | 2002-09-27 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 제조방법 |
| US6781186B1 (en) * | 2003-01-30 | 2004-08-24 | Silicon-Based Technology Corp. | Stack-gate flash cell structure having a high coupling ratio and its contactless flash memory arrays |
| CN1288719C (zh) * | 2003-03-10 | 2006-12-06 | 联华电子股份有限公司 | 图案光刻胶的微缩制造过程 |
| JP4721710B2 (ja) * | 2003-03-19 | 2011-07-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US20050118531A1 (en) | 2003-12-02 | 2005-06-02 | Hsiu-Chun Lee | Method for controlling critical dimension by utilizing resist sidewall protection |
| EP1805061B1 (en) * | 2004-10-29 | 2010-06-16 | SMR PATENTS S.à.r.l. | A pivot connection |
| US7576386B2 (en) | 2005-08-04 | 2009-08-18 | Macronix International Co., Ltd. | Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer |
| CN100452317C (zh) | 2005-09-09 | 2009-01-14 | 联华电子股份有限公司 | 缩小特征尺寸的方法和半导体蚀刻方法 |
| KR100704380B1 (ko) * | 2005-12-06 | 2007-04-09 | 한국전자통신연구원 | 반도체 소자 제조 방법 |
| US7534681B2 (en) * | 2006-01-24 | 2009-05-19 | Micron Technology, Inc. | Memory device fabrication |
| KR100854897B1 (ko) | 2006-12-28 | 2008-08-28 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성 방법 |
| KR100831571B1 (ko) * | 2006-12-28 | 2008-05-21 | 동부일렉트로닉스 주식회사 | 플래시 소자 및 이의 제조 방법 |
| CN101236899A (zh) * | 2007-01-30 | 2008-08-06 | 力晶半导体股份有限公司 | 栅极的制造方法 |
| JP2008282901A (ja) * | 2007-05-09 | 2008-11-20 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| US20090130836A1 (en) | 2007-11-16 | 2009-05-21 | Jong-Won Sun | Method of fabricating flash cell |
| US8158468B2 (en) * | 2008-02-15 | 2012-04-17 | Unisantis Electronics Singapore Pte Ltd. | Production method for surrounding gate transistor semiconductor device |
| US8222154B2 (en) * | 2009-02-10 | 2012-07-17 | International Business Machines Corporation | Fin and finFET formation by angled ion implantation |
| CN102280402A (zh) * | 2010-06-12 | 2011-12-14 | 上海华虹Nec电子有限公司 | 刻蚀和填充深沟槽的方法 |
| CN102544089B (zh) | 2010-12-08 | 2015-06-17 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102543696B (zh) | 2010-12-17 | 2014-12-17 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
-
2012
- 2012-12-03 CN CN201210509428.XA patent/CN103854984B/zh active Active
- 2012-12-12 WO PCT/CN2012/086397 patent/WO2014086052A1/zh active Application Filing
- 2012-12-12 US US14/119,864 patent/US9419095B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014086052A1 (zh) | 2014-06-12 |
| US9419095B2 (en) | 2016-08-16 |
| US20150035087A1 (en) | 2015-02-05 |
| CN103854984A (zh) | 2014-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103854984B (zh) | 一种后栅工艺假栅的制造方法和后栅工艺假栅 | |
| US9941405B2 (en) | Nanosheet and nanowire devices having source/drain stressors and methods of manufacturing the same | |
| CN103762236B (zh) | 集成电路组件及其制造方法 | |
| US20120015493A1 (en) | INTEGRATED METHOD FOR FORMING METAL GATE FinFET DEVICES | |
| CN106653841A (zh) | 半导体结构及其形成方法 | |
| CN106033742A (zh) | 半导体结构的形成方法 | |
| CN107204339B (zh) | 隔离结构的形成方法和半导体结构的形成方法 | |
| CN107564859A (zh) | 半导体装置及其制造方法 | |
| CN103681274B (zh) | 半导体器件制造方法 | |
| CN102651320B (zh) | 一种鳍型场效应晶体管的制备方法 | |
| CN103855074B (zh) | 一种半导体器件的制造方法 | |
| CN103854986B (zh) | 一种后栅工艺假栅的制造方法和后栅工艺假栅 | |
| CN102456561B (zh) | 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法 | |
| CN103854985B (zh) | 一种后栅工艺假栅的制造方法和后栅工艺假栅 | |
| CN105633070B (zh) | 一种半导体器件及其制作方法 | |
| CN107978514A (zh) | 晶体管及其形成方法 | |
| CN105097516B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN105914147A (zh) | 用于块状鳍式晶体管的通道后置流程 | |
| CN108122762B (zh) | 半导体结构及其形成方法 | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN103531454B (zh) | 半导体器件制造方法 | |
| TWI686850B (zh) | 半導體裝置及其製作方法 | |
| CN109300838A (zh) | 半导体结构及其形成方法 | |
| CN109148447A (zh) | 半导体结构及其形成方法 | |
| CN107919326A (zh) | 鳍式场效应管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |