CN101640171A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN101640171A
CN101640171A CN200910161180A CN200910161180A CN101640171A CN 101640171 A CN101640171 A CN 101640171A CN 200910161180 A CN200910161180 A CN 200910161180A CN 200910161180 A CN200910161180 A CN 200910161180A CN 101640171 A CN101640171 A CN 101640171A
Authority
CN
China
Prior art keywords
mask
film
semiconductor
groove
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910161180A
Other languages
English (en)
Other versions
CN101640171B (zh
Inventor
山口一哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Publication of CN101640171A publication Critical patent/CN101640171A/zh
Application granted granted Critical
Publication of CN101640171B publication Critical patent/CN101640171B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种包括沟槽形成工艺的半导体器件制造方法，其中沟槽用具有高结晶度的外延层掩埋，同时掩模氧化膜保持未去除。在n型硅衬底的表面上形成n型半导体，且在n型半导体的表面上形成掩模氧化膜和掩模氮化膜(掩模层叠膜)。接着，通过光刻和蚀刻使得掩模层叠膜形成开口，且在硅衬底中形成沟槽。然后，使余下的掩模层叠膜的宽度变窄，藉此使n型半导体的靠近沟槽的开口末端的部分(第二暴露部分)暴露。在此状态下，沟槽用p型半导体掩埋，藉此防止掩模层叠膜的表面被p型半导体覆盖。而且，从n型半导体的第二暴露部分生长p型半导体，藉此防止在p型半导体的表面上形成V形凹槽。

Description

半导体器件制造方法
技术领域
本发明涉及半导体器件制造方法，更具体地涉及包括用于在半导体衬底中形成沟槽和用于利用外延生长方法掩埋沟槽的工艺的半导体器件制造方法。
背景技术
在诸如MOSFET(绝缘栅场效应晶体管)、IGBT(绝缘栅双极晶体管)、双极晶体管以及二极管之类的半导体器件中，如果使漂移电流流过的区域(以下称为漂移层)更薄，则漂移电流的电流路径变得更短而且导通电阻变得更低，但降低了耐压。反之，如果使漂移层更厚，则耐压变高，但提高了导通电阻。如上所述，在这些半导体器件中观查到导通电阻与耐压之间的折衷关系。
作为一种用于改善此折衷关系的技术，已知一种涉及超结结构的技术。该超结结构的特征在于，漂移层不是单半导体层，而是具有一种结构，其中各自具有高杂质浓度的n型半导体区和p型半导体区交替和重复地接合(以下称为平行pn结构)。作为用于形成平行pn结构的方法，已提出一种方法，其中通过干法蚀刻在n型漂移层中形成沟槽，而且利用外延生长的p型半导体掩埋这些沟槽。
作为一种在硅衬底中形成沟槽的方法，所谓的博希工艺(Bosch process)是众所周知的。在博希工艺中，通过交替和重复地执行蚀刻工艺和钝化工艺来提高各向异性蚀刻。
作为一种用于在通过上述方法形成的沟槽内生长具有高结晶度的外延层的方法，已提出了下述方法。沟槽在第一导电类型的半导体衬底中形成。沟槽的内壁用稀释的氟化酸或缓冲的氟化酸清洗，再用纯净水清洗，然后干燥。将此衬底置于煤气炉中，向该煤气炉提供含氢的蚀刻气体和含HCl或Cl2的载气，沟槽内部暴露的表面被蚀刻约数nm到1μm，而且沟槽内部暴露的表面被清理干净。此外，通过此蚀刻，沟槽被形成为向上开口变宽的形状。在蚀刻工艺之后，在氢气氛下进行退火，且将生长气体、蚀刻气体、掺杂气体以及载气提供到炉中，以使第二导电类型的半导体在沟槽内部外延生长，从而沟槽被该半导体掩埋(例如，参见专利文献1)。
然而，当利用外延生长的p型半导体掩埋沟槽时，如果用于形成沟槽的掩模氧化膜残存，则会出现以下问题。图25是示出根据常规制造方法生长外延层以覆盖掩模氧化膜的表面的剖面图。此外，图26是示出具有掩埋缺陷的外延层的剖面图。如图25所示，当用p型半导体31掩埋沟槽时，形成突出在掩模氧化膜23之上的p型半导体31(以下称为过外延层)以覆盖掩模氧化膜23的表面。此时，在掩模氧化膜23与生长在该掩模氧化膜23的表面上的p型半导体31之间有应力产生，由此在p型半导体31的表面层上会出现晶体缺陷。这些晶体缺陷的出现范围涵盖靠近沟槽的开口部分的p型半导体31，而且在通过表面抛光等去除过外延层之后，这些晶体缺陷保留在p型半导体31的表面层中。保留在p型半导体31的表面层中的晶体缺陷导致漏电流增大。因此，为了避免过外延层引起的应力的影响，如图26所示，在p型半导体32生长在掩模氧化膜23的表面之前完成掩埋，由此不会形成过外延层。然而，在此情况下，在p型半导体32的表面层上会形成V形凹槽。即使通过执行后续工艺使半导体器件的表面平滑，V形凹槽还保留在p型半导体32的表面上，而且在p型半导体32中最终会出现掩埋缺陷。为此，为了防止这些掩埋缺陷，需要继续外延生长直到形成过外延层。
因此，作为避免上述问题的一种方法，已提出了以下方法，其中在去除掩模氧化膜之后，用p型半导体掩埋沟槽。更具体地，在硅衬底的上表面上形成用于沟槽蚀刻的掩模氧化膜，并利用该掩模氧化膜进行蚀刻，以在硅衬底中形成沟槽。在去除掩模氧化膜之后，在无氧化或无氮化的减压气氛下进行热处理，以使硅衬底中沟槽的内表面光滑。而且，通过外延生长方法在沟槽内部形成外延膜，以使沟槽被该外延膜掩埋。接着，使衬底上的外延膜表面平坦(例如，参见专利文献2)。
而且，作为另一方法，已经提出了以下方法。此方法是一种用于制造半导体衬底的方法，其中在硅衬底中形成沟槽之后，在硅衬底的表面上包括沟槽的底面和侧面上形成外延膜，并且用该外延膜掩埋沟槽，其中至少在用外延膜掩埋沟槽的最后掩埋工艺中，使生长在沟槽的侧面上的外延膜在沟槽的开口部分处的生长速度小于在比沟槽的开口部分深的部分处的生长速度，作为形成外延膜的条件。那时，当沟槽在硅衬底中形成时，形成在硅衬底上的氧化膜被用作掩模，而在沟槽形成之后和外延膜形成之前，用作掩模的氧化膜被去除(例如，参见专利文献3)。
专利文献1：日本专利申请特许公开No.2006-019610
专利文献2：日本专利申请特许公开No.2002-124474
专利文献3：日本专利申请特许公开No.2005-317905
然而，用来形成沟槽的掩模氧化膜可在后续工艺中使用，以提高制造工艺的效率。例如，一种用于利用掩模氧化膜的方法如下所述。在其中利用曝光装置等识别形成在掩模氧化膜上的掩模图案的配置下，可将该掩模图案用作半导体衬底与光掩模之间的位置对准标记，即作为对准标记。而且，在通过CMP(化学机械抛光)等使半导体衬底的表面平滑的工艺中，可使用掩模氧化膜的平面作为抛光结束的基准平面。由于这些原因，期望该掩模氧化膜在平行pn结构形成之后的工艺中保持不去除。
为解决在上述常规技术中遇到的问题，本发明的一个目的是提供一种用于制造具有超结结构的半导体器件的方法，其中虽然用于形成沟槽的掩模保持未去除，但具有高结晶度的外延层在沟槽内部形成，以制造具有优秀器件性质的半导体器件。
发明内容
为解决上述问题，且为了实现上述目的，根据本发明的权利要求1的一种半导体器件制造方法具有以下特征。首先，执行第一掩模工艺以在第一导电类型的半导体衬底的主面上形成部分打开的第一掩模。接着，执行蚀刻步骤以通过蚀刻第一导电类型的半导体衬底的暴露给第一掩模中的开口部分的半导体部分而形成沟槽。然后，执行暴露工艺，其中使第一掩模中的各个开口部分的宽度加宽，且暴露第一导电类型的半导体衬底的表面上的在蚀刻工艺之后未被蚀刻的半导体部分。接着，执行层形成工艺，其中在沟槽和在暴露工艺中暴露的第一导电类型的半导体衬底的半导体部分中外延生长第二导电类型的半导体层。
此外，根据本发明的权利要求2的半导体器件制造方法的特征在于，在本发明的权利要求1中，在暴露工艺中，通过使用由抗蚀膜、氮化膜或氧化膜组成的掩模加宽第一掩模中的开口部分的宽度。
此外，根据本发明的权利要求3的半导体器件制造方法的特征在于，在本发明的权利要求1或2中，第一掩模由氧化膜、氮化膜或氧化膜和氮化膜的层叠膜组成。
而且，根据本发明的权利要求4的半导体器件制造方法具有以下特征。首先，执行第一掩模工艺以在第一导电类型的半导体衬底的主面上形成部分打开的第一掩模。接着，执行第二掩模工艺，以在第一掩模的余下部分的表面上层叠第二掩模，第二掩模的宽度窄于所述第一掩模的宽度。然后，执行蚀刻工艺以通过蚀刻第一导电类型的半导体衬底的暴露给第一掩模中的开口部分和第二掩模中的开口部分的半导体部分而形成沟槽。然后执行暴露工艺，其中利用第二掩模使第一掩模的宽度变窄，且暴露第一导电类型的半导体衬底的表面上的在蚀刻工艺之后未被蚀刻的半导体部分。接着，执行层形成工艺，其中在沟槽和在暴露工艺中暴露的第一导电类型的半导体衬底的半导体部分中外延生长第二导电类型的半导体层。
此外，根据本发明的权利要求5的半导体器件制造方法的特征在于，在本发明的权利要求4中，第一掩模是氧化膜或氮化膜。
此外，根据本发明的权利要求6的半导体器件制造方法的特征在于，在本发明的权利要求4或5中，第二掩模是抗蚀膜、氮化膜或氧化膜。
更进一步，根据本发明的权利要求7的半导体器件制造方法的特征在于，在本发明的权利要求1至6中的任一项中，层形成工艺在一腔体内执行外延生长，向该腔体提供硅源气体和卤化物气体的混合气体。
根据本发明的上述权利要求，未在第一导电类型的半导体衬底的表面上所形成的第一掩模的表面上生长第二导电类型的半导体。因此有可能防止由于过外延层的影响而在第二导电类型的半导体的表面层上出现晶体缺陷，还有可能减少器件的漏电流。此外，因为在形成沟槽之后，第二导电类型的半导体从通过去除第一掩模的余下部分的一部分而暴露的第一导电类型的半导体衬底的表面生长，所以有可能防止V形凹槽在第二导电类型的半导体的表面上和靠近沟槽的开口部分处形成。因此，沟槽可用第二导电类型的半导体完全掩埋，而不会形成过外延层。因此，有可能防止在第二导电类型的半导体的表面上出现掩埋缺陷。
根据本发明的权利要求4至7，因为第二掩模在第一掩模的表面上形成，所以在第一导电类型的半导体衬底的表面上形成的掩模层叠膜的总厚度变得充分大。因此，第二导电类型的半导体不会生长在第二掩模的表面上。
利用根据本发明的半导体器件制造方法，在制造具有超结结构的半导体器件时，有可能减少在半导体衬底上形成的外延层中出现的晶体缺陷。而且，有可能防止外延层中的掩埋缺陷。因此，用于沟槽形成的掩模保持未去除，同时具有高结晶度的外延层在沟槽内形成，藉此有可能获得能制造具有优秀器件性质的半导体器件的效果。
附图说明
图1是示出通过根据本发明的制造方法所制造的超结半导体器件的示例的剖面图；
图2是示出通过根据实施例1的制造方法制造的半导体器件的剖面图；
图3是示出通过根据实施例1的制造方法制造的半导体器件的剖面图；
图4是示出通过根据实施例1的制造方法制造的半导体器件的剖面图；
图5是示出通过根据实施例1的制造方法制造的半导体器件的剖面图；
图6是示出通过根据实施例1的制造方法制造的半导体器件的剖面图；
图7是示出通过根据实施例1的制造方法制造的半导体器件的剖面图；
图8是示出通过根据实施例1的制造方法制造的半导体器件的剖面图；
图9是示出通过根据实施例1的制造方法制造的半导体器件的剖面图；
图10是示出通过根据实施例1的制造方法制造的半导体器件的剖面图；
图11是示出通过根据实施例1的制造方法制造的半导体器件的剖面图；
图12是示出通过根据实施例2的制造方法制造的半导体器件的剖面图；
图13是示出通过根据实施例2的制造方法制造的半导体器件的剖面图；
图14是示出通过根据实施例2的制造方法制造的半导体器件的剖面图；
图15是示出通过根据实施例3的制造方法制造的半导体器件的剖面图；
图16是示出通过根据实施例3的制造方法制造的半导体器件的剖面图；
图17是示出通过根据实施例3的制造方法制造的半导体器件的剖面图；
图18是示出通过根据实施例3的制造方法制造的半导体器件的剖面图；
图19是示出通过根据实施例3的制造方法制造的半导体器件的剖面图；
图20是示出通过根据实施例3的制造方法制造的半导体器件的剖面图；
图21是示出通过根据实施例3的制造方法制造的半导体器件的剖面图；
图22是示出通过根据实施例3的制造方法制造的半导体器件的剖面图；
图23是示出通过根据实施例3的制造方法制造的半导体器件的剖面图；
图24是示出通过根据实施例3的制造方法制造的半导体器件的剖面图；
图25是示出通过常规制造方法制造的半导体器件的剖面图；以及
图26是示出通过另一常规制造方法制造的另一半导体器件的剖面图。
具体实施方式
以下将参考附图详细地描述根据本发明的优选实施例的一种半导体器件制造方法。在说明书和附图中，在以n开头的层和区中，电子是多数载流子；而在以p开头的层和区中，空穴是多数载流子。而且，具有附加在n上的+标记的层和区的杂质浓度高于没有该标记的层和区的杂质浓度。此外，在实施例和附图的以下描述中，相同的标记指代相同的组件，且略去重复的描述。
实施例1
图1是示出通过根据本发明的制造方法所制造的超结半导体器件的示例的剖面图。此处以垂直MOSFET为例进行描述。如图1所示，通过交替和重复地接合n型半导体区2和p型半导体区3构成的平行pn结构4被设置在具有低电阻的n++漏层1上。具有高杂质浓度的p型基区5被设置在平行pn结构4的p型半导体区3的表面层上。在p型基区5的表面层上，设置了具有高杂质浓度的n+源区6。
在平行pn结构4的n型半导体区2与n+源区6之间，通过栅氧化膜7将栅电极8设置在p型基区5的表面上。源电极9与p型基区5和n+源区6接触。源电极9通过间层绝缘膜10与栅电极8绝缘。漏电极11被设置在n++漏层1的背面上。此半导体器件的表面被表面保护膜(未示出)覆盖。
图2至11是示出通过根据实施例1的制造方法制造的半导体器件的剖面图。首先，制备n型低阻硅衬底(n++衬底)21，且在该衬底的表面上外延生长n型半导体22。该n型低阻硅衬底21担当n++漏层1。接着，通过诸如发热氧化方法之类的热氧化方法在n型半导体22的表面上形成掩模氧化膜23(图2)。然后，在掩模氧化膜23的表面上形成掩模氮化膜24。接着，向掩模氧化膜24的表面涂敷抗蚀膜(未示出)。然后，通过光刻和蚀刻在沟槽形成区的部分处打开掩模氧化膜23和掩模氮化物膜24(以下称为掩模层叠膜)。然后去除抗蚀膜(图3)。
接着，例如，将处于图3所示状态的半导体器件置于一腔体(未示出)中，蚀刻n型半导体22的暴露给掩模层叠膜的开口部分的部分(以下称为第一暴露部分)以形成沟槽25，同时每数秒向该腔体中交替地提供保护膜形成气体和蚀刻气体，如图4所示。此时，当沟槽25形成时，掩模氮化膜24也略作蚀刻。n型半导体22的在沟槽形成之后残存的部分担当平行pn结构4的n型半导体区2。
接着，将处于如图4所示状态的半导体器件取出该腔体，并将抗蚀膜26涂敷到掩模层叠膜的表面上。然后，使抗蚀膜26经受光刻，以使抗蚀膜26的宽度窄于掩模层叠膜的宽度(图5)。此时，抗蚀膜26位于掩模氮化膜24的表面上的接近中央位置处。接着，通过将余下的抗蚀膜26用作掩模执行蚀刻，藉此使掩模层叠膜的宽度变窄，从而仅掩模层叠膜的中央部分保留。此时，掩模氧化膜23的宽度变成等于掩模氮化膜24的宽度。因此，n型半导体22靠近沟槽25开口端的部分(以下称为第二暴露部分)被暴露。然后去除抗蚀膜26(图6)。
接着，例如，将处于如图6所示状态的半导体器件置于外延生长系统(未示出)中并使其经受热处理，藉此使沟槽25的内表面(沟槽的侧面和底面)平滑。然后，如图7所示，通过外延生长方法在沟槽25的内部生长p型半导体27。此时，p型半导体27也从n型半导体22的第二暴露部分生长。然后，连续生长p型半导体27，藉此沟槽25被p型半导体27掩埋，如图8所示。此时，沟槽25用p型半导体27掩埋至与使平行pn结构4平滑之后获得的n型半导体22的表面一样高的高度，且掩埋到V形凹槽不会保留在平行pn结构4的表面上的程度。不过，因为掩模层叠膜厚，所以p型半导体27的表面变得低于掩模氮化膜24的表面。p型半导体27担当平行pn结构4的p型半导体区3。
接着，如图9所示，通过例如湿法蚀刻或等离子蚀刻仅将掩模层叠膜的掩模氮化膜24去除。接着，如图10所示，执行诸如CMP之类的抛光，同时将掩模氧化膜23的平面用作抛光结束的基准平面，从而去除突出到掩模氧化膜23之上的硅层。接着，如图11所示，例如通过硅蚀刻去除p型半导体27的突出在n型半导体22的表面之上的部分，藉此使平行pn结构4的表面层平滑。
然后，如图1所示，通过执行普通MOSFET制造工艺，按顺序形成由四乙氧基硅烷(TEOS)膜组成的场氧化膜(未示出)、栅氧化膜7以及栅电极8。接着，在半导体衬底的表面上形成栅电极图案。然后，通过自对准离子注入和热扩散形成p型基区5。此外，形成n+源区6、间层绝缘膜(BPSG)10、源电极9、表面保护膜(未示出)以及漏电极11，藉此完成具有平坦栅极结构的垂直MOSFET。
以下给出各个部分的尺寸和杂质浓度、工艺条件等的示例。然而，本发明不限于这些值。此外，混合气体的比率取决于沉积速率、沟槽的大小和长宽比等会不同。此处以具有600V耐压的半导体器件为例进行描述。例如，n型低阻衬底21的厚度和浓度分别是625μm和4×1018cm-3。例如，n型半导体22的厚度和浓度分别是55μm和4×1015cm-3。例如，掩模氧化膜23的厚度是0.8μm。例如，掩模氮化膜24刚形成时的厚度是1.6μm。例如，沟槽的开口宽度和深度分别是6μm和45μm。所形成的沟槽的深度不触及n型低阻衬底21。例如，沟槽与毗邻的另一沟槽之间的距离是6μm。此外，在用于形成沟槽的蚀刻工艺下，掩模氮化膜24也被蚀刻。例如，掩模氮化膜24在沟槽蚀刻之后余下的厚度是1.2μm。例如，在标准气压和氢气氛下在950到1150℃下执行沟槽内的热处理。也在相同条件下执行随后要执行的沟槽内的外延层形成。此外，提供到腔体中的用于形成外延层的气体是硅源气体和蚀刻气体的混合气体。例如，使用三氯硅烷作为硅源气体。例如，使用氯化氢(HCl)作为蚀刻气体。例如，此时，以6比1的比例提供硅源气体和蚀刻气体。
即使在沟槽用p型半导体27完全掩埋时，掩模层叠膜的厚度也足够大，使p型半导体27不会在掩模层叠膜的表面上生长。此外，因为第二暴露部分在n型半导体22的表面上存在，所以p型半导体27也从第二暴露部分外延生长。
因为根据上述实施例1，掩模氮化膜24在掩模氧化膜23的表面上形成，所以在n型半导体22的表面上形成的掩模层叠膜的总厚度变得充分大。因此，p型半导体27不会生长在掩模层叠膜的表面上。因此有可能防止由于过外延层的影响而在p型半导体27的表面层上出现晶体缺陷，还有可能减少器件中的漏电流。此外，因为p型半导体27从第二暴露部分生长，所以有可能防止V形凹槽在p型半导体27的表面上且靠近沟槽的开口部分形成。因此，沟槽可用p型半导体27完全掩埋，而不会在掩模层叠膜上形成过外延层。因此，有可能防止在p型半导体27的表面上出现掩埋缺陷。
实施例2
以下将描述根据实施例2的半导体器件制造方法。将省略实施例2中与实施例1重复的描述和附图。图12至14是示出通过根据实施例2的制造方法制造的半导体器件的剖面图。首先，如图2和3所示，与实施例1一样，在n型低阻硅衬底21的表面上形成n型半导体22，且在n型半导体22的表面上形成掩模氧化膜23和掩模氮化膜24，而且使得掩模层叠膜形成开口(掩模氧化膜23和掩模氮化膜24)。
接着，将抗蚀膜28涂敷到掩模层叠膜的表面。然后，使抗蚀膜28经受光刻，以使抗蚀膜28的宽度窄于余下的掩模层叠膜的宽度(图12)。此时，抗蚀膜28位于掩模氮化膜24的表面上的接近中央位置处。接着，通过将余下的抗蚀膜28用作掩模执行蚀刻，藉此使掩模层叠膜的掩模氮化膜24的宽度变窄，从而仅掩模氮化膜24的中央部分保留。此时，掩模氧化膜23的部分表面暴露，而且掩模层叠膜具有凸起形状。然后去除抗蚀膜28(图13)。
接着，如图14所示，蚀刻n型半导体22的暴露给掩模层叠膜的开口部分的部分(第一暴露部分)以形成沟槽25。用于形成沟槽25的方法类似于实施例1中所描述的方法。此时，当沟槽25形成时，掩模氧化膜23和掩模氮化膜24的表面的暴露部分也略作蚀刻。在实施例2中，沟槽形成之后的掩模氮化膜24的厚度类似于实施例1中所描述的厚度。
接着，通过将掩模氮化膜24用作掩模来执行蚀刻，藉此使掩模氧化膜23的宽度变窄，从而仅掩模层叠膜23的中央部分保留。此时，如图6所示，掩模氧化膜23的宽度变成等于掩模氮化膜24的宽度。因此，n型半导体22靠近沟槽25开口端的部分(以下称为第二暴露部分)被暴露。后续的工艺类似于实施例1中所描述的那些工艺。
如上所述，实施例2可获得类似于实施例1的效果。当执行蚀刻以形成沟槽25时，掩模氧化膜23也被蚀刻和减薄。因此，可以使随后执行的使掩模氧化膜23变窄的工艺中的蚀刻时间比实施例1中更短。此外，因为此时可将掩模氮化膜24用作蚀刻掩模，所以不需要增加形成用来使掩模氧化膜23的宽度变窄的掩模的特别工艺。因此，可以使形成平行pn结构4的工艺高效。
实施例3
以下将描述根据实施例3的半导体器件制造方法。将略去实施例3中与实施例1重复的描述和附图。图15至24是示出通过根据实施例3的制造方法制造的半导体器件的剖面图。首先，与实施例1中一样，在n型低阻硅衬底(n++衬底)21的表面上外延生长n型半导体22。接着，通过诸如发热氧化方法之类的热氧化方法在n型半导体22的表面上形成掩模氧化膜29(图15)。接着，向掩模氧化膜29的表面涂敷抗蚀膜(未示出)。然后，通过光刻和蚀刻在沟槽形成区上的部分处使得掩模氧化膜29形成开口，如图16所示。然后去除抗蚀膜。
接着，如图17所示，蚀刻n型半导体22的暴露给掩模氧化膜29的开口部分的部分(第一暴露部分)以形成沟槽25。用于形成沟槽25的方法类似于实施例1中所描述的方法。此时，当沟槽25已形成时，掩模氧化膜29也略作蚀刻。
接着，将抗蚀膜30涂敷到掩模氧化膜29的表面。然后，使抗蚀膜30经受光刻，以使抗蚀膜30的宽度窄于余下的掩模氧化膜29的宽度(图18)。此时，抗蚀膜30位于掩模氧化膜29的表面上的接近中央位置处。接着，通过将余下的抗蚀膜30用作掩模来执行蚀刻，藉此使掩模氧化膜29的宽度变窄，从而仅掩模氧化膜29的中央部分保留。因此，n型半导体22的靠近沟槽25开口端的部分(第二暴露部分)被暴露。然后去除抗蚀膜30(图19)。
接着，与实施例1中一样，使半导体器件经受热处理，藉此使沟槽25的内表面(沟槽的侧面和底面)平滑。然后，如图20所示，通过外延生长方法在沟槽25的内部生长p型半导体27。此时，p型半导体27也从n型半导体22的第二暴露部分生长。然后，连续生长p型半导体27，藉此沟槽25用p型半导体27掩埋，如图21所示。此时，沟槽25用p型半导体27掩埋至与使平行pn结构4平滑之后获得的n型半导体22的表面一样高的高度，且掩埋到V形凹槽不会保留在平行pn结构4的表面上的程度。不过，因为掩模氧化膜29厚，所以p型半导体27的表面变得低于掩模氧化膜29的表面。然后，通过执行蚀刻来减薄掩模氧化膜29，如图22所示。
接着，如图23所示，去除突出到掩模氧化膜29之上的p型半导体27，同时将经过减薄的掩模氧化膜29的平面用作抛光结束的基准平面。接着，如图24所示，去除p型半导体27的突出在n型半导体22的表面之上的部分，藉此使半导体器件的表面平滑。此时使用的用于去除p型半导体27的方法类似于实施例1中所描述的方法。后续的工艺类似于实施例1中所描述的那些工艺。
例如，在实施例3中，掩模氧化膜29的初始厚度是2.4μm。此外，例如，在用于形成沟槽的蚀刻工艺之后，掩模氧化膜29的余下部分的厚度是2.0μm。此外，例如，通过在沟槽25用p型半导体27掩埋之后执行掩模氧化膜29的蚀刻，掩模氧化膜29被减薄至0.8μm。
即使当沟槽用p型半导体27完全掩埋，掩模氧化膜的厚度也足够大，使p型半导体27不会生长在掩模氧化膜29的表面上。此外，n型半导体22的第二暴露部分的效果类似于实施例1的效果。
如上所述，实施例3可获得类似于实施例1的效果。
上述的本发明不限于上述实施例，而能以不同的方式被修改。例如，在实施例中描述的尺寸、浓度等的值仅仅作为示例给出，且本发明不限于这些值。此外，虽然将在第一导电类型半导体中形成的沟槽形成为不触及半导体衬底的深度，但也可形成完全穿过第一导电类型半导体并触及半导体衬底的深度的沟槽。而且，虽然在上述实施例中的第一导电类型半导体为n型且第二导电类型半导体为p型，但即使第一导电类型半导体是p型且第二导电类型半导体为n型，同样能实现本发明。而且，本发明不限于应用于MOSFET，也可应用于诸如IGBT、双极晶体管以及二极管之类的半导体器件。更进一步地，本发明不限于应用到用于制造平行pn结构的方法，也可应用到用于在半导体中形成沟槽的方法。
如上所述，根据本发明的半导体器件制造方法可用作包括沟槽形成工艺的半导体器件制造方法，更具体地适用于具有超结结构的功率半导体器件的制造方法。

Claims (7)

1.一种半导体器件制造方法，包括：
第一掩模步骤，其在第一导电类型的半导体衬底的主面上形成部分打开的第一掩模；
蚀刻步骤，其通过蚀刻所述第一导电类型的半导体衬底的暴露给所述第一掩模的开口部分的半导体部分而形成沟槽；
暴露步骤，其使所述第一掩模中的各个开口部分的宽度加宽，且暴露所述第一导电类型的半导体衬底的表面上的在所述蚀刻步骤之后未被蚀刻的半导体部分；以及
层形成步骤，其在所述沟槽和在所述暴露步骤中暴露的所述第一导电类型的半导体衬底的所述半导体部分中外延生长第二导电类型的半导体层。
2.如权利要求1所述的半导体器件制造方法，其特征在于，在所述暴露步骤中，通过使用由抗蚀膜、氮化膜或氧化膜组成的掩模来加宽所述第一掩模中的所述开口部分的宽度。
3.如权利要求1所述的半导体器件制造方法，其特征在于，所述第一掩模由氧化膜、氮化膜或氧化膜和氮化膜的层叠膜组成。
4.一种半导体器件制造方法，包括：
第一掩模步骤，其在第一导电类型的半导体衬底的主面上形成部分打开的第一掩模；
第二掩模步骤，其在所述第一掩模的余下部分的表面上层叠第二掩模，所述第二掩模的宽度窄于所述第一掩模的宽度；
蚀刻步骤，其通过蚀刻所述第一导电类型的半导体衬底的暴露给所述第一掩模中的开口部分和所述第二掩模中的开口部分的半导体部分而形成沟槽；
暴露步骤，其通过利用所述第二掩模使所述第一掩模的宽度变窄，且暴露所述第一导电类型的半导体衬底的表面上的在所述蚀刻步骤之后未被蚀刻的半导体部分；以及
层形成步骤，其在所述沟槽和在所述暴露步骤中暴露的所述第一导电类型的半导体衬底的所述半导体部分中外延生长第二导电类型的半导体层。
5.如权利要求4所述的半导体器件制造方法，其特征在于，所述第一掩模是氧化膜或氮化膜。
6.如权利要求4所述的半导体器件制造方法，其特征在于，所述第二掩模是抗蚀膜、氮化膜或氧化膜。
7.如权利要求1所述的半导体器件制造方法，其特征在于，所述层形成步骤在一腔体内执行外延生长，向所述腔体中提供硅源气体和卤化物气体的混合气体。
CN2009101611800A 2008-08-01 2009-07-31 半导体器件制造方法 Expired - Fee Related CN101640171B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008199793 2008-08-01
JP2008199793A JP5476689B2 (ja) 2008-08-01 2008-08-01 半導体装置の製造方法
JP2008-199793 2008-08-01

Publications (2)

Publication Number Publication Date
CN101640171A true CN101640171A (zh) 2010-02-03
CN101640171B CN101640171B (zh) 2013-05-15

Family

ID=41608787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101611800A Expired - Fee Related CN101640171B (zh) 2008-08-01 2009-07-31 半导体器件制造方法

Country Status (3)

Country Link
US (2) US7871905B2 (zh)
JP (1) JP5476689B2 (zh)
CN (1) CN101640171B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214561A (zh) * 2010-04-06 2011-10-12 上海华虹Nec电子有限公司 超级结半导体器件及其制造方法
WO2012167714A1 (zh) * 2011-06-08 2012-12-13 无锡华润上华半导体有限公司 一种深沟槽超级pn结的形成方法
CN102856200A (zh) * 2011-06-28 2013-01-02 上海华虹Nec电子有限公司 形成超级结mosfet的pn柱层的方法
CN103633137A (zh) * 2012-08-21 2014-03-12 朱江 一种具有底部隔离电荷补偿结构半导体晶片及其制备方法
CN103681821A (zh) * 2012-09-18 2014-03-26 株式会社东芝 半导体器件
CN104576352A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 改善深沟槽化学机械研磨均一性的方法
CN104882475A (zh) * 2015-05-25 2015-09-02 江苏物联网研究发展中心 双沟道超结igbt
CN111403266A (zh) * 2020-04-23 2020-07-10 上海华虹宏力半导体制造有限公司 沟槽的外延填充方法
CN113571408A (zh) * 2021-06-29 2021-10-29 中国科学院长春光学精密机械与物理研究所 一种euv掩膜板对准标记及其优化方法和制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5533067B2 (ja) * 2010-03-15 2014-06-25 富士電機株式会社 超接合半導体装置の製造方法
CN102403257B (zh) * 2010-09-14 2014-02-26 上海华虹宏力半导体制造有限公司 改善超级结器件深沟槽刻蚀边界形貌的方法
CN102456715B (zh) * 2010-10-25 2015-06-03 上海华虹宏力半导体制造有限公司 一种半导体器件结构及其制作方法
CN103094106B (zh) * 2011-10-28 2015-12-02 上海华虹宏力半导体制造有限公司 交替排列的p型和n型半导体薄层的制备方法
JP5556851B2 (ja) * 2011-12-26 2014-07-23 株式会社デンソー 半導体装置の製造方法
KR101167530B1 (ko) * 2012-01-05 2012-07-20 주식회사 시지트로닉스 수퍼 헤테로 접합 반도체소자 및 그 제작방법
CN103681313B (zh) * 2013-12-05 2016-08-17 深圳深爱半导体股份有限公司 调整双极结型晶体管集电极反向击穿电压的方法
CN104465397A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种FinFET制备方法
US9997615B2 (en) * 2015-11-30 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure with epitaxial growth structure
JP6713885B2 (ja) * 2016-09-09 2020-06-24 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN111370301B (zh) * 2020-03-19 2023-11-21 常州星海电子股份有限公司 超大功率光阻玻璃芯片生产工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779366B2 (ja) * 1996-02-21 2006-05-24 株式会社東芝 半導体装置及びその製造方法
US6284623B1 (en) * 1999-10-25 2001-09-04 Peng-Fei Zhang Method of fabricating semiconductor devices using shallow trench isolation with reduced narrow channel effect
US6541382B1 (en) * 2000-04-17 2003-04-01 Taiwan Semiconductor Manufacturing Company Lining and corner rounding method for shallow trench isolation
US6635534B2 (en) * 2000-06-05 2003-10-21 Fairchild Semiconductor Corporation Method of manufacturing a trench MOSFET using selective growth epitaxy
JP3424667B2 (ja) 2000-10-13 2003-07-07 株式会社デンソー 半導体基板の製造方法
US6406982B2 (en) * 2000-06-05 2002-06-18 Denso Corporation Method of improving epitaxially-filled trench by smoothing trench prior to filling
JP4415457B2 (ja) * 2000-06-05 2010-02-17 株式会社デンソー 半導体装置の製造方法
US6916745B2 (en) * 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US7105899B2 (en) * 2002-01-17 2006-09-12 Micron Technology, Inc. Transistor structure having reduced transistor leakage attributes
JP3847217B2 (ja) * 2002-06-14 2006-11-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP5055687B2 (ja) * 2004-07-05 2012-10-24 富士電機株式会社 半導体ウエハの製造方法
US8003522B2 (en) * 2007-12-19 2011-08-23 Fairchild Semiconductor Corporation Method for forming trenches with wide upper portion and narrow lower portion
KR100988776B1 (ko) * 2007-12-27 2010-10-20 주식회사 동부하이텍 리세스드 게이트 트랜지스터의 제조 방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214561A (zh) * 2010-04-06 2011-10-12 上海华虹Nec电子有限公司 超级结半导体器件及其制造方法
WO2012167714A1 (zh) * 2011-06-08 2012-12-13 无锡华润上华半导体有限公司 一种深沟槽超级pn结的形成方法
CN102856200A (zh) * 2011-06-28 2013-01-02 上海华虹Nec电子有限公司 形成超级结mosfet的pn柱层的方法
CN103633137A (zh) * 2012-08-21 2014-03-12 朱江 一种具有底部隔离电荷补偿结构半导体晶片及其制备方法
CN103681821A (zh) * 2012-09-18 2014-03-26 株式会社东芝 半导体器件
CN104576352B (zh) * 2013-10-16 2017-10-24 上海华虹宏力半导体制造有限公司 改善深沟槽化学机械研磨均一性的方法
CN104576352A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 改善深沟槽化学机械研磨均一性的方法
CN104882475A (zh) * 2015-05-25 2015-09-02 江苏物联网研究发展中心 双沟道超结igbt
CN104882475B (zh) * 2015-05-25 2017-12-12 江苏物联网研究发展中心 双沟道超结igbt
CN111403266A (zh) * 2020-04-23 2020-07-10 上海华虹宏力半导体制造有限公司 沟槽的外延填充方法
CN111403266B (zh) * 2020-04-23 2022-06-21 上海华虹宏力半导体制造有限公司 沟槽的外延填充方法
CN113571408A (zh) * 2021-06-29 2021-10-29 中国科学院长春光学精密机械与物理研究所 一种euv掩膜板对准标记及其优化方法和制备方法
CN113571408B (zh) * 2021-06-29 2024-02-09 中国科学院长春光学精密机械与物理研究所 一种euv掩膜板对准标记及其优化方法和制备方法

Also Published As

Publication number Publication date
US7871905B2 (en) 2011-01-18
US20110086497A1 (en) 2011-04-14
US8242023B2 (en) 2012-08-14
JP2010040653A (ja) 2010-02-18
JP5476689B2 (ja) 2014-04-23
CN101640171B (zh) 2013-05-15
US20100029070A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
CN101640171B (zh) 半导体器件制造方法
EP0342952B1 (en) Topographic pattern delineated power MOSFET with profile tailored recessed source
JP3157357B2 (ja) 半導体装置
US5045903A (en) Topographic pattern delineated power MOSFET with profile tailored recessed source
EP0070713B1 (en) A semiconductor device comprising a bulk-defect region and a process for producing such a semiconductor device
JP5894383B2 (ja) 半導体装置およびその製造方法
JP5583846B2 (ja) 半導体装置
JP5198760B2 (ja) 半導体装置及びその製造方法
JP2003158178A (ja) 半導体装置およびその製造方法
CN100468658C (zh) 半导体装置的制造方法
JP6839297B2 (ja) トレンチ分離構造およびその製造方法
JP5135920B2 (ja) 半導体装置の製造方法
US20110121391A1 (en) Method for manufacturing a suspended membrane and dual-gate mos transistor
JP2009224660A (ja) 半導体装置の製造方法
JP4534500B2 (ja) 半導体装置の製造方法
JP2794594B2 (ja) 半導体装置の製法
JP2006100579A (ja) 半導体装置の製造方法
KR101164981B1 (ko) 반도체 소자 제조 방법
KR100596810B1 (ko) 반도체 소자의 제조방법
JP2008010627A (ja) 半導体装置及びその製造方法
KR100879886B1 (ko) 반도체소자 및 그 제조방법
TW420856B (en) Shallow trench isolation process capable of decreasing the reverse narrow channel effect
KR20060076371A (ko) 반도체 소자의 제조방법
KR20070002882A (ko) 반도체 소자의 제조방법
KR20000055223A (ko) 파워 트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FUJI MOTOR SYSTEM CO., LTD.

Free format text: FORMER OWNER: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD.

Effective date: 20100521

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100521

Address after: Tokyo, Japan

Applicant after: Fuji Electric Systems Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Electronic Device Technol

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJI ELECTRIC CO., LTD.

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD.

Effective date: 20110921

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20110921

Address after: Kanagawa

Applicant after: Fuji Electric Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Electric Systems Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130515

Termination date: 20190731

CF01 Termination of patent right due to non-payment of annual fee