JP5055687B2 - 半導体ウエハの製造方法 - Google Patents
半導体ウエハの製造方法 Download PDFInfo
- Publication number
- JP5055687B2 JP5055687B2 JP2004197773A JP2004197773A JP5055687B2 JP 5055687 B2 JP5055687 B2 JP 5055687B2 JP 2004197773 A JP2004197773 A JP 2004197773A JP 2004197773 A JP2004197773 A JP 2004197773A JP 5055687 B2 JP5055687 B2 JP 5055687B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- etching
- semiconductor wafer
- epitaxial
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000005530 etching Methods 0.000 claims description 53
- 239000007789 gas Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 32
- 239000013078 crystal Substances 0.000 claims description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 22
- 239000001257 hydrogen Substances 0.000 claims description 22
- 229910052739 hydrogen Inorganic materials 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 19
- 238000004140 cleaning Methods 0.000 claims description 14
- 239000012159 carrier gas Substances 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000001035 drying Methods 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 230000003746 surface roughness Effects 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 239000002245 particle Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000011109 contamination Methods 0.000 description 6
- 238000011049 filling Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 4
- 239000005052 trichlorosilane Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 238000000347 anisotropic wet etching Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- -1 silicon halide Chemical class 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000008366 buffered solution Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、半導体ウエハの製造方法に関し、特に第１導電型の半導体基板にトレンチが形成され、該トレンチ内が第２導電型の半導体よりなるエピタキシャル膜により埋め込まれた構造を有するＭＯＳＦＥＴ，ＩＧＢＴ，バイポーラトランジスタ及びダイオードの縦型半導体装置に用いられる半導体ウエハの製造方法に関する。
一般に、半導体素子は、電極が片面に形成された横型の素子と、両面に電極を有する縦型の素子に分類される。縦型半導体素子は、オン状態のときにドリフト電流が流れる方向と、オフ状態のときに逆バイアス電圧による空乏層が伸びる方向とが同じである。通常のプレーナ型のｎチャネル縦型ＭＯＳＦＥＴでは、高抵抗のドリフト層の部分は、オン状態のときに、縦方向にドリフト電流を流す領域として働く。したがって、このドリフト層の電流経路を短くすれば、ドリフト抵抗が低くなるので、ＭＯＳＦＥＴの実質的なオン抵抗が下がるという効果を奏する。
その一方で、ドリフト層の部分は、オフ状態のときには空乏化して耐圧を高める。したがって、ドリフト層が薄くなると、耐圧が低下してしまう。逆に、耐圧の高い半導体素子では、ドリフト層が厚いため、この部分の電圧降下が大きくオン抵抗が大きくなり、損失が増えてしまう。このように、オン抵抗と耐圧との間には、トレードオフ関係がある。
その一方で、ドリフト層の部分は、オフ状態のときには空乏化して耐圧を高める。したがって、ドリフト層が薄くなると、耐圧が低下してしまう。逆に、耐圧の高い半導体素子では、ドリフト層が厚いため、この部分の電圧降下が大きくオン抵抗が大きくなり、損失が増えてしまう。このように、オン抵抗と耐圧との間には、トレードオフ関係がある。
このトレードオフ関係は、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やバイポーラトランジスタやダイオード等の半導体素子においても同様に成立することが知られている。また、このトレードオフ関係は、オン状態のときにドリフト電流が流れる方向と、オフ状態のときに空乏層の伸びる方向とが異なる横型半導体素子にも共通である。
上述したトレードオフ関係による問題の解決法として、ドリフト層を、不純物濃度を高めたｎ型半導体領域とｐ型半導体領域とを交互に繰り返し接合した構成の並列ｐｎ構造とした超接合半導体素子が公知である（例えば、特許文献１、特許文献２、特許文献３、特許文献４参照。）。このような構造の半導体素子では、並列ｐｎ構造の不純物濃度が高くても、オフ状態のときに、空乏層が、並列ｐｎ構造の縦方向に伸びる各ｐｎ接合から横方向に広がり、ドリフト層全体を空乏化するため、高耐圧化を図ることができる。
上述したトレードオフ関係による問題の解決法として、ドリフト層を、不純物濃度を高めたｎ型半導体領域とｐ型半導体領域とを交互に繰り返し接合した構成の並列ｐｎ構造とした超接合半導体素子が公知である（例えば、特許文献１、特許文献２、特許文献３、特許文献４参照。）。このような構造の半導体素子では、並列ｐｎ構造の不純物濃度が高くても、オフ状態のときに、空乏層が、並列ｐｎ構造の縦方向に伸びる各ｐｎ接合から横方向に広がり、ドリフト層全体を空乏化するため、高耐圧化を図ることができる。
上述した超接合半導体素子の製造に用いられる超接合ウエハを低コストで量産性よく製造する方法が研究されている。例えば、第１導電型の半導体基板の表面層にトレンチを形成し、このトレンチ内に第２導電型の半導体をエピタキシャル成長させる方法が開発されている。また、トレンチ内をエピタキシャル膜で埋めた後に、その表面を酸化することによって、トレンチの上部中央近傍のエピタキシャル膜中の結晶欠陥を消失させる方法が提案されている（例えば、特許文献５参照。）。
また、基板表面を（１１０）面とし、並列ｐｎ構造のｎ型半導体領域とｐ型半導体領域との接触面を（１１１）面またはこれに等価な面、すなわち｛１１１｝面として、［１１０］軸方向に伸びる形状とすることによって、ウエットの異方性エッチングにより並列ｐｎ構造を狭いピッチで形成する方法が提案されている（例えば、特許文献６参照。）。また、トレンチ内にエピタキシャル膜を少し成長させた後、そのエピタキシャル膜の一部をエッチングしてトレンチの開口部を広げ、その状態で再びエピタキシャル成長を行うことにより、トレンチ内部に空洞を残すことなくトレンチを埋める方法が提案されている（例えば、特許文献７参照。）。
また、基板表面を（１１０）面とし、並列ｐｎ構造のｎ型半導体領域とｐ型半導体領域との接触面を（１１１）面またはこれに等価な面、すなわち｛１１１｝面として、［１１０］軸方向に伸びる形状とすることによって、ウエットの異方性エッチングにより並列ｐｎ構造を狭いピッチで形成する方法が提案されている（例えば、特許文献６参照。）。また、トレンチ内にエピタキシャル膜を少し成長させた後、そのエピタキシャル膜の一部をエッチングしてトレンチの開口部を広げ、その状態で再びエピタキシャル成長を行うことにより、トレンチ内部に空洞を残すことなくトレンチを埋める方法が提案されている（例えば、特許文献７参照。）。
また、トレンチの形成方法として、半導体基板表面に対して、ハロゲン化珪素またはハロゲン化ホウ素のガスと、酸素または窒素との混合ガスプラズマを用いて１回目のエッチングをおこなった後、ハロゲン含有ガスと、酸素または窒素との混合ガスプラズマを用いて２回目のエッチングを行う方法が提案されている（例えば、特許文献８参照。）。１回目のエッチングにより、トレンチの開口部がなだらかなテーパ面を持つように、トレンチが形成される。２回目のエッチングにより、急峻なトレンチが形成される。
欧州特許出願公開第００５３８５４号明細書
米国特許第５２１６２７５号明細書
米国特許第５４３８２１５号明細書
特開平９−２６６３１１号公報
特開２０００−３４０５７８号公報
特開２００１−１６８３２７号公報
特開２００１−１９６５７３号公報
特開２００２−１４１４０７号公報
しかしながら、トレンチ内をエピタキシャル膜で埋め込むにあたっては、以下の２つの問題がある。第１の問題点は、トレンチ内面の洗浄技術が未だ開発段階にあり、現時点では未熟であるため、トレンチ内面に、微量のシリコン酸化物（Ｓｉ０X、Ｘは０、１または２）やアモルファスシリコンの残渣が残ったり、あるいはマイクロスケールやナノスケールの表面ラフネスが残り、それらがエピタキシャル膜の膜質に悪影響を及ぼすということである。これらの異物や表面ラフネスは、フッ酸洗浄やプラズマエッチャやケミカルドライエッチャ（ＣＤＥ）などによってある程度除去可能であることが判明してきたが、現段階では、それらを完全に除去することは困難である。特に深さ１０μｍを超える深いトレンチでは前記の残渣が残りやすくなる傾向があり、更に深さ２０μｍを超えるトレンチの洗浄技術は未確立の状況である。第２の問題点は、トレンチ開口部にエピタキシャル膜が厚く成長して開口部を塞ぐため、トレンチ内部に空洞が残りやすいということである。
上述した各特許文献では、トレンチ内面の異物やラフネスがエピタキシャル成長に与える影響について言及していない。特に、特許文献８に開示されたトレンチ形成方法は、トレンチ内を酸化膜で埋めて素子分離領域としたり、トレンチ型ＭＯＳＦＥＴやトレンチ型キャパシタのようにトレンチの内面に沿って酸化膜を形成する場合に関したものであり、トレンチ内をエピタキシャル膜で埋める技術ではないため、トレンチ内面の異物やラフネスについては何ら考慮されていない。
本発明は、上記問題点に鑑みてなされたものであって、半導体基板に形成されたトレンチの内部に空洞を残すことなく、トレンチ内を結晶品質の高いエピタキシャル膜で埋めることができる半導体ウエハの製造方法を提供することを目的とする。
本発明は、上記問題点に鑑みてなされたものであって、半導体基板に形成されたトレンチの内部に空洞を残すことなく、トレンチ内を結晶品質の高いエピタキシャル膜で埋めることができる半導体ウエハの製造方法を提供することを目的とする。
上記目的を達成するため、本発明にかかる半導体ウエハの製造方法は、第１導電型のシリコン基板の表面層に所望のパターンのトレンチを形成する工程と、該トレンチ内を希フッ酸やバッファードフッ酸と純水で洗浄し、乾燥させる工程と、プラズマエッチャ又はケミカル・ドライ・エッチングによって前記トレンチ内壁の結晶のダメージを除去する工程と、前記工程の後に前記シリコン基板をエピタキシャル反応炉に導入し、該導入のときに前記エピタキシャル反応炉の温度は８００℃乃至９００℃であり且つ雰囲気が常圧の水素雰囲気である工程と、続いて前記エピタキシャル反応炉の温度を１０００℃以上とし常圧水素雰囲気でアニールする工程と、次いで前記エピタキシャル反応炉内にキャリアガスを水素としてＨＣｌを含むエッチングガスを供給することにより、前記トレンチ内の露出面をエッチングする工程と、前記エッチングが終了した後に、常圧の水素ガスのみの雰囲気で９５０℃〜１０５０℃の温度にて逆テーパのついたトレンチ形状が現れない時間でアニールする工程と、続いて前記トレンチ内に第２導電型の半導体をエピタキシャル成長させて、前記トレンチを埋める工程と、を含むことを特徴とする。この発明によれば、トレンチ内の露出面が数ｎｍ〜１μｍ以下の範囲でエッチングされるので、トレンチ内の露出面が、汚染が極めて少なく、かつ結晶構造の乱れも少ない清浄表面となる。その清浄表面の上にエピタキシャル膜が成長するので、トレンチ内を結晶品質の高いエピタキシャル膜で埋めることができる。
この発明において、キャリアガスの圧力を１００Ｔｏｒｒ以上７６０Ｔｏｒｒ以下の圧力として前記エッチングを行う構成としてもよい。この場合には、エッチングガスの拡散長が短くなり、トレンチ底部まで届くエッチングガス量が抑えられるので、相対的にトレンチ開口部付近のエッチングが速く進むことになり、トレンチ断面形状が上に向かって開き気味になる。エッチング後のトレンチ側壁のテーパ角（基板表面に対してトレンチ側壁がなす角）は８７°以上９０°未満となる。したがって、トレンチ開口部に多少厚くエピタキシャル膜が成長しても、トレンチ開口部が塞がれないので、トレンチ内部に空洞を残すことなく、トレンチ内を結晶品質の高いエピタキシャル膜で埋めることができる。
また、この発明において、前記トレンチの側壁の結晶面方位を、ファセットを形成する方位とし、前記エピタキシャル反応炉内のキャリアガスの圧力を１００Ｔｏｒｒ以下としてエッチングを行う構成としてもよい。この場合には、ファセットの形成によりトレンチ側壁が安定化するとともに、エッチングガスによりトレンチ側壁でのエピタキシャル成長が抑制されるので、トレンチ側壁でのエピタキシャル成長速度が、トレンチ底面での成長速度よりも遅くなる。また、エッチング時のキャリアガスの圧を低く設定すれば、トレンチの底部と開口部付近とでエッチングガス濃度がほぼ同じになるので、トレンチ全体でエッチングが同じ速度で進み、かつファセットを形成しながらトレンチ内面が平滑化される。したがって、トレンチ内部に空洞を残すことなく、トレンチ内を結晶品質の高いエピタキシャル膜で埋めることができる。
また、この発明において、前記トレンチの側壁の結晶面方位を、ファセットを形成する方位とし、前記エピタキシャル反応炉内のキャリアガスの圧力を１００Ｔｏｒｒ以下としてエッチングを行う構成としてもよい。この場合には、ファセットの形成によりトレンチ側壁が安定化するとともに、エッチングガスによりトレンチ側壁でのエピタキシャル成長が抑制されるので、トレンチ側壁でのエピタキシャル成長速度が、トレンチ底面での成長速度よりも遅くなる。また、エッチング時のキャリアガスの圧を低く設定すれば、トレンチの底部と開口部付近とでエッチングガス濃度がほぼ同じになるので、トレンチ全体でエッチングが同じ速度で進み、かつファセットを形成しながらトレンチ内面が平滑化される。したがって、トレンチ内部に空洞を残すことなく、トレンチ内を結晶品質の高いエピタキシャル膜で埋めることができる。
本発明によれば、フッ酸洗浄やプラズマエッチャやケミカルドライエッチャなどだけでは除去することが困難であったエピタキシャル膜の膜質に悪影響を及ぼす異物や表面ラフネスを除去し、半導体基板に形成されたトレンチの内部に空洞を残すことなく、トレンチ内を結晶品質の高いエピタキシャル膜で埋めることができる半導体ウエハの製造方法を提供することができる効果を奏する。
トレンチ内を良好な結晶品質をもつエピタキシャル膜で埋め込むためには、エピタキシャル成長の直前に何らかの表面処理をトレンチ内に施す必要がある。非窒化性・非酸化性雰囲気の、例えば水素雰囲気における熱処理は、Ｓｉ０X系の酸化物系残渣を除去する能力があり、また表面ラフネスを平坦化する能力もあることが知られている。しかし、これ以外の残渣、即ちアモルファス状シリコンやパーティクルに対しては、除去作用が極めて小さいか、又は全くないといっても過言ではない。このように除去作用の小さい残渣まで含めて除去し、トレンチ内を表面科学で称するところの清浄表面とし、良質なエピタキシャル膜を得るためには、少なくとも一度、エッチング性雰囲気でトレンチ内の表面を薄くエッチングすることが望ましい。
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。以下の説明では、半導体材料としてシリコンを用い、第１導電型をｎ型、第２導電型をｐ型として説明するが、その他の半導体材料を用いる場合や、導電型を逆にする場合も同様である。また、本発明は、半導体ウエハの製造方法に係るものであるから、このウエハに形成されるデバイスの構造やそれらの製造プロセス等については任意であり、以下の説明および添付図面では省略する。例えば、本発明は、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ、ＧＴＯサイリスタまたはダイオード等の基板として適用することができる。
実施の形態１．
図１〜図５は、本発明の実施の形態１に係る半導体ウエハの製造工程を順に示す断面図である。まず、図１に示すように、高抵抗のｎ型シリコン基板１の表面に、熱酸化法またはＣＶＤ（化学気相成長）法などにより、マスク酸化膜２を形成する。ｎ型シリコン基板１の裏面は低抵抗のｎ＋型層１１となっている。なお、マスクとして、酸化膜以外にも、窒化膜などの絶縁膜を用いることもできる。
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。以下の説明では、半導体材料としてシリコンを用い、第１導電型をｎ型、第２導電型をｐ型として説明するが、その他の半導体材料を用いる場合や、導電型を逆にする場合も同様である。また、本発明は、半導体ウエハの製造方法に係るものであるから、このウエハに形成されるデバイスの構造やそれらの製造プロセス等については任意であり、以下の説明および添付図面では省略する。例えば、本発明は、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ、ＧＴＯサイリスタまたはダイオード等の基板として適用することができる。
実施の形態１．
図１〜図５は、本発明の実施の形態１に係る半導体ウエハの製造工程を順に示す断面図である。まず、図１に示すように、高抵抗のｎ型シリコン基板１の表面に、熱酸化法またはＣＶＤ（化学気相成長）法などにより、マスク酸化膜２を形成する。ｎ型シリコン基板１の裏面は低抵抗のｎ＋型層１１となっている。なお、マスクとして、酸化膜以外にも、窒化膜などの絶縁膜を用いることもできる。
ついで、マスク合わせのためアラインメントターゲットを形成した後、図２に示すように、図示しないマスクを用いてフォトリソグラフィにより、マスク酸化膜２の窓開けを行い、マスク酸化膜２に、トレンチを形成するための窓開け部３を設ける。この窓開け部３のパターンは、ストライプ状や格子状でもよいし、その他の形状でもよい。
ついで、図３に示すように、マスク酸化膜２をマスクとして、異方性を有するプラズマエッチングやＲＩＥ（反応性イオンエッチング）や異方性ウエットエッチングなどにより、シリコン基板１の、窓開け部３に相当する領域を除去して、所望の深さのトレンチ４を形成する。トレンチサイズは、例えば６００Ｖ耐圧のシリコンデバイスの場合には、幅５μｍで、深さ５０μｍ程度である。また、６００Ｖ耐圧のシリコンデバイスの場合、シリコン基板１の不純物濃度は、５×１０15ｃｍ-3〜１×１０16ｃｍ-3程度であるのが適当である。このトレンチエッチングの際、異方性ウエットエッチングは、エッチング液の化学的性質とシリコン結晶の面方位異方性によって、エッチングできる方位が規定されてしまう。その結果、デバイス設計の自由度が極めて低くなる。一方、ＲＩＥやプラズマエッチングなどのドライエッチングによれば、イオンビームやプラズマの指向性によってエッチング方位を決定でき、化学的性質や結晶面方位による規定を受けないので、デバイス設計の自由度が高くなる。しかし、ドライエッチングによれば、酸化物系残渣がトレンチ４内壁に付着したり、アモルファス状シリコン、結晶ダメージ又は表面ラフネスが発生しやすい問題がある。
ついで、図３に示すように、マスク酸化膜２をマスクとして、異方性を有するプラズマエッチングやＲＩＥ（反応性イオンエッチング）や異方性ウエットエッチングなどにより、シリコン基板１の、窓開け部３に相当する領域を除去して、所望の深さのトレンチ４を形成する。トレンチサイズは、例えば６００Ｖ耐圧のシリコンデバイスの場合には、幅５μｍで、深さ５０μｍ程度である。また、６００Ｖ耐圧のシリコンデバイスの場合、シリコン基板１の不純物濃度は、５×１０15ｃｍ-3〜１×１０16ｃｍ-3程度であるのが適当である。このトレンチエッチングの際、異方性ウエットエッチングは、エッチング液の化学的性質とシリコン結晶の面方位異方性によって、エッチングできる方位が規定されてしまう。その結果、デバイス設計の自由度が極めて低くなる。一方、ＲＩＥやプラズマエッチングなどのドライエッチングによれば、イオンビームやプラズマの指向性によってエッチング方位を決定でき、化学的性質や結晶面方位による規定を受けないので、デバイス設計の自由度が高くなる。しかし、ドライエッチングによれば、酸化物系残渣がトレンチ４内壁に付着したり、アモルファス状シリコン、結晶ダメージ又は表面ラフネスが発生しやすい問題がある。
ついで、希フッ酸やバッファードフッ酸などを用いて、トレンチ４の中を洗浄する。続いて純水洗浄を行い、乾燥させる。この時、フッ酸系の液体により酸化物系残渣の大部分は除去されるが、アモルファス状シリコンやパーティクルなどは充分に除去される保証はない。また、純水洗浄と乾燥の過程で、純水中に溶け込んでいる溶存酸素や、水分子そのものがもつ酸素原子の一部がシリコンと反応し、再び酸化物系残渣を形成してしまい、乾燥後もこれらがトレンチ４内壁に付着したまま残ってしまう問題がある。とりわけ、トレンチ終端部はスピン乾燥時に遠心力によって水滴やパーティクルが集まりやすいので、汚染の問題は深刻である。好ましくは、さらに、プラズマエッチャやＣＤＥ（chemical Dry Etching）などを用いて、トレンチ内壁の結晶のダメージ除去を行ったり、厚さ５０ｎｍ以下の薄い犠牲酸化膜を形成し、これをフッ酸を用いて除去することにより、結晶が受けるダメージを除去する。
これらの洗浄やダメージ除去の工程により、トレンチ４の内面に付着した微量の酸化物やアモルファス状シリコン、またトレンチ４の内壁の結晶ダメージやパーティクル汚染が、完全ではないにしても、おおよそ除去される。なお、これらの洗浄やダメージ除去の工程を実施することによって、トレンチ４の内面が数ｎｍ〜０．５μｍ程度後退するが、それについては図３では省略している。ここで述べたトレンチ４の内壁の表面残渣の問題は、トレンチ深さが１０μｍを超えると見られはじめ、深さが２０μｍを超えると極めて深刻な問題となる。
ついで、シリコン基板１をエピタキシャル成長炉内に搬入し、１０００℃前後の高温アニールによる表面洗浄を行う。つづいて、炉内にエッチングガスとしてＨＣｌ等のハロゲンを含むガスを供給する。また、エッチングガスとともに、キャリアガスとして、特に限定しないが、一般的に用いられる水素を供給する。そして、エッチングによりトレンチ４の内面を数ｎｍ〜１μｍ程度削り取って、清浄表面とする。
ついで、シリコン基板１をエピタキシャル成長炉内に搬入し、１０００℃前後の高温アニールによる表面洗浄を行う。つづいて、炉内にエッチングガスとしてＨＣｌ等のハロゲンを含むガスを供給する。また、エッチングガスとともに、キャリアガスとして、特に限定しないが、一般的に用いられる水素を供給する。そして、エッチングによりトレンチ４の内面を数ｎｍ〜１μｍ程度削り取って、清浄表面とする。
エッチング時の温度は、エッチング速度を上げるためには１０００℃以上であるのが望ましいが、エッチング量が少ない場合には１０００℃以下でもよい。また、実施の形態１では、キャリアガスの圧は、１００Ｔｏｒｒ以上７６０Ｔｏｒｒ以下であるのが適当である。
その理由は、キャリアガスの圧が１００Ｔｏｒｒ以上であれば、ＨＣｌ等の気相拡散距離が縮まり、ＨＣｌ等の濃度がトレンチ４の開口部で高く、かつトレンチ４の底部で低くなるので、エッチングがトレンチ４の底部よりも開口部でより速く進行するからである。また、エピタキシャル成長炉の機械的設計上の都合により、キャリアガスの圧の上限は、大気圧と同じ７６０Ｔｏｒｒであるのが妥当である。
上述したように、トレンチ４の上下においてエッチング速度に差が生じることによって、図４に示すように、トレンチ４の断面形状が、上に向かって開き気味になる。図４において、トレンチ４の開口部および底部の幅をそれぞれｄ１およびｄ２とすると、ｄ１＞ｄ２である。このときのトレンチ側壁のテーパ角αは、８７°以上９０°未満となる。
その理由は、キャリアガスの圧が１００Ｔｏｒｒ以上であれば、ＨＣｌ等の気相拡散距離が縮まり、ＨＣｌ等の濃度がトレンチ４の開口部で高く、かつトレンチ４の底部で低くなるので、エッチングがトレンチ４の底部よりも開口部でより速く進行するからである。また、エピタキシャル成長炉の機械的設計上の都合により、キャリアガスの圧の上限は、大気圧と同じ７６０Ｔｏｒｒであるのが妥当である。
上述したように、トレンチ４の上下においてエッチング速度に差が生じることによって、図４に示すように、トレンチ４の断面形状が、上に向かって開き気味になる。図４において、トレンチ４の開口部および底部の幅をそれぞれｄ１およびｄ２とすると、ｄ１＞ｄ２である。このときのトレンチ側壁のテーパ角αは、８７°以上９０°未満となる。
また、エッチングの際に、トレンチ４の底部には、比較的安定性の低いファセットが現われやすくなる。なお、図４では、エッチングによるトレンチ４の側面５の後退を誇張して示しているが、実際には超接合構造として、隣り合うｐ型半導体領域（トレンチ４の部分に相当）とｎ型半導体領域（隣り合うトレンチ４の間の半導体基板部分に相当）との幅に大きな差が生じないようになっている。
つづいて、同じエピタキシャル成長炉での連続処理として、炉内に、成長ガスとして例えばジクロロシラン（ＳｉＨ2Ｃｌ2）やトリクロロシラン（ＳｉＨＣｌ3）などのシラン系ガスと、ドーピングガスとして例えばジボランと、エッチングガスとしてＨＣｌ等のハロゲンを含むガスと、キャリアガスとして例えば水素を供給する。それによって、図５に示すように、トレンチ４内にｐ型半導体６がエピタキシャル成長し、トレンチ４がｐ型半導体６により埋まる。
つづいて、同じエピタキシャル成長炉での連続処理として、炉内に、成長ガスとして例えばジクロロシラン（ＳｉＨ2Ｃｌ2）やトリクロロシラン（ＳｉＨＣｌ3）などのシラン系ガスと、ドーピングガスとして例えばジボランと、エッチングガスとしてＨＣｌ等のハロゲンを含むガスと、キャリアガスとして例えば水素を供給する。それによって、図５に示すように、トレンチ４内にｐ型半導体６がエピタキシャル成長し、トレンチ４がｐ型半導体６により埋まる。
ここで、上述した成長ガスを用いる理由は、塩素を含む成長ガスを用いてエッチングを行いながらエピタキシャル成長を行うことによって、トレンチ４の開口部が先に塞がるのを防ぐためである。ジクロロシランの付着確率は０．０１以下であり、一方、トリクロロシランの付着確率は０．１以上である。したがって、ジクロロシランの方が、成長速度が小さいながらもトレンチ形状にほぼコンフォーマルに埋まっていくので好ましい。ただし、実施の形態１では、トレンチ４が上に向かって開き気味になっていることと、わずかにエッチングガスを混入していることによって、成長ガスとしてトリクロロシランを用いても不都合はない。
上述したように、本実施の形態では、成長ガスに塩素が含まれており、またトレンチ４が上に向かって開き気味になっているので、トレンチ４内に空洞が残りにくい。また、わずかに混入されているエッチングガスによるエッチング効果によって、トレンチ４の開口部におけるエピタキシャル成長速度が遅くなるので、トレンチ４の底部におけるエピタキシャル成長速度を相対的に速めることができる。したがって、トレンチ４内に空洞を残すことなく、トレンチ４がｐ型半導体６により埋められる。また、エッチングガスの混入により、膜厚の均一性も高くなる。
上述したように、本実施の形態では、成長ガスに塩素が含まれており、またトレンチ４が上に向かって開き気味になっているので、トレンチ４内に空洞が残りにくい。また、わずかに混入されているエッチングガスによるエッチング効果によって、トレンチ４の開口部におけるエピタキシャル成長速度が遅くなるので、トレンチ４の底部におけるエピタキシャル成長速度を相対的に速めることができる。したがって、トレンチ４内に空洞を残すことなく、トレンチ４がｐ型半導体６により埋められる。また、エッチングガスの混入により、膜厚の均一性も高くなる。
また、膜厚の均一性を高めるためには、成長ガスの平均自由行程が長いことが望ましい。したがって、エピタキシャル成長工程では、キャリアガス（水素）の圧は１００Ｔｏｒｒ以下、好ましくは４０Ｔｏｒｒ以下であるのがよい。また、成長ガス（ジクロロシラン（ＳｉＨ2Ｃｌ2））とエッチングガス（ＨＣｌ）とドーピングガス（ジボラン）のガス供給量比は、例えば１：１．５：０．０１程度であるのが好ましい。ただし、これらの値は一例であり、成膜速度を上げたり、トレンチ４のサイズやアスペクト比が幾何学的に変わったりした場合には、ガス比も大幅に変わることがある。
トレンチ４の埋め込みが終了すると、図５に示すように、マスク酸化膜２の縁に微量のポリシリコン７が付着することがある。したがって、後の表面研磨工程において、このポリシリコン７とマスク酸化膜２を除去する。以上のようにして、超接合ウエハが完成する。
トレンチ４の埋め込みが終了すると、図５に示すように、マスク酸化膜２の縁に微量のポリシリコン７が付着することがある。したがって、後の表面研磨工程において、このポリシリコン７とマスク酸化膜２を除去する。以上のようにして、超接合ウエハが完成する。
上述した実施の形態１によれば、トレンチ形成後のエッチング工程において、トレンチ４の内面が数ｎｍ〜１μｍ以下の範囲でエッチングされ、トレンチ４の内面が清浄表面になるとともに、トレンチ４が上に向かって開き気味になるので、トレンチ４内に空洞を残すことなく、トレンチ４を結晶品質の高いエピタキシャル膜で埋めることができる。
図３の工程において、各種残渣が付着したトレンチ内壁を拡大して模式的に示したのが図６の破砕断面図である。図６において、パーティクル９の大きさは０.０１μｍ程度〜０.１μｍ程度であり、例外的に大きいものでも１μｍ以下と考えられるが、図６では汚染要因を誇張して示している。パーティクル９は、酸化物系残渣１０の下に潜る場合もあるし、上に乗る場合もある。このような両方の場合に対応できる表面洗浄技術でなければならない。図６に示す状態は、前記のフッ酸洗浄、純水洗浄、犠牲酸化、プラズマエッチャ又はＣＤＥによる表面処理等の先端技術を駆使しても、これ以上の清浄さを得ることができない、ひとつの限界を示している。従って、この状態のまま、続くエピタキシャル成膜工程を行わざるを得ない。図６に示す状態のトレンチを多数本形成した半導体基板１を、エピタキシャル反応炉に導入する。この時、エピタキシャル反応炉は、通常８００℃〜９００℃の常圧水素雰囲気である。次に、この常圧水素雰囲気において、温度を１０００℃以上に上げ、アニールを数分間行う。この常圧水素雰囲気によるアニールは、結晶ダメージ１３やアモルファス状シリコン１２を再度結晶シリコンに戻す効果と、表面ラフネス８を緩和する効果と、僅かながら、酸化物系残渣１０を還元して除去する効果を奏する。その結果、図６に示した汚染断面は、初期の図７の状態から図８に示す状態となる。しかし、前記水素雰囲気によるアニールの化学的に還元性雰囲気で行われる効果は比較的マイルドな反応であり、図６の状態でのトレンチ４の内壁を充分に洗浄する効果は得られない。そこで、次に反応炉内に、水素ベースにＨＣｌを混入した混合ガスを常圧で導入し、ＨＣｌの強力なエッチング作用によって表面を洗浄する。一般にＣｌは酸化作用を持つ。ここでいう酸化作用とは、酸素原子を付着させる意味ではなく、化学反応論でいうところの、対象物から電子を奪うという意味での酸化作用（ネルンストによる定義）である。一般に酸化反応は還元反応より激しく、結晶シリコンやアモルファス状シリコン１２に対しても強いエッチング作用を発揮すると同時に、酸化物系残渣１０に対しても弱いがエッチング作用を持つ。また、パーティクル９や酸化物系残渣１０はサイドエッチによっても除去されていく。この時、トレンチ４断面は図８から図９の状態を経て図１０の状態となる。以上により、トレンチ内壁のシリコン表面は、表面科学で言うところの清浄表面となり、汚染や不純物が極めて少ないシリコン結晶が露出する。しかし、図１０にも示している通り、パーティクル9や残さ１０が存在していた箇所は、表面ラフネスが残ってしまう。この凸凹の高低差は、数10nm〜100nm程度に達する。このようなラフネスを残したまま、電子デバイスを形成してしまうことは、プロセス的に安定せず、電気特性に突発的な悪影響を与える可能性があり、望ましくない。そこで、次に、再び常圧の水素ガスのみによるアニールにより、表面に生じたラフネスを回復させる。このときの水素アニールの条件は、たとえば、圧力は常圧、ウエハ温度は950℃〜1050℃とする。ここで、ウエハ温度を1050℃とした場合、アニール時間は1分未満とする。これ以上の長時間にわたって水素アニールを行うと、図１２に示すようにシリコン結晶の形状が大きく変化してしまい、逆テーパのついたトレンチ形状が現われ、後工程で扱いにくくなる。ウエハ温度を950℃と低くとった場合は、シリコン結晶の形状変化が遅いので図１２の形状まで至る時間は長くなり、数分のアニール処理を行ってよい。これらの処理により、トレンチ内壁の表面ラフネスを構成する凸凹の高低差は、当初の約10分の1の、数nm以下に抑えられる。この数字は、結晶格子1〜3格子程度の極めて小さい数字であり、水素アニールの平滑化効果は、ここまでの実力を持っている。以上の工程により、図１１のような断面が得られる。水素アニールによる表面ラフネスの回復効果は大きい。以上の工程により、表面ラフネスが回復したトレンチ４内壁は、表面科学で言うところの清浄表面となっている。従って、続いてエピタキシャルガス(たとえば水素ベースで希釈したトリクロロシランやジクロロシラン、およびドーパントガスなどの混合ガス)を供給すると、結晶品質の高いエピタキシャル膜が得られる。本工程によって製造された超接合ウエハは、高い結晶品質により、デバイス性能が優れ、とりわけオフ状態における漏れ電流が少なく、信頼性が高い。この後、図４の工程へと続いていく。
図３の工程において、各種残渣が付着したトレンチ内壁を拡大して模式的に示したのが図６の破砕断面図である。図６において、パーティクル９の大きさは０.０１μｍ程度〜０.１μｍ程度であり、例外的に大きいものでも１μｍ以下と考えられるが、図６では汚染要因を誇張して示している。パーティクル９は、酸化物系残渣１０の下に潜る場合もあるし、上に乗る場合もある。このような両方の場合に対応できる表面洗浄技術でなければならない。図６に示す状態は、前記のフッ酸洗浄、純水洗浄、犠牲酸化、プラズマエッチャ又はＣＤＥによる表面処理等の先端技術を駆使しても、これ以上の清浄さを得ることができない、ひとつの限界を示している。従って、この状態のまま、続くエピタキシャル成膜工程を行わざるを得ない。図６に示す状態のトレンチを多数本形成した半導体基板１を、エピタキシャル反応炉に導入する。この時、エピタキシャル反応炉は、通常８００℃〜９００℃の常圧水素雰囲気である。次に、この常圧水素雰囲気において、温度を１０００℃以上に上げ、アニールを数分間行う。この常圧水素雰囲気によるアニールは、結晶ダメージ１３やアモルファス状シリコン１２を再度結晶シリコンに戻す効果と、表面ラフネス８を緩和する効果と、僅かながら、酸化物系残渣１０を還元して除去する効果を奏する。その結果、図６に示した汚染断面は、初期の図７の状態から図８に示す状態となる。しかし、前記水素雰囲気によるアニールの化学的に還元性雰囲気で行われる効果は比較的マイルドな反応であり、図６の状態でのトレンチ４の内壁を充分に洗浄する効果は得られない。そこで、次に反応炉内に、水素ベースにＨＣｌを混入した混合ガスを常圧で導入し、ＨＣｌの強力なエッチング作用によって表面を洗浄する。一般にＣｌは酸化作用を持つ。ここでいう酸化作用とは、酸素原子を付着させる意味ではなく、化学反応論でいうところの、対象物から電子を奪うという意味での酸化作用（ネルンストによる定義）である。一般に酸化反応は還元反応より激しく、結晶シリコンやアモルファス状シリコン１２に対しても強いエッチング作用を発揮すると同時に、酸化物系残渣１０に対しても弱いがエッチング作用を持つ。また、パーティクル９や酸化物系残渣１０はサイドエッチによっても除去されていく。この時、トレンチ４断面は図８から図９の状態を経て図１０の状態となる。以上により、トレンチ内壁のシリコン表面は、表面科学で言うところの清浄表面となり、汚染や不純物が極めて少ないシリコン結晶が露出する。しかし、図１０にも示している通り、パーティクル9や残さ１０が存在していた箇所は、表面ラフネスが残ってしまう。この凸凹の高低差は、数10nm〜100nm程度に達する。このようなラフネスを残したまま、電子デバイスを形成してしまうことは、プロセス的に安定せず、電気特性に突発的な悪影響を与える可能性があり、望ましくない。そこで、次に、再び常圧の水素ガスのみによるアニールにより、表面に生じたラフネスを回復させる。このときの水素アニールの条件は、たとえば、圧力は常圧、ウエハ温度は950℃〜1050℃とする。ここで、ウエハ温度を1050℃とした場合、アニール時間は1分未満とする。これ以上の長時間にわたって水素アニールを行うと、図１２に示すようにシリコン結晶の形状が大きく変化してしまい、逆テーパのついたトレンチ形状が現われ、後工程で扱いにくくなる。ウエハ温度を950℃と低くとった場合は、シリコン結晶の形状変化が遅いので図１２の形状まで至る時間は長くなり、数分のアニール処理を行ってよい。これらの処理により、トレンチ内壁の表面ラフネスを構成する凸凹の高低差は、当初の約10分の1の、数nm以下に抑えられる。この数字は、結晶格子1〜3格子程度の極めて小さい数字であり、水素アニールの平滑化効果は、ここまでの実力を持っている。以上の工程により、図１１のような断面が得られる。水素アニールによる表面ラフネスの回復効果は大きい。以上の工程により、表面ラフネスが回復したトレンチ４内壁は、表面科学で言うところの清浄表面となっている。従って、続いてエピタキシャルガス(たとえば水素ベースで希釈したトリクロロシランやジクロロシラン、およびドーパントガスなどの混合ガス)を供給すると、結晶品質の高いエピタキシャル膜が得られる。本工程によって製造された超接合ウエハは、高い結晶品質により、デバイス性能が優れ、とりわけオフ状態における漏れ電流が少なく、信頼性が高い。この後、図４の工程へと続いていく。
実施の形態２．
図１３〜図１４は、本発明の実施の形態２にかかる半導体ウエハの製造工程を示す断面図である。実施の形態１では、図８から図９の状態を経て図１０に進むHClエッチング工程は、水素ベースにHClを混合した常圧雰囲気の混合ガスにて行っている。この場合、エッチングガスのガス分子の平均自由行程が短くなり、トレンチの開口部と底部との間で濃度差を生じるため、エッチング後のトレンチ４の形状は開口部がよりエッチングされ、上向きに開いた形状となる。すなわち、トレンチ４側壁は垂直よりもやや寝たテーパ角を持つことになる。このことは、一般にはエピタキシャル成膜による埋め込みに有利に働く。しかし、トレンチ４側壁がファセットを形成しやすい結晶面である場合、特に、(111)面、(311)面、(411)面、(100)面、およびこれらと結晶学的に等価な面方位である場合は、むしろ意図的にトレンチ側壁にファセットを形成させ、エピタキシャル成膜時においてもこれらの面だけ成膜速度を抑制する方法もある。この場合、側壁の成膜速度が遅く、もたついている間に、トレンチ底部からの成膜がより高速で起こるため、ボイドや転位のないトレンチ埋め込みに有利である。すなわち、実施の形態２では、トレンチ４側壁の面方位が上記に示した方位である場合に限り、図８から図９の状態を経て図１０に進むHClエッチング工程を、水素ベースにHClを混合した減圧雰囲気の混合ガスにて行う。減圧ガスの圧力は100Torr以下、望ましくは40Torr以下に抑え、HClの拡散長を延ばし、トレンチの上部から下部まで均等なエッチングを行う。本実施の形態２によれば、HClエッチング後のトレンチ側壁4は図１３に示すように垂直に立った状態であり、超接合ウエハの完成図は図１４に示すようになる。
実施の形態３．
実施の形態１および２において、最後に行う水素アニールを減圧雰囲気下で行うと、表面ラフネスの回復速度が速くなる。圧力は760Torr未満で、たとえば10Torr程度であっても構わないが、表面ラフネスの回復速度が速過ぎるとトレンチ形状そのものが図１２に断面図を示すように、マクロに変形する場合もある。一般に減圧の場合はシリコン結晶の変形速度が速く、従って、実施の形態１で述べたよりもより詳細に、圧力、温度、アニール時間を適切に調整する必要がある。
たとえば、同じウエハ温度で比較したとき、常圧の場合と40Torrの減圧の場合とを比較すると、シリコンの変形速度は約10倍違う。従って、1050℃、40Torrでの減圧水素アニールを行うならば、第1の実施形態の10分の1のアニール時間しか許されず、数秒で処理を終わらせなければいけない。
図１３〜図１４は、本発明の実施の形態２にかかる半導体ウエハの製造工程を示す断面図である。実施の形態１では、図８から図９の状態を経て図１０に進むHClエッチング工程は、水素ベースにHClを混合した常圧雰囲気の混合ガスにて行っている。この場合、エッチングガスのガス分子の平均自由行程が短くなり、トレンチの開口部と底部との間で濃度差を生じるため、エッチング後のトレンチ４の形状は開口部がよりエッチングされ、上向きに開いた形状となる。すなわち、トレンチ４側壁は垂直よりもやや寝たテーパ角を持つことになる。このことは、一般にはエピタキシャル成膜による埋め込みに有利に働く。しかし、トレンチ４側壁がファセットを形成しやすい結晶面である場合、特に、(111)面、(311)面、(411)面、(100)面、およびこれらと結晶学的に等価な面方位である場合は、むしろ意図的にトレンチ側壁にファセットを形成させ、エピタキシャル成膜時においてもこれらの面だけ成膜速度を抑制する方法もある。この場合、側壁の成膜速度が遅く、もたついている間に、トレンチ底部からの成膜がより高速で起こるため、ボイドや転位のないトレンチ埋め込みに有利である。すなわち、実施の形態２では、トレンチ４側壁の面方位が上記に示した方位である場合に限り、図８から図９の状態を経て図１０に進むHClエッチング工程を、水素ベースにHClを混合した減圧雰囲気の混合ガスにて行う。減圧ガスの圧力は100Torr以下、望ましくは40Torr以下に抑え、HClの拡散長を延ばし、トレンチの上部から下部まで均等なエッチングを行う。本実施の形態２によれば、HClエッチング後のトレンチ側壁4は図１３に示すように垂直に立った状態であり、超接合ウエハの完成図は図１４に示すようになる。
実施の形態３．
実施の形態１および２において、最後に行う水素アニールを減圧雰囲気下で行うと、表面ラフネスの回復速度が速くなる。圧力は760Torr未満で、たとえば10Torr程度であっても構わないが、表面ラフネスの回復速度が速過ぎるとトレンチ形状そのものが図１２に断面図を示すように、マクロに変形する場合もある。一般に減圧の場合はシリコン結晶の変形速度が速く、従って、実施の形態１で述べたよりもより詳細に、圧力、温度、アニール時間を適切に調整する必要がある。
たとえば、同じウエハ温度で比較したとき、常圧の場合と40Torrの減圧の場合とを比較すると、シリコンの変形速度は約10倍違う。従って、1050℃、40Torrでの減圧水素アニールを行うならば、第1の実施形態の10分の1のアニール時間しか許されず、数秒で処理を終わらせなければいけない。
１ 第１導電型の半導体基板
４ トレンチ
６ 第２導電型の半導体
４ トレンチ
６ 第２導電型の半導体
Claims (4)
- 第１導電型のシリコン基板の表面層に所望のパターンのトレンチを形成する工程と、
該トレンチ内を希フッ酸やバッファードフッ酸と純水で洗浄し、乾燥させる工程と、
プラズマエッチャ又はケミカル・ドライ・エッチャによって前記トレンチ内壁の結晶のダメージ除去をする工程と、
前記工程の後に前記シリコン基板をエピタキシャル反応炉に導入し、該導入のときに前記エピタキシャル反応炉の温度は８００℃乃至９００℃であり且つ雰囲気が常圧の水素雰囲気である工程と、
続いて前記エピタキシャル反応炉の温度を１０００℃以上とし常圧水素雰囲気でアニールする工程と、
次いで前記エピタキシャル反応炉内にキャリアガスを水素としてＨＣｌを含むエッチングガスを供給することにより、前記トレンチ内の露出面をエッチングする工程と、
前記エッチングが終了した後に、常圧の水素ガスのみの雰囲気で９５０℃〜１０５０℃の温度にて逆テーパのついたトレンチ形状が現れない時間でアニールする工程と、
続いて前記トレンチ内に第２導電型の半導体をエピタキシャル成長させて、前記トレンチを埋める工程と、
を含むことを特徴とする半導体ウエハの製造方法。 - 前記キャリアガスの圧力を１００Ｔｏｒｒ以上７６０Ｔｏｒｒ以下の圧力として前記エッチングを行うことを特徴とする請求項１に記載の半導体ウエハの製造方法。
- 前記トレンチの側壁の結晶面方位を、ファセットを形成する方位とし、前記エピタキシャル反応炉内の、キャリアガスの圧力を１００Ｔｏｒｒ以下としてエッチングを行うことを特徴とする請求項１に記載の半導体ウエハの製造方法。
- 前記トレンチの深さを１０μｍ以上とすることを特徴とする請求項１に記載の半導体ウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004197773A JP5055687B2 (ja) | 2004-07-05 | 2004-07-05 | 半導体ウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004197773A JP5055687B2 (ja) | 2004-07-05 | 2004-07-05 | 半導体ウエハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006019610A JP2006019610A (ja) | 2006-01-19 |
| JP5055687B2 true JP5055687B2 (ja) | 2012-10-24 |
Family
ID=35793564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004197773A Expired - Lifetime JP5055687B2 (ja) | 2004-07-05 | 2004-07-05 | 半導体ウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5055687B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141307A (ja) * | 2007-11-15 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP5476689B2 (ja) * | 2008-08-01 | 2014-04-23 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP5400405B2 (ja) * | 2009-02-05 | 2014-01-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5673601B2 (ja) | 2011-07-10 | 2015-02-18 | 株式会社デンソー | 半導体基板の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62211923A (ja) * | 1986-03-13 | 1987-09-17 | Sanyo Electric Co Ltd | トレンチの形成方法 |
| JPH08203863A (ja) * | 1995-01-20 | 1996-08-09 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2001127289A (ja) * | 1999-10-28 | 2001-05-11 | Denso Corp | 半導体装置および半導体装置の製造方法 |
| JP3485081B2 (ja) * | 1999-10-28 | 2004-01-13 | 株式会社デンソー | 半導体基板の製造方法 |
| JP3804375B2 (ja) * | 1999-12-09 | 2006-08-02 | 株式会社日立製作所 | 半導体装置とそれを用いたパワースイッチング駆動システム |
| JP2002231945A (ja) * | 2001-02-06 | 2002-08-16 | Denso Corp | 半導体装置の製造方法 |
| JP3918565B2 (ja) * | 2002-01-21 | 2007-05-23 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2003218037A (ja) * | 2002-01-21 | 2003-07-31 | Denso Corp | 半導体基板の製造方法 |
| JP3985537B2 (ja) * | 2002-01-31 | 2007-10-03 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-07-05 JP JP2004197773A patent/JP5055687B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006019610A (ja) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4695824B2 (ja) | 半導体ウエハの製造方法 | |
| JP4961668B2 (ja) | 半導体装置の製造方法 | |
| JP4190906B2 (ja) | シリコン半導体基板及びその製造方法 | |
| TWI329925B (en) | Semiconductor device and method of fabricating the same | |
| JP3918565B2 (ja) | 半導体装置の製造方法 | |
| JP5589263B2 (ja) | 炭化珪素半導体基板のトレンチ形成方法 | |
| US8097501B2 (en) | Method for manufacturing semiconductor device | |
| JP2006351744A (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2012017958A1 (ja) | 半導体装置の製造方法 | |
| WO2013038862A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| US9502244B2 (en) | Manufacturing method for forming semiconductor structure | |
| JP2020202391A (ja) | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 | |
| JP2001127289A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20140038559A (ko) | 탄화규소 반도체 장치 | |
| JP5999687B2 (ja) | ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子 | |
| WO2010079543A1 (ja) | 半導体素子の製造方法 | |
| JP2001035838A (ja) | 炭化珪素半導体素子の製造方法 | |
| JP2003229569A (ja) | 超接合半導体素子の製造方法 | |
| JP5682098B2 (ja) | ウェル構造，その形成方法および半導体デバイス | |
| JP5055687B2 (ja) | 半導体ウエハの製造方法 | |
| JP5643140B2 (ja) | ダイオードの製造方法 | |
| JP2010212440A (ja) | 半導体装置の製造方法 | |
| US8853089B2 (en) | Manufacturing method of semiconductor substrate | |
| JP4913339B2 (ja) | 半導体素子の製造方法 | |
| JP2005303253A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070315 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5055687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |