JP5055687B2 - 半導体ウエハの製造方法 - Google Patents
半導体ウエハの製造方法 Download PDFInfo
- Publication number
- JP5055687B2 JP5055687B2 JP2004197773A JP2004197773A JP5055687B2 JP 5055687 B2 JP5055687 B2 JP 5055687B2 JP 2004197773 A JP2004197773 A JP 2004197773A JP 2004197773 A JP2004197773 A JP 2004197773A JP 5055687 B2 JP5055687 B2 JP 5055687B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- etching
- semiconductor wafer
- epitaxial
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000005530 etching Methods 0.000 claims description 53
- 239000007789 gas Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 32
- 239000013078 crystal Substances 0.000 claims description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 22
- 239000001257 hydrogen Substances 0.000 claims description 22
- 229910052739 hydrogen Inorganic materials 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 19
- 238000004140 cleaning Methods 0.000 claims description 14
- 239000012159 carrier gas Substances 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000001035 drying Methods 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 230000003746 surface roughness Effects 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 239000002245 particle Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000011109 contamination Methods 0.000 description 6
- 238000011049 filling Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 4
- 239000005052 trichlorosilane Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 238000000347 anisotropic wet etching Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- -1 silicon halide Chemical class 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000008366 buffered solution Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
その一方で、ドリフト層の部分は、オフ状態のときには空乏化して耐圧を高める。したがって、ドリフト層が薄くなると、耐圧が低下してしまう。逆に、耐圧の高い半導体素子では、ドリフト層が厚いため、この部分の電圧降下が大きくオン抵抗が大きくなり、損失が増えてしまう。このように、オン抵抗と耐圧との間には、トレードオフ関係がある。
上述したトレードオフ関係による問題の解決法として、ドリフト層を、不純物濃度を高めたn型半導体領域とp型半導体領域とを交互に繰り返し接合した構成の並列pn構造とした超接合半導体素子が公知である(例えば、特許文献1、特許文献2、特許文献3、特許文献4参照。)。このような構造の半導体素子では、並列pn構造の不純物濃度が高くても、オフ状態のときに、空乏層が、並列pn構造の縦方向に伸びる各pn接合から横方向に広がり、ドリフト層全体を空乏化するため、高耐圧化を図ることができる。
また、基板表面を(110)面とし、並列pn構造のn型半導体領域とp型半導体領域との接触面を(111)面またはこれに等価な面、すなわち{111}面として、[110]軸方向に伸びる形状とすることによって、ウエットの異方性エッチングにより並列pn構造を狭いピッチで形成する方法が提案されている(例えば、特許文献6参照。)。また、トレンチ内にエピタキシャル膜を少し成長させた後、そのエピタキシャル膜の一部をエッチングしてトレンチの開口部を広げ、その状態で再びエピタキシャル成長を行うことにより、トレンチ内部に空洞を残すことなくトレンチを埋める方法が提案されている(例えば、特許文献7参照。)。
本発明は、上記問題点に鑑みてなされたものであって、半導体基板に形成されたトレンチの内部に空洞を残すことなく、トレンチ内を結晶品質の高いエピタキシャル膜で埋めることができる半導体ウエハの製造方法を提供することを目的とする。
また、この発明において、前記トレンチの側壁の結晶面方位を、ファセットを形成する方位とし、前記エピタキシャル反応炉内のキャリアガスの圧力を100Torr以下としてエッチングを行う構成としてもよい。この場合には、ファセットの形成によりトレンチ側壁が安定化するとともに、エッチングガスによりトレンチ側壁でのエピタキシャル成長が抑制されるので、トレンチ側壁でのエピタキシャル成長速度が、トレンチ底面での成長速度よりも遅くなる。また、エッチング時のキャリアガスの圧を低く設定すれば、トレンチの底部と開口部付近とでエッチングガス濃度がほぼ同じになるので、トレンチ全体でエッチングが同じ速度で進み、かつファセットを形成しながらトレンチ内面が平滑化される。したがって、トレンチ内部に空洞を残すことなく、トレンチ内を結晶品質の高いエピタキシャル膜で埋めることができる。
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。以下の説明では、半導体材料としてシリコンを用い、第1導電型をn型、第2導電型をp型として説明するが、その他の半導体材料を用いる場合や、導電型を逆にする場合も同様である。また、本発明は、半導体ウエハの製造方法に係るものであるから、このウエハに形成されるデバイスの構造やそれらの製造プロセス等については任意であり、以下の説明および添付図面では省略する。例えば、本発明は、MOSFET、IGBT、バイポーラトランジスタ、GTOサイリスタまたはダイオード等の基板として適用することができる。
実施の形態1.
図1〜図5は、本発明の実施の形態1に係る半導体ウエハの製造工程を順に示す断面図である。まず、図1に示すように、高抵抗のn型シリコン基板1の表面に、熱酸化法またはCVD(化学気相成長)法などにより、マスク酸化膜2を形成する。n型シリコン基板1の裏面は低抵抗のn+型層11となっている。なお、マスクとして、酸化膜以外にも、窒化膜などの絶縁膜を用いることもできる。
ついで、図3に示すように、マスク酸化膜2をマスクとして、異方性を有するプラズマエッチングやRIE(反応性イオンエッチング)や異方性ウエットエッチングなどにより、シリコン基板1の、窓開け部3に相当する領域を除去して、所望の深さのトレンチ4を形成する。トレンチサイズは、例えば600V耐圧のシリコンデバイスの場合には、幅5μmで、深さ50μm程度である。また、600V耐圧のシリコンデバイスの場合、シリコン基板1の不純物濃度は、5×1015cm-3〜1×1016cm-3程度であるのが適当である。このトレンチエッチングの際、異方性ウエットエッチングは、エッチング液の化学的性質とシリコン結晶の面方位異方性によって、エッチングできる方位が規定されてしまう。その結果、デバイス設計の自由度が極めて低くなる。一方、RIEやプラズマエッチングなどのドライエッチングによれば、イオンビームやプラズマの指向性によってエッチング方位を決定でき、化学的性質や結晶面方位による規定を受けないので、デバイス設計の自由度が高くなる。しかし、ドライエッチングによれば、酸化物系残渣がトレンチ4内壁に付着したり、アモルファス状シリコン、結晶ダメージ又は表面ラフネスが発生しやすい問題がある。
ついで、シリコン基板1をエピタキシャル成長炉内に搬入し、1000℃前後の高温アニールによる表面洗浄を行う。つづいて、炉内にエッチングガスとしてHCl等のハロゲンを含むガスを供給する。また、エッチングガスとともに、キャリアガスとして、特に限定しないが、一般的に用いられる水素を供給する。そして、エッチングによりトレンチ4の内面を数nm〜1μm程度削り取って、清浄表面とする。
その理由は、キャリアガスの圧が100Torr以上であれば、HCl等の気相拡散距離が縮まり、HCl等の濃度がトレンチ4の開口部で高く、かつトレンチ4の底部で低くなるので、エッチングがトレンチ4の底部よりも開口部でより速く進行するからである。また、エピタキシャル成長炉の機械的設計上の都合により、キャリアガスの圧の上限は、大気圧と同じ760Torrであるのが妥当である。
上述したように、トレンチ4の上下においてエッチング速度に差が生じることによって、図4に示すように、トレンチ4の断面形状が、上に向かって開き気味になる。図4において、トレンチ4の開口部および底部の幅をそれぞれd1およびd2とすると、d1>d2である。このときのトレンチ側壁のテーパ角αは、87°以上90°未満となる。
つづいて、同じエピタキシャル成長炉での連続処理として、炉内に、成長ガスとして例えばジクロロシラン(SiH2Cl2)やトリクロロシラン(SiHCl3)などのシラン系ガスと、ドーピングガスとして例えばジボランと、エッチングガスとしてHCl等のハロゲンを含むガスと、キャリアガスとして例えば水素を供給する。それによって、図5に示すように、トレンチ4内にp型半導体6がエピタキシャル成長し、トレンチ4がp型半導体6により埋まる。
上述したように、本実施の形態では、成長ガスに塩素が含まれており、またトレンチ4が上に向かって開き気味になっているので、トレンチ4内に空洞が残りにくい。また、わずかに混入されているエッチングガスによるエッチング効果によって、トレンチ4の開口部におけるエピタキシャル成長速度が遅くなるので、トレンチ4の底部におけるエピタキシャル成長速度を相対的に速めることができる。したがって、トレンチ4内に空洞を残すことなく、トレンチ4がp型半導体6により埋められる。また、エッチングガスの混入により、膜厚の均一性も高くなる。
トレンチ4の埋め込みが終了すると、図5に示すように、マスク酸化膜2の縁に微量のポリシリコン7が付着することがある。したがって、後の表面研磨工程において、このポリシリコン7とマスク酸化膜2を除去する。以上のようにして、超接合ウエハが完成する。
図3の工程において、各種残渣が付着したトレンチ内壁を拡大して模式的に示したのが図6の破砕断面図である。図6において、パーティクル9の大きさは0.01μm程度〜0.1μm程度であり、例外的に大きいものでも1μm以下と考えられるが、図6では汚染要因を誇張して示している。パーティクル9は、酸化物系残渣10の下に潜る場合もあるし、上に乗る場合もある。このような両方の場合に対応できる表面洗浄技術でなければならない。図6に示す状態は、前記のフッ酸洗浄、純水洗浄、犠牲酸化、プラズマエッチャ又はCDEによる表面処理等の先端技術を駆使しても、これ以上の清浄さを得ることができない、ひとつの限界を示している。従って、この状態のまま、続くエピタキシャル成膜工程を行わざるを得ない。図6に示す状態のトレンチを多数本形成した半導体基板1を、エピタキシャル反応炉に導入する。この時、エピタキシャル反応炉は、通常800℃〜900℃の常圧水素雰囲気である。次に、この常圧水素雰囲気において、温度を1000℃以上に上げ、アニールを数分間行う。この常圧水素雰囲気によるアニールは、結晶ダメージ13やアモルファス状シリコン12を再度結晶シリコンに戻す効果と、表面ラフネス8を緩和する効果と、僅かながら、酸化物系残渣10を還元して除去する効果を奏する。その結果、図6に示した汚染断面は、初期の図7の状態から図8に示す状態となる。しかし、前記水素雰囲気によるアニールの化学的に還元性雰囲気で行われる効果は比較的マイルドな反応であり、図6の状態でのトレンチ4の内壁を充分に洗浄する効果は得られない。そこで、次に反応炉内に、水素ベースにHClを混入した混合ガスを常圧で導入し、HClの強力なエッチング作用によって表面を洗浄する。一般にClは酸化作用を持つ。ここでいう酸化作用とは、酸素原子を付着させる意味ではなく、化学反応論でいうところの、対象物から電子を奪うという意味での酸化作用(ネルンストによる定義)である。一般に酸化反応は還元反応より激しく、結晶シリコンやアモルファス状シリコン12に対しても強いエッチング作用を発揮すると同時に、酸化物系残渣10に対しても弱いがエッチング作用を持つ。また、パーティクル9や酸化物系残渣10はサイドエッチによっても除去されていく。この時、トレンチ4断面は図8から図9の状態を経て図10の状態となる。以上により、トレンチ内壁のシリコン表面は、表面科学で言うところの清浄表面となり、汚染や不純物が極めて少ないシリコン結晶が露出する。しかし、図10にも示している通り、パーティクル9や残さ10が存在していた箇所は、表面ラフネスが残ってしまう。この凸凹の高低差は、数10nm〜100nm程度に達する。このようなラフネスを残したまま、電子デバイスを形成してしまうことは、プロセス的に安定せず、電気特性に突発的な悪影響を与える可能性があり、望ましくない。そこで、次に、再び常圧の水素ガスのみによるアニールにより、表面に生じたラフネスを回復させる。このときの水素アニールの条件は、たとえば、圧力は常圧、ウエハ温度は950℃〜1050℃とする。ここで、ウエハ温度を1050℃とした場合、アニール時間は1分未満とする。これ以上の長時間にわたって水素アニールを行うと、図12に示すようにシリコン結晶の形状が大きく変化してしまい、逆テーパのついたトレンチ形状が現われ、後工程で扱いにくくなる。ウエハ温度を950℃と低くとった場合は、シリコン結晶の形状変化が遅いので図12の形状まで至る時間は長くなり、数分のアニール処理を行ってよい。これらの処理により、トレンチ内壁の表面ラフネスを構成する凸凹の高低差は、当初の約10分の1の、数nm以下に抑えられる。この数字は、結晶格子1〜3格子程度の極めて小さい数字であり、水素アニールの平滑化効果は、ここまでの実力を持っている。以上の工程により、図11のような断面が得られる。水素アニールによる表面ラフネスの回復効果は大きい。以上の工程により、表面ラフネスが回復したトレンチ4内壁は、表面科学で言うところの清浄表面となっている。従って、続いてエピタキシャルガス(たとえば水素ベースで希釈したトリクロロシランやジクロロシラン、およびドーパントガスなどの混合ガス)を供給すると、結晶品質の高いエピタキシャル膜が得られる。本工程によって製造された超接合ウエハは、高い結晶品質により、デバイス性能が優れ、とりわけオフ状態における漏れ電流が少なく、信頼性が高い。この後、図4の工程へと続いていく。
図13〜図14は、本発明の実施の形態2にかかる半導体ウエハの製造工程を示す断面図である。実施の形態1では、図8から図9の状態を経て図10に進むHClエッチング工程は、水素ベースにHClを混合した常圧雰囲気の混合ガスにて行っている。この場合、エッチングガスのガス分子の平均自由行程が短くなり、トレンチの開口部と底部との間で濃度差を生じるため、エッチング後のトレンチ4の形状は開口部がよりエッチングされ、上向きに開いた形状となる。すなわち、トレンチ4側壁は垂直よりもやや寝たテーパ角を持つことになる。このことは、一般にはエピタキシャル成膜による埋め込みに有利に働く。しかし、トレンチ4側壁がファセットを形成しやすい結晶面である場合、特に、(111)面、(311)面、(411)面、(100)面、およびこれらと結晶学的に等価な面方位である場合は、むしろ意図的にトレンチ側壁にファセットを形成させ、エピタキシャル成膜時においてもこれらの面だけ成膜速度を抑制する方法もある。この場合、側壁の成膜速度が遅く、もたついている間に、トレンチ底部からの成膜がより高速で起こるため、ボイドや転位のないトレンチ埋め込みに有利である。すなわち、実施の形態2では、トレンチ4側壁の面方位が上記に示した方位である場合に限り、図8から図9の状態を経て図10に進むHClエッチング工程を、水素ベースにHClを混合した減圧雰囲気の混合ガスにて行う。減圧ガスの圧力は100Torr以下、望ましくは40Torr以下に抑え、HClの拡散長を延ばし、トレンチの上部から下部まで均等なエッチングを行う。本実施の形態2によれば、HClエッチング後のトレンチ側壁4は図13に示すように垂直に立った状態であり、超接合ウエハの完成図は図14に示すようになる。
実施の形態3.
実施の形態1および2において、最後に行う水素アニールを減圧雰囲気下で行うと、表面ラフネスの回復速度が速くなる。圧力は760Torr未満で、たとえば10Torr程度であっても構わないが、表面ラフネスの回復速度が速過ぎるとトレンチ形状そのものが図12に断面図を示すように、マクロに変形する場合もある。一般に減圧の場合はシリコン結晶の変形速度が速く、従って、実施の形態1で述べたよりもより詳細に、圧力、温度、アニール時間を適切に調整する必要がある。
たとえば、同じウエハ温度で比較したとき、常圧の場合と40Torrの減圧の場合とを比較すると、シリコンの変形速度は約10倍違う。従って、1050℃、40Torrでの減圧水素アニールを行うならば、第1の実施形態の10分の1のアニール時間しか許されず、数秒で処理を終わらせなければいけない。
4 トレンチ
6 第2導電型の半導体
Claims (4)
- 第1導電型のシリコン基板の表面層に所望のパターンのトレンチを形成する工程と、
該トレンチ内を希フッ酸やバッファードフッ酸と純水で洗浄し、乾燥させる工程と、
プラズマエッチャ又はケミカル・ドライ・エッチャによって前記トレンチ内壁の結晶のダメージ除去をする工程と、
前記工程の後に前記シリコン基板をエピタキシャル反応炉に導入し、該導入のときに前記エピタキシャル反応炉の温度は800℃乃至900℃であり且つ雰囲気が常圧の水素雰囲気である工程と、
続いて前記エピタキシャル反応炉の温度を1000℃以上とし常圧水素雰囲気でアニールする工程と、
次いで前記エピタキシャル反応炉内にキャリアガスを水素としてHClを含むエッチングガスを供給することにより、前記トレンチ内の露出面をエッチングする工程と、
前記エッチングが終了した後に、常圧の水素ガスのみの雰囲気で950℃〜1050℃の温度にて逆テーパのついたトレンチ形状が現れない時間でアニールする工程と、
続いて前記トレンチ内に第2導電型の半導体をエピタキシャル成長させて、前記トレンチを埋める工程と、
を含むことを特徴とする半導体ウエハの製造方法。 - 前記キャリアガスの圧力を100Torr以上760Torr以下の圧力として前記エッチングを行うことを特徴とする請求項1に記載の半導体ウエハの製造方法。
- 前記トレンチの側壁の結晶面方位を、ファセットを形成する方位とし、前記エピタキシャル反応炉内の、キャリアガスの圧力を100Torr以下としてエッチングを行うことを特徴とする請求項1に記載の半導体ウエハの製造方法。
- 前記トレンチの深さを10μm以上とすることを特徴とする請求項1に記載の半導体ウエハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004197773A JP5055687B2 (ja) | 2004-07-05 | 2004-07-05 | 半導体ウエハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004197773A JP5055687B2 (ja) | 2004-07-05 | 2004-07-05 | 半導体ウエハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006019610A JP2006019610A (ja) | 2006-01-19 |
JP5055687B2 true JP5055687B2 (ja) | 2012-10-24 |
Family
ID=35793564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004197773A Expired - Lifetime JP5055687B2 (ja) | 2004-07-05 | 2004-07-05 | 半導体ウエハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5055687B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141307A (ja) * | 2007-11-15 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP5476689B2 (ja) * | 2008-08-01 | 2014-04-23 | 富士電機株式会社 | 半導体装置の製造方法 |
JP5400405B2 (ja) * | 2009-02-05 | 2014-01-29 | 株式会社東芝 | 半導体装置の製造方法 |
JP5673601B2 (ja) | 2011-07-10 | 2015-02-18 | 株式会社デンソー | 半導体基板の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62211923A (ja) * | 1986-03-13 | 1987-09-17 | Sanyo Electric Co Ltd | トレンチの形成方法 |
JPH08203863A (ja) * | 1995-01-20 | 1996-08-09 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2001127289A (ja) * | 1999-10-28 | 2001-05-11 | Denso Corp | 半導体装置および半導体装置の製造方法 |
JP3485081B2 (ja) * | 1999-10-28 | 2004-01-13 | 株式会社デンソー | 半導体基板の製造方法 |
JP3804375B2 (ja) * | 1999-12-09 | 2006-08-02 | 株式会社日立製作所 | 半導体装置とそれを用いたパワースイッチング駆動システム |
JP2002231945A (ja) * | 2001-02-06 | 2002-08-16 | Denso Corp | 半導体装置の製造方法 |
JP3918565B2 (ja) * | 2002-01-21 | 2007-05-23 | 株式会社デンソー | 半導体装置の製造方法 |
JP2003218037A (ja) * | 2002-01-21 | 2003-07-31 | Denso Corp | 半導体基板の製造方法 |
JP3985537B2 (ja) * | 2002-01-31 | 2007-10-03 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-07-05 JP JP2004197773A patent/JP5055687B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2006019610A (ja) | 2006-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4695824B2 (ja) | 半導体ウエハの製造方法 | |
JP4961668B2 (ja) | 半導体装置の製造方法 | |
JP4190906B2 (ja) | シリコン半導体基板及びその製造方法 | |
TWI329925B (en) | Semiconductor device and method of fabricating the same | |
JP3918565B2 (ja) | 半導体装置の製造方法 | |
JP5589263B2 (ja) | 炭化珪素半導体基板のトレンチ形成方法 | |
US8097501B2 (en) | Method for manufacturing semiconductor device | |
JP2006351744A (ja) | 炭化珪素半導体装置の製造方法 | |
WO2012017958A1 (ja) | 半導体装置の製造方法 | |
WO2013038862A1 (ja) | 炭化珪素半導体装置の製造方法 | |
US9502244B2 (en) | Manufacturing method for forming semiconductor structure | |
JP2020202391A (ja) | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 | |
JP2001127289A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20140038559A (ko) | 탄화규소 반도체 장치 | |
JP5999687B2 (ja) | SiCエピタキシャルウエハおよびそれを用いたSiC半導体素子 | |
WO2010079543A1 (ja) | 半導体素子の製造方法 | |
JP2001035838A (ja) | 炭化珪素半導体素子の製造方法 | |
JP2003229569A (ja) | 超接合半導体素子の製造方法 | |
JP5682098B2 (ja) | ウェル構造,その形成方法および半導体デバイス | |
JP5055687B2 (ja) | 半導体ウエハの製造方法 | |
JP5643140B2 (ja) | ダイオードの製造方法 | |
JP2010212440A (ja) | 半導体装置の製造方法 | |
US8853089B2 (en) | Manufacturing method of semiconductor substrate | |
JP4913339B2 (ja) | 半導体素子の製造方法 | |
JP2005303253A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070315 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5055687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |