CN110911350A - 一种斜孔的形成方法 - Google Patents

一种斜孔的形成方法 Download PDF

Info

Publication number
CN110911350A
CN110911350A CN201911156761.5A CN201911156761A CN110911350A CN 110911350 A CN110911350 A CN 110911350A CN 201911156761 A CN201911156761 A CN 201911156761A CN 110911350 A CN110911350 A CN 110911350A
Authority
CN
China
Prior art keywords
semiconductor substrate
forming
inclined hole
etching
inclination angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911156761.5A
Other languages
English (en)
Inventor
曾绍海
李铭
易春艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201911156761.5A priority Critical patent/CN110911350A/zh
Publication of CN110911350A publication Critical patent/CN110911350A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种斜孔的形成方法，包括以下步骤：步骤S01：提供一半导体衬底，在所述半导体衬底上形成光刻图形；步骤S02：以所述光刻图形为掩模，并采用第一倾斜角度对所述半导体衬底进行离子注入氧气；步骤S03：通过退火，在所述半导体衬底中形成具有第二倾斜角度的氧化物层；步骤S04：对所述半导体衬底进行刻蚀，去除所述氧化物层，在所述半导体衬底中形成斜孔。本发明解决了现有刻蚀技术无法刻蚀斜孔的问题，并可与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，能显著降低工艺成本。

Description

一种斜孔的形成方法
技术领域
本发明涉及半导体集成电路制造技术领域，特别是涉及一种斜孔的形成方法。
背景技术
近年来，随着MEMS器件和系统被越来越广泛地应用于汽车和消费电子领域，以及通孔刻蚀(Through Silicon Etch，TSV)在未来封装领域的广阔前景，深硅刻蚀工艺逐渐成为MEMS加工领域及TSV技术中最炙手可热的工艺之一。
微显示是MEMS中很重用的一个应用，数字微镜器件(DMD)是MEMS微显示技术最成功的一种。这一结构包含了利用集成电路工艺生成的控制矩阵，控制矩阵上方排列着由微型薄膜镜面组成的微镜阵列。这些矩阵通常通过刻蚀来达成，在刻蚀过程中，同时向反应腔室内通入刻蚀气体和沉积气体，以使刻蚀作业和沉积作业同时进行。并且，通过工艺程序控制刻蚀气体和沉积气体的比例，实现对刻蚀速率与沉积速率之比的控制，从而获得有利于后续沉积工艺的倾角式孔。
但是，在实际应用中，由于刻蚀速率和沉积速率之比不易控制，容易导致通孔顶部区域的刻蚀速率大于沉积速率，进而导致通孔顶部形成碗状(Bowing)形貌；同时，在通孔顶部的开口尺寸较小时，由于掩膜阻挡，通孔顶部会形成流场静止区，这样会降低通孔顶部区域的沉积速率，进一步增大通孔顶部区域的Bowing形貌，还会使通孔侧壁上的粗糙度随之增加。
所以急需找到一种新的斜孔的形成方法,以消除现有技术存在的不足。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种斜孔的形成方法，以解决现有刻蚀技术无法刻蚀形成斜孔的问题。
为实现上述目的，本发明的技术方案如下：
一种斜孔的形成方法，包括以下步骤：
步骤S01：提供一半导体衬底，在所述半导体衬底上形成光刻图形；
步骤S02：以所述光刻图形为掩模，并采用第一倾斜角度对所述半导体衬底进行离子注入氧气；
步骤S03：通过退火，在所述半导体衬底中形成具有第二倾斜角度的氧化物层；
步骤S04：对所述半导体衬底进行刻蚀，去除所述氧化物层，在所述半导体衬底中形成斜孔。
进一步地，步骤S04中，采用干法刻蚀，并采用HF蒸汽作为刻蚀气体。
进一步地，所述干法刻蚀时，同时通入乙醇蒸汽。
进一步地，所述干法刻蚀功率为260～550W。
进一步地，所述光刻图形为光刻胶图形。
进一步地，步骤S04之前，还包括采用干法刻蚀去除光刻胶，刻蚀气体为氧气。
进一步地，步骤S02中，所述第一倾斜角度为小于等于60度。
进一步地，步骤S02中，所述离子注入氧气时的注入能量为15～60Kev，注入剂量为2×103～1×104个/cm2。
进一步地，步骤S03中，所述退火的温度为1000～1100度，退火时间为25～40秒。
进一步地，所述半导体衬底为单晶硅、多晶硅或非晶硅。
从上述技术方案可以看出，本发明先通过离子注入工艺，把氧气倾斜注入到半导体衬底中，然后通过高温退火在半导体衬底中形成倾斜的氧化物层，最后再使用HF蒸汽对形成的氧化物层进行刻蚀，同时通入乙醇蒸汽作为催化剂，以及时把产生的气体带出斜孔，因而解决了现有刻蚀技术无法刻蚀斜孔的问题；同时，本发明的工艺可与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，显著降低了工艺成本。
附图说明
图1是本发明的一种斜孔的形成方法流程示意图。
图2～图5是根据图1的方法形成一种斜孔的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参考图1，图1是本发明的一种斜孔的形成方法流程示意图，同时，请参阅图2～图5，图2～图5是根据图1的方法形成一种斜孔的工艺步骤示意图。如图1所示，本发明的一种斜孔的形成方法，包括以下步骤：
步骤S01：提供一半导体衬底，在所述半导体衬底上形成光刻图形。
请参考图2。先在半导体衬底100上涂布光刻胶，然后光刻显影，形成由光刻胶图形200构成的光刻图形。
半导体衬底100可以是单晶硅、多晶硅或非晶硅；在此不再一一赘述。下面以采用硅衬底为例加以说明。
步骤S02：以所述光刻图形为掩模，并采用第一倾斜角度对所述半导体衬底进行离子注入氧气。
请参考图3。采用第一倾斜角度对硅衬底100进行离子注入氧气时，第一倾斜角度为小于等于60度(第一倾斜角度以注入方向与硅衬底100表面之间的夹角定义)。
离子注入氧气时的注入能量可为15～60Kev，注入剂量可为2×103～1×104个/cm2。
步骤S03：通过退火，在所述半导体衬底中形成具有第二倾斜角度的氧化物层。
请参考图4。对硅衬底100进行退火时的温度可为1000～1100度，退火时间可为25～40秒。通过高温退火，在硅衬底100中形成具有第二倾斜角度的二氧化硅层300。其中，第二倾斜角度小于等于第一倾斜角度。
然后，将光刻胶图形200去除。可采用干法刻蚀去除光刻胶，刻蚀气体可采用氧气。
步骤S04：对所述半导体衬底进行刻蚀，去除所述氧化物层，在所述半导体衬底中形成斜孔。
请参考图5。可采用干法刻蚀刻蚀硅衬底100，并采用HF蒸汽作为刻蚀气体，消耗二氧化硅层300，同时通入乙醇蒸汽，从而形成斜孔400。
干法刻蚀功率可为260～550W。
此外，在完成上述步骤后，可继续执行形成CMOS器件的其他工艺，这些工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不再赘述。
相比现有技术，本发明的一种斜孔的形成方法，首先通过大角度离子注入工艺把氧气注入到硅片中，然后高温退火形成SiO2；再使用蒸汽HF气体刻蚀，反应方程式为：
HF(气体)+SiO2——SiF4(气体)+H2O(气体)
由于刻蚀时不使用等离子体，可以减少对硅衬底的损伤；同时，通入乙醇蒸汽，作为一种催化剂，可以及时地把产生的SiF4气体带出斜孔。
本发明的方法解决了现有刻蚀技术无法刻蚀斜孔的问题，同时本发明的工艺可与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，降低了工艺成本。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种斜孔的形成方法，其特征在于，包括以下步骤：
步骤S01：提供一半导体衬底，在所述半导体衬底上形成光刻图形；
步骤S02：以所述光刻图形为掩模，并采用第一倾斜角度对所述半导体衬底进行离子注入氧气；
步骤S03：通过退火，在所述半导体衬底中形成具有第二倾斜角度的氧化物层；
步骤S04：对所述半导体衬底进行刻蚀，去除所述氧化物层，在所述半导体衬底中形成斜孔。
2.根据权利要求1所述的斜孔的形成方法，其特征在于，步骤S04中，采用干法刻蚀，并采用HF蒸汽作为刻蚀气体。
3.根据权利要求2所述的斜孔的形成方法，其特征在于，所述干法刻蚀时，同时通入乙醇蒸汽。
4.根据权利要求2或3所述的斜孔的形成方法，其特征在于，所述干法刻蚀功率为260～550W。
5.根据权利要求1所述的斜孔的形成方法，其特征在于，所述光刻图形为光刻胶图形。
6.根据权利要求5所述的斜孔的形成方法，其特征在于，步骤S04之前，还包括采用干法刻蚀去除光刻胶，刻蚀气体为氧气。
7.根据权利要求1所述的斜孔的形成方法，其特征在于，步骤S02中，所述第一倾斜角度为小于等于60度。
8.根据权利要求1所述的斜孔的形成方法，其特征在于，步骤S02中，所述离子注入氧气时的注入能量为15～60Kev，注入剂量为2×103～1×104个/cm2。
9.根据权利要求1所述的斜孔的形成方法，其特征在于，步骤S03中，所述退火的温度为1000～1100度，退火时间为25～40秒。
10.根据权利要求1所述的斜孔的形成方法，其特征在于，所述半导体衬底为单晶硅、多晶硅或非晶硅。
CN201911156761.5A 2019-11-22 2019-11-22 一种斜孔的形成方法 Withdrawn CN110911350A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911156761.5A CN110911350A (zh) 2019-11-22 2019-11-22 一种斜孔的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911156761.5A CN110911350A (zh) 2019-11-22 2019-11-22 一种斜孔的形成方法

Publications (1)

Publication Number Publication Date
CN110911350A true CN110911350A (zh) 2020-03-24

Family

ID=69818824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911156761.5A Withdrawn CN110911350A (zh) 2019-11-22 2019-11-22 一种斜孔的形成方法

Country Status (1)

Country Link
CN (1) CN110911350A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752203A (zh) * 2008-12-17 2010-06-23 上海华虹Nec电子有限公司 倾斜沟槽的制备方法
CN103151257A (zh) * 2013-03-14 2013-06-12 上海华力微电子有限公司 一种σ型硅沟槽的制造方法
CN106463455A (zh) * 2014-07-08 2017-02-22 盛美半导体设备（上海）有限公司 一种形成金属互连结构的方法
CN110456435A (zh) * 2019-08-23 2019-11-15 上海集成电路研发中心有限公司 一种全息光栅模板及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752203A (zh) * 2008-12-17 2010-06-23 上海华虹Nec电子有限公司 倾斜沟槽的制备方法
CN103151257A (zh) * 2013-03-14 2013-06-12 上海华力微电子有限公司 一种σ型硅沟槽的制造方法
CN106463455A (zh) * 2014-07-08 2017-02-22 盛美半导体设备（上海）有限公司 一种形成金属互连结构的方法
CN110456435A (zh) * 2019-08-23 2019-11-15 上海集成电路研发中心有限公司 一种全息光栅模板及其制备方法

Similar Documents

Publication Publication Date Title
US9570317B2 (en) Microelectronic method for etching a layer
CN103107066B (zh) 一种光刻胶去除方法及半导体生产方法
CN109786219A (zh) 半导体装置的制作方法
JP2007142134A (ja) Ｓｏｉ基板の製造方法
KR100451513B1 (ko) 반도체 소자의 콘택홀 형성 방법
CN110941046B (zh) 一种soi硅光栅的制作方法
CN110911350A (zh) 一种斜孔的形成方法
CN102099915A (zh) 采用双硬掩模涂层制造cmos图像传感器的方法
CN110911279A (zh) 一种斜孔的形成方法
US6673695B1 (en) STI scheme to prevent fox recess during pre-CMP HF dip
JP2000235969A (ja) 半導体装置の製造方法
CN100479118C (zh) 光致抗蚀剂的去除方法以及半导体元件的制造方法
CN113703294A (zh) 一种高能离子注入后光刻胶的去除方法
KR101692119B1 (ko) 개선된 에칭 공정
CN115036217A (zh) 一种改善晶圆边缘损伤的方法
JPH04208528A (ja) 半導体装置の製造方法
CN106876320B (zh) 一种半导体器件及其制造方法
KR0159409B1 (ko) 평탄화 방법
JP5038618B2 (ja) Ｓｏｉ基板の製造方法
CN114597121A (zh) 一种半导体结构的制造方法
KR101019695B1 (ko) 반도체 소자의 듀얼 게이트 산화막 형성방법
KR100291410B1 (ko) 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법
CN104882372A (zh) 一种半导体器件的制作方法
KR20060133795A (ko) 리세스 게이트를 적용한 반도체 소자의 제조방법
CN112349586A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200324