CN114597121A - 一种半导体结构的制造方法 - Google Patents

一种半导体结构的制造方法 Download PDF

Info

Publication number
CN114597121A
CN114597121A CN202011412173.6A CN202011412173A CN114597121A CN 114597121 A CN114597121 A CN 114597121A CN 202011412173 A CN202011412173 A CN 202011412173A CN 114597121 A CN114597121 A CN 114597121A
Authority
CN
China
Prior art keywords
reaction chamber
oxygen
coating
semiconductor structure
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011412173.6A
Other languages
English (en)
Inventor
卞成洙
高建峰
刘卫兵
白国斌
贺晓彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202011412173.6A priority Critical patent/CN114597121A/zh
Publication of CN114597121A publication Critical patent/CN114597121A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体结构的制造方法，涉及半导体技术领域，可降低抗反射涂层的亲水性。该半导体结构的制造方法包括：提供半导体衬底；在所述半导体衬底上形成抗反射涂层，所述抗反射涂层的材料包括硅共价键；向反应腔室通入含氧气体，并打开所述反应腔室的电源，所述含氧气体与所述抗反射涂层表面的硅共价键反应；在所述抗反射涂层上形成光刻胶涂层。

Description

一种半导体结构的制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构的制造方法。
背景技术
随着半导体设计中线宽的尺寸的减小，对制造电子设备的工艺要求也逐渐提高。
发明内容
本发明提供一种半导体结构的制造方法，可降低抗反射涂层的亲水性。
为达到上述目的，本发明提供一种半导体结构的制造方法，包括：提供半导体衬底；在半导体衬底上形成抗反射涂层，抗反射涂层的材料包括硅共价键；向反应腔室通入含氧气体，并打开反应腔室的电源，含氧气体与抗反射涂层表面的硅共价键反应；在抗反射涂层上形成光刻胶涂层。
可选的，含氧气体包括氧气。
可选的，向反应腔室通入含氧气体，并打开反应腔室的电源，包括：向反应腔室中通入氧气，并向反应腔室提供射频功率。
可选的，氧气的流量为100～1500sccm，向反应腔室通入氧气的时长为1～20s；反应腔室中的压力为0.1～15.0Torr；射频功率为10～800W；向反应腔室提供射频功率的时长为3～20s。
可选的，半导体结构的制造方法还包括：在向反应腔室中通入氧气的同时，向反应腔室通入氩气和/或氦气，氩气和/或氦气的流量为1500～3000sccm。
可选的，在形成抗反射涂层之后、向反应腔室通入含氧气体之前，半导体结构的制造方法还包括：对反应腔室进行加热，使反应腔室的温度达到280～480℃。
可选的，可利用喷头对反应腔室进行加热，喷头与反应腔室的基台之间的间距为150～500mils。
可选的，形成抗反射涂层的方法包括：等离子增强化学气相反应沉积。
可选的，在形成抗反射涂层之前，半导体结构的制造方法还包括：在半导体衬底上形成待刻蚀层；在形成光刻胶涂层之后，半导体结构的制造方法还包括：对光刻胶涂层进行曝光、显影，得到光刻胶图案；依次对抗反射涂层和待刻蚀层进行刻蚀，得到刻蚀图形。
本发明提供的半导体结构的制造方法，通过在形成抗反射涂层之后、在形成光刻胶涂层之前，向反应腔室内通入含氧气体，使含氧气体与反射涂层中的硅共价键发生反应抗反射涂层靠近光刻胶涂层的表面的硅共价键减少。这样一来，抗反射涂层靠近光刻胶涂层的表面的疏水性，大于抗反射涂层靠近光刻胶涂层的表面的疏水性，避免因抗反射涂层的亲水性过大，影响光刻胶涂层的图案及粘附性，从而影响利用光刻胶涂层制造的半导体衬底10上的刻蚀图形的图案，影响半导体结构的功能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种半导体结构的制造过程图；
图2为本发明实施例提供的一种半导体结构的制造过程图；
图3为本发明实施例提供的一种半导体结构的制造过程图；
图4为本发明实施例提供的一种半导体结构的制造过程图；
图5为本发明实施例提供的一种半导体结构的制造过程图；
图6为本发明实施例提供的一种半导体结构的制造过程图；
图7为本发明实施例提供的一种半导体结构的制造流程图；
图8为本发明实施例提供的一种半导体结构的制造过程图。
附图标记：
10-衬底；11-第一抗反射涂层；12-第二抗反射涂层；13-光刻胶涂层；131-光刻胶图案；14-待刻蚀层；141-刻蚀图形。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明提供的一种半导体结构的制造方法，涉及抗反射层的表面疏水处理。本发明的实施例是在需要对待刻蚀层进行图案化处理时，在待刻蚀层上形成抗反射层之后，通过含氧气体中的O键替换抗反射层(如SiON或SiN等材料)中的Si键，从而实现抗反射层的疏水功能。以下将通过具体的实施例来进行描述。
如图1所示，提供半导体衬底10，在半导体衬底10上形成待刻蚀层10。
半导体衬底10可以是锗衬底、体硅衬底、绝缘体上硅(Silicon-On-Insulator，简称SOI)衬底、III-V族化合物半导体衬底、绝缘体上锗(Germanium-on-Insulator，简称GOI)衬底、硅锗衬底、或通过执行选择性外延生长(Selective epitaxial growth，简称SEG)等获得的外延薄膜衬底。为了完成半导体结构的制造，可以在半导体衬底10上形成待刻蚀层10。例如要形成栅电极图案，则在半导体衬底10上形成栅电极材料层作为待刻蚀层10。
如图2所示，接着在待刻蚀层14上形成抗反射涂层(ARC)11，抗反射涂层11的材料包括硅共价键。此处，不对抗反射涂层11的材料进行限定，只要抗反射涂层11可以起到减少光反射的作用即可。示例的，抗反射涂层11的材料可以是SiON或SiN等。
可以采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，简称PE-CVD)工艺在半导体衬底10上形成抗反射涂层11。
接着，可利用喷头对反应腔室进行加热，使反应腔室的温度达到280～480℃。喷头与反应腔室的基台之间的间距可以为150～500mils。
接着，如图3所示，向反应腔室通入含氧气体，并打开反应腔室的电源，含氧气体与抗反射涂层11中的硅共价键反应。与此同时，还可以向反应腔室内通入氩气(Ar)和/或氦气(He)，通过向反应腔室内通入Ar和/或He等惰性气体，可以调节反应腔室内的气体浓度，以达到合适的工艺条件。所述含氧气体例如可以是氧气(O2)、臭氧等。
对于抗反射涂层11与含氧气体反应时的反应条件，以O2为例，向反应腔室通入O2的时长可以为1～20s，O2的流量为100～1500sccm。打开反应腔室的电源，包括：向反应腔室提供射频功率，射频功率可以为10～800W，向反应腔室提供射频功率的时长可以为3～20s。Ar和/或He的流量可以为1500～3000sccm。在此基础上，还应保证反应腔室中的压力为0.1～15.0Torr。
以抗反射涂层11的材料是SiN、含氧气体是O2为例，SiN可以与O2发生化学反应，其反应方程式为：2SiN+O2＝2SiO+N2。
如图4所示，在抗反射涂层11上形成光刻胶涂层13。光刻胶涂层13可以是正胶，也可以是负胶。
如图5所示，对光刻胶涂层13进行曝光、显影，得到光刻胶图案131。
如图6所示，对抗反射涂层11进行刻蚀，刻蚀后的图案与光刻胶图案131相同。
如图7所示，对待刻蚀层14进行刻蚀，得到刻蚀图形141。应理解，待刻蚀层14的材料不同，刻蚀的工艺及其材料也不相同。
示例的，若待刻蚀层14的材料为金属，则可以采用适用于该金属的刻蚀液对待刻蚀层14进行湿法刻蚀。若待刻蚀层14的材料为无机薄膜，则可以采用干法刻蚀对待刻蚀层14进行刻蚀。
如图8所示，去除光刻胶图案131和刻蚀后的抗反射涂层11。
最后，关闭电源，停止向反应腔体提供射频功率；停止向反应腔室通气体，并抽出反应腔室内的气体，使反应腔体恢复真空状态，以便后续使用。
本发明实施例提供的半导体结构的制造方法，通过在形成抗反射涂层11之后、在形成光刻胶涂层13之前，向反应腔室内通入含氧气体，使含氧气体与反射涂层11中的硅共价键发生反应，抗反射涂层12靠近光刻胶涂层13的表面的硅共价键减少。这样一来，抗反射涂层11靠近光刻胶涂层13的表面的疏水性，大于抗反射涂层11靠近光刻胶涂层13的表面的疏水性，避免因抗反射涂层11的亲水性过大，影响光刻胶涂层13的图案及粘附性，从而影响利用光刻胶涂层13制造的半导体衬底10上的刻蚀图形141的图案，影响半导体结构的功能。
本发明实施例还提供一种半导体结构，由前述任一实施例所述的半导体结构的制造方法制造得到。
所述半导体结构的解释说明可参考前述一种半导体结构的制造方法的解释说明，在此不再赘述。
本发明实施例还提供一种电子设备，包括前述任一实施例所述的半导体结构。示例的，电子设备包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源中的至少一种。此处，不对电子设备的具体用途进行限定，只要电子设备内包括上述半导体结构即可。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种半导体结构的制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成抗反射涂层，所述抗反射涂层的材料包括硅共价键；
向反应腔室通入含氧气体，并打开所述反应腔室的电源，所述含氧气体与所述抗反射涂层表面的硅共价键反应；
在所述抗反射涂层上形成光刻胶涂层。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述含氧气体包括氧气。
3.根据权利要求2所述的半导体结构的制造方法，其特征在于，向所述反应腔室通入所述含氧气体，并打开所述反应腔室的电源，包括：
向所述反应腔室中通入氧气，并向所述反应腔室提供射频功率。
4.根据权利要求3所述的半导体结构的制造方法，其特征在于，所述氧气的流量为100～1500sccm，向所述反应腔室通入所述氧气的时长为1～20s；反应腔室中的压力为0.1～15.0Torr；
所述射频功率为10～800W；向所述反应腔室提供射频功率的时长为3～20s。
5.根据权利要求3所述的半导体结构的制造方法，其特征在于，所述半导体结构的制造方法还包括：
在向所述反应腔室中通入氧气的同时，向所述反应腔室通入氩气和/或氦气，所述氩气和/或氦气的流量为1500～3000sccm。
6.根据权利要求1所述的半导体结构的制造方法，其特征在于，在形成所述抗反射涂层之后、向所述反应腔室通入所述含氧气体之前，所述半导体结构的制造方法还包括：
对所述反应腔室进行加热，使所述反应腔室的温度达到280～480℃。
7.根据权利要求6所述的半导体结构的制造方法，其特征在于，可利用喷头对所述反应腔室进行加热，所述喷头与所述反应腔室的基台之间的间距为150～500mils。
8.据权利要求1所述的半导体结构的制造方法，其特征在于，所述形成抗反射涂层的方法包括：等离子增强化学气相反应沉积。
9.根据权利要求1所述的半导体结构的制造方法，其特征在于，
在形成所述抗反射涂层之前，所述半导体结构的制造方法还包括：在所述半导体衬底上形成待刻蚀层；
在形成光刻胶涂层之后，所述半导体结构的制造方法还包括：对所述光刻胶涂层进行曝光、显影，得到光刻胶图案；依次对所述抗反射涂层和待刻蚀层进行刻蚀，得到刻蚀图形。
10.根据权利要求1-9任一项所述的半导体结构的制造方法，其特征在于，所述抗反射涂层的材料包括SiON或SiN。
CN202011412173.6A 2020-12-04 2020-12-04 一种半导体结构的制造方法 Pending CN114597121A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011412173.6A CN114597121A (zh) 2020-12-04 2020-12-04 一种半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011412173.6A CN114597121A (zh) 2020-12-04 2020-12-04 一种半导体结构的制造方法

Publications (1)

Publication Number Publication Date
CN114597121A true CN114597121A (zh) 2022-06-07

Family

ID=81813034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011412173.6A Pending CN114597121A (zh) 2020-12-04 2020-12-04 一种半导体结构的制造方法

Country Status (1)

Country Link
CN (1) CN114597121A (zh)

Similar Documents

Publication Publication Date Title
TW201517122A (zh) 將用於離子植入製程之硬光罩層圖案化的方法
CN111129955B (zh) 一种低温等离子体干法刻蚀方法及其应用
CN115881622B (zh) 一种晶圆键合的方法
WO2016119381A1 (zh) 掩模板、oled器件封装方法及oled器件
WO2018171368A1 (zh) 多晶硅薄膜及其制作方法、薄膜晶体管及其制作方法
WO2020018366A1 (en) Selectively etching for nanowires
JP4405715B2 (ja) 酸素あるいは窒素で終端されたシリコンナノ結晶構造体の形成方法とこれにより形成された酸素あるいは窒素で終端されたシリコンナノ結晶構造体
CN114597121A (zh) 一种半导体结构的制造方法
US6709976B1 (en) Method for improving reliability in trench structures
CN101567312A (zh) 制备ono结构的方法
JP2012054438A (ja) シリコン系基板の粗面化方法および装置
CN103832968B (zh) Mems器件的制造方法
KR20190082152A (ko) 태양 전지 표면의 화학적 폴리싱 및 생성된 구조체
CN114899084A (zh) 无定型硅层的制造方法
JP2016058643A (ja) プラズマエッチング方法
JP5300681B2 (ja) 太陽電池の製造方法
JP5340103B2 (ja) 太陽電池
KR102538266B1 (ko) 웨이퍼 에칭 공정 및 그 방법
JP4282391B2 (ja) 半導体装置の製造方法
JP2013008753A (ja) 球状光電変換素子の製造方法。
TWI591718B (zh) 無頂部降低之氮化矽乾式修整
CN115036217A (zh) 一种改善晶圆边缘损伤的方法
CN108962742B (zh) 半导体结构的制造方法
KR20200130475A (ko) 인 시츄 (in situ) 역 마스크 패터닝
CN106206284B (zh) 改进型蚀刻工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination