KR20200130475A - 인 시츄 (in situ) 역 마스크 패터닝 - Google Patents

인 시츄 (in situ) 역 마스크 패터닝 Download PDF

Info

Publication number
KR20200130475A
KR20200130475A KR1020207031667A KR20207031667A KR20200130475A KR 20200130475 A KR20200130475 A KR 20200130475A KR 1020207031667 A KR1020207031667 A KR 1020207031667A KR 20207031667 A KR20207031667 A KR 20207031667A KR 20200130475 A KR20200130475 A KR 20200130475A
Authority
KR
South Korea
Prior art keywords
mask
fill layer
features
etching
stack
Prior art date
Application number
KR1020207031667A
Other languages
English (en)
Inventor
주안 발디비아
야스시 이시카와
요코 야마쿠치
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20200130475A publication Critical patent/KR20200130475A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

피처들을 갖는 마스크 아래의 스택에 피처들을 에칭하기 위한 방법이 제공된다. 충진 층이 마스크 상에 증착되고, 충진 층은 마스크의 피처들을 충진한다. 충진 층은 마스크를 노출하도록 에칭 백된다. 마스크는 충진 층에 대해 선택적으로 제거된다. 스택은 마스크로서 충진 층을 사용하여 에칭된다.

Description

인 시츄 (in situ) 역 마스크 패터닝
관련 출원들에 대한 교차 참조
본 출원은 2018년 4월 3일에 출원된 미국 특허 가출원 번호 제 62/651,900 호의 우선권의 이익을 주장하고, 이는 모든 목적들을 위해 참조로서 본 명세서에 인용된다.
본 개시는 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법에 관한 것이다.
반도체 디바이스들의 형성에서, 피처들은 패터닝된 마스크를 사용하여 에칭된다. 패터닝된 마스크는 포토레지스트 재료로 형성될 수도 있다.
본 개시의 목적에 따라 그리고 전술한 것을 달성하기 위해, 피처들을 갖는 마스크 아래의 스택에 피처들을 에칭하기 위한 방법이 제공된다. 충진 층이 마스크 상에 증착되고, 충진 층은 마스크의 피처들을 충진한다. 충진 층은 마스크를 노출하기 위해 에칭 백된다 (etch back). 마스크는 충진 층에 대해 선택적으로 제거된다. 스택은 마스크로서 충진 층을 사용하여 에칭된다.
본 개시의 이들 및 다른 특징들은 본 개시의 상세한 기술 (description) 및 이하의 도면들과 함께 아래에 보다 상세하게 기술될 것이다.
본 개시는 유사한 참조 번호들이 유사한 엘리먼트들을 참조하는 첨부한 도면들의 도면들에 제한이 아니라 예로서 예시된다.
도 1은 일 실시예의 고 레벨 플로우차트이다.
도 2a 내지 도 2f는 일 실시예에 따라 프로세싱된 스택의 사시도들이다.
도 3a 내지 도 3e는 또 다른 실시예에 따라 프로세싱된 스택의 단면도들이다.
도 4는 일 실시예에서 사용될 수도 있는 에칭 챔버의 개략도이다.
도 5는 일 실시예의 실시에 사용될 수도 있는 컴퓨터 시스템의 개략도이다.
본 개시는 첨부한 도면들에 예시된 바와 같이 개시의 일부 바람직한 실시예들을 참조하여 이제 상세히 기술될 것이다. 이하의 기술에서, 본 개시의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 그러나, 본 개시가 이들 구체적인 상세들의 일부 또는 전부 없이 실시될 수도 있다는 것이 당업자들에게 명백할 것이다. 다른 예들에서, 공지된 프로세스 단계들 및/또는 구조체들은 본 개시를 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다.
에칭 및 ALP (Atomic Layer Passivation) 프로세스가 포토레지스트 (PR), 예컨대 EUV PR (Extreme Ultraviolet PR) 마스크로부터 하드마스크 패턴으로 패턴을 반전시키도록 사용될 수 있다. 이렇게 함으로써, 패터닝 개선들이 달성될 수 있다. 전체 프로세스는 ALD (Atomic Layer Deposition) 를 수행하기 위한 능력을 갖는 프로세싱 챔버에서 이루어질 수도 있다. 대안에서, 프로세스는 복수의 프로세스 챔버들에서 이루어질 수도 있다.
일 실시예가 CDU (Critical Dimension Uniformity), GCDU (Global (full wafer) Critical Dimension Uniformity), LWR (Line Width Roughness), LER (Line Edge Roughness), LCDU (Local Critical Dimension Uniformity), 장축 (major axis) 대 단축 (minor axis) 의 비 (장축/단축), 및 단축 대 장축 (단축/장축) 의 비와 같은 마스크 피처들의 사양들을 개선하기 위해 사용될 수도 있다.
일 실시예가 이하의 프로세스들에 따라, 스택의 포토레지스트 마스크 아래의, BARC (Bottom Antireflective Coating) 층 아래의, 하부 층들을 에칭하기 위해 사용될 수도 있다. 1) PPT (Process Pretreatment) 가 포토레지스트 (PR) 의 강성 (rigidity) 을 상승시키기 위해 포토레지스트를 처리한다. 2) 플라즈마 에칭 처리가 PR 높이를 개선하고 피처들의 CD들을 수정한다. 3) BARC 층의 노출된 부분들의 수직 에칭이 비 탄소 기반 하부 층들을 노출시키도록 사용된다. 4) 옥사이드 ALD가 PR을 완전히 캡슐화하고 (encapsulate) 피처들을 충진하도록 사용된다. 5) ALD 옥사이드는 PR을 노출하도록 에칭 백된다. 6) PR은 최종 역전된 (reversed)/반전된 (inverted) 패턴을 드러내도록 스트립핑된다 (strip away). 최종 옥사이드 마스크는 목표된 패턴이고, 이제 시작 PR 마스크 패턴으로부터 구조체 사양이 협의된다.
목표된 패턴이 PR로 바로 해상되면, 발생하는 구조체 사양은 보다 낮은 품질일 것이다. 현재 방법론들을 사용한 PR 마스크의 주요 결점은 유사한 피처 패턴들 사이의 고 가변성이다. 피처 대 피처 가변성은 이 실시예의 마스크 반전으로 개선될 수 있다. 또 다른 이점은 옥사이드 마스크가 PR 마스크보다 고 선택도를 갖는 하부 층들을 에칭하기 위해 사용될 수 있다는 것이다. 부가적으로, 최종 옥사이드 마스크는 동일한 패턴의 PR 마스크보다 나은 형상을 발생시킨다.
이해를 용이하게 하기 위해, 도 1은 일 실시예의 고 레벨 플로우차트이다. 피처들을 갖는 마스크가 스택 위에 제공된다 (단계 (104)). 도 2a는 스택 (200) 의 사시도이다. 스택은 기판 (202) 위에 하부 층 (204) 을 갖는 기판 (202) 을 포함한다. 이 실시예에서, DARC (Dielectric Antireflective Coating) 층 (208) 이 하부 층 (204) 위의 비 탄소 기반 층이다. DARC 층 (208) 은 스택 (200) 의 부가적인 층을 형성한다. BARC 층 (212) 이 DARC 층 (208) 위에 있다. 피처들 (220) 을 갖는 마스크 (216) 가 BARC 층 (212) 위에 있다. 이 실시예에서, 마스크 (216) 는 EUV PR의 PR 마스크이다. 이 실시예에서, 마스크 (216) 는 복수의 원통형 홀들의 형상으로 피처들 (220) 을 형성한다.
후속하는 에칭 단계들에 대한 재료 강성을 증가시키기 위해, 마스크 (216) 가 처리된다 (단계 (108)). 이 실시예에서, 처리는 제 1 PPT (Pre-Process Treatment) 이다. 홀들의 인입 (incoming) 마스크 패턴은 반전된 패턴의 필라들 (pillars) 보다 우수한 사양들을 갖지만, 여전히 매우 부드럽고, 후속하는 에칭 단계들이 과도한 포토레지스트를 제거하는 것을 방지하기 위해 재료 처리를 필요로 한다. 일 실시예에서, 2 mTorr 내지 80 mTorr의 저압이 프로세스 챔버에 제공된다. 하이드로플루오로카본 (CxHyFz) 의 처리 가스가 PR 구조체 성능을 상승시키기 위해 프로세스 챔버 내로 흐르고 플라즈마로 형성된다. 가스 첨가물들이 강성을 개선하기 위해 사용된다. 가스들의 첨가물들은 산소 (O2), 황 다이옥사이드 (SO2), 카르보닐 설파이드 (COS), 플루오로메탄 (CH3F), 디플루오로메탄 (CH2F2), 트리플루오로메탄 (CHF3), 탄소 테트라플루오라이드 (CF4), 질소 (N2), 아르곤 (Ar), 헬륨 (He), 염소 (Cl2), 수소 브로마이드 (HBr), 및 크립톤 (Kr) 중 하나 이상을 포함할 수도 있다. 프로세스는 PR의 강성을 최대화하기 위해 5 내지 60 초 동안 실행된다. 플라즈마 강도 (intensity) 및 온도 제어의 부가적인 수정들은 처리되는 PR 재료에 대한 신중한 프로세스 튜닝을 허용한다.
이 실시예에서, 마스크를 처리하는 것 (단계 (108)) 은 후속 PR 형성 단계를 더 포함한다. 후속 PR 형성 단계는 초기 마스크 구조체에서 보이드들 (voids) 을 충진하고, 다음의 증착 전 목표된 CD를 확립하기 위해 사용된다. 이 실시예에서, 챔버는 2 mTorr 내지 80 mTorr 범위의 저압을 받는다. CxHyFz의 처리 프로세스 가스가 프로세스 챔버 내로 흐른다. COS, N2, Ar, He, Kr, 및 메탄 (CH4) 중 하나 이상의 부가적인 가스들이 수직 증착 레이트 및 측방향 증착 레이트를 제어하기 위해 첨가된다. 가스들은 플라즈마로 형성된다. 보이드 충진 능력은 화학물질의 적절한 비 제어에 의해 또한 제어된다. 플라즈마는 50 내지 1000 W의 저 전력 출력으로 제어된다. 프로세스는 피처들 (220) 의 형상 및 균일성을 개선한다.
이 실시예가 탄소 기반 BARC 층 (212) 을 갖지만, 마스크 (216) 에 의해 마스킹되지 않은 BARC 층 (212) 의 부분들은 피처들 (220) 을 연장하기 위해 에칭된다. 노출된 탄소 기반 BARC 층 (212) 은 실리콘 기반 충진 층의 접착을 증가시키기 위해 에칭된다. 이 실시예에서, BARC 층 (212) 을 에칭하기 위해, CxHyFz의 가스가 저압으로 프로세스 챔버 내로 흐른다. 가스 첨가물들은 하부 층들을 손상시키지 않고 마스크 (216) 에 대해 BARC 층 (212) 을 선택적으로 에칭하기 위해 선택도를 개선하도록 첨가된다. 가스 첨가물들은 이하: O2, SO2, COS, CH3F, CH2F2, CHF3, CF4, N2, Ar, He, Cl2, HBr, 및 Kr 중 하나 이상일 수도 있다. 도 2b는 BARC 층 (212) 이 에칭된 후 스택의 사시도이다. BARC 층 (212) 은 DARC 층 (208) 의 부분들을 노출시키기 위해 에칭 백되었다. 이 프로세스는 마스크 (216) 에 대해 고 선택도의 BARC 층 (212) 에칭을 제공한다.
BARC 층 (212) 이 에칭된 후, 피처들 (220) 을 완전히 충진하고 스택 (200) 의 표면을 캡슐화하기 (encapsulate) 위해 충진 층이 증착된다 (단계 (112)). 이 실시예에서, 충진 층은 매우 컨포멀하고 (conformal), 마스크 (216) 를 커버하고 피처들 (220) 을 완전히 충진하는 ALD를 제공함으로써 증착된다. 이 실시예에서 ALD 재료는 임의의 실리콘 함유 막 (예를 들어, SixOy, SixNy, SixOyNz) 또는 금속들 및 금속 옥사이드들 (예를 들어, TiN, WxOy) 과 같이 PR 스트립 제거에 고 선택도를 갖는 막들일 수 있다. 충진 층 속성들은 마스크 (216) 및 하부 층들에 대해 고 선택도를 갖도록 제어된다.
ALD를 제공하기 위한 일 실시예에서, 포화로 스택 (200) 을 도징하기 위해 액체 실리콘 함유 전구체가 기화되고 증기 형태로 전달되고, 이에 따라 스택 상에 전구체의 층을 형성한다. 이 예에서, 전구체는 일반적 유형 C(x)H(y)N(z)O(a)Si(b) 의 조성을 갖는다. 일부 실시예들에서, 전구체는 이하의 조성들: N,N,N',N',N'',N''-헥사메틸실란트리아민 (C6H19N3Si, C8H22N2Si), (3-아미노프로필)트리에톡시실란 (C9H23NO3Si), 및 테트라(이소프로폭시)실란 (C12H28O4Si) 중 하나를 갖는다. 이 예에서, 전구체의 제공은 플라즈마리스이다 (plasmaless). 전구체가 또 다른 전구체에 부착되지 않기 때문에, 스택 (200) 상에 단층을 형성하는 실리콘 작용기를 갖는다.
일단 스택 (200) 이 전구체로 도징되면, 전구체 증기의 전달이 중단된다. 이후 챔버에 남아있는 과도한 전구체를 퍼지하기 위해 퍼지 단계가 제공된다. 전구체는 이후 변환된다. 일 실시예에서, 이는 스택 (200) 에 플래시 프로세스를 적용함으로써 (subjecting) 달성된다. 플래시 프로세스는 산소 (O2) 의 플래시 가스를 제공하는 것을 포함한다. 이 예에서, 500 내지 3000 W의 전력이 플래시 가스를 플라즈마로 변환하기 위해 13.56 ㎒로 제공된다. 20 mTorr 내지 100 mTorr의 압력이 제공된다. 이 플래시 프로세스는 전력이 전달되는 시간이 상대적으로 빠른, 예를 들어, 약 0.5 초 내지 약 4 초 사이이기 때문에, "O2 플래시" 동작으로 지칭된다. O2 플래시 동작은 실리콘 함유 전구체의 단층을 사용하여 스택 (200) 상에 실리콘 옥사이드 단층을 형성한다. 사이클은 이후 반복될 수도 있다.
이 실시예에서 ALD는 다른 실시예들에서 임의의 수의 습윤제들을 사용할 수 있다. 프로세스는 이전의 에칭 단계들과 동일한 프로세스 챔버에서 또는 별개의 증착/에칭 챔버에서 수행될 수 있다. 도 2c는 충진 층 (224) 이 증착된 후 스택의 사시도이다. 충진 층 (224) 은 마스크 (216) 를 커버할 뿐만 아니라 실리콘 옥사이드 (SiO2) 로 피처들 (220) 을 완전히 충진한다. ALD 레시피 파라미터들에 따라, 충진 층 (224) 은 마스크 (216) 구조체를 더 변경할 수 있다. 충진 층 (224) 의 증착 (단계 (112)) 은 마스크 (216) 의 푸터들 (footers) 을 제거하거나 CD 조정들을 제공할 수도 있다.
일단 마스크 (216) 가 캡슐화되면, 마스크 (216) 는 제거를 위해 노출되어야 한다. 결과로서, 충진 층 (224) 은 에칭 백된다 (단계 (116)). 이 실시예에서, 충진 층 (224) 의 에칭 백 (단계 (116)) 은 평면화의 형태이다. 충진 층 (224) 의 에칭 백 (단계 (116)) 은 충진 층 (224) 의 프로파일 열화를 방지하기 위해 요구된 고 선택도를 가져야 한다. 마스크 (216) 에 대한 1:1 이상의 선택도가 낮은 충진 층 (224) 열화를 발생시킬 것이다. 일 실시예에서, CxHyFz 그리고 O2, SO2, COS, CH3F, CH2F2, CHF3, CF4, N2, Ar, He, Cl2, HBr, 및 Kr 중 적어도 하나의 부가적인 가스를 포함하는 에칭 백 가스가 프로세스 챔버 내로 흐른다. 플라즈마가 에칭 백 가스로부터 형성된다. 도 2d는 충진 층 (224) 이 에칭 백된 후 스택의 사시도이다. 옥사이드 막 속성들은 에칭 단계의 파라미터들로 제어될 수도 있다.
마스크 (216) 의 노출이 완료되면, 다음 단계는 충진 층 (224) 에 대해 마스크 (216) 를 에칭하는 에칭 선택도로 마스크를 제거하는 것이다 (단계 (120)). O2의 마스크 에칭 가스가 저압으로 프로세스 챔버에 제공된다. 부가적인 가스들이 잔여물 제거를 개선하기 위해 첨가될 수도 있다. 부가적인 가스들은 COS, SO2, CF4, N2, Ar, He, Cl2, HBr, 및 Kr 중 적어도 하나를 포함한다. 도 2e는 마스크 (216) 가 제거된 후 스택의 사시도이다.
마스크 (216) 가 제거되면, 남아있는 충진 층 (224) 으로부터 형성된 필라들은 목표된 패턴을 제공하기 위해 DARC 층 (208) 및 하부 층 (204) 을 에칭하기 위한 마스크로서 역할할 준비가 된다. 충진 층 (224) 은 필라 패턴 마스크를 형성한다. 스택 (200) 은 마스크로서 충진 층 (224) 을 사용하여 에칭된다 (단계 (124)). 이 실시예에서, 할로겐 기반 플라즈마가 스택 (200) 을 에칭하기 위해 사용될 수도 있다 (단계 (124)).
도 2f는 DARC 층 (208) 및 하부 층 (204) 이 마스크로서 충진 층 (224) 을 사용하여 에칭된 (단계 (124)) 후 스택 (200) 의 사시도이다. DARC 층 (208) 또는 충진 층 (224) 또는 또 다른 하부 층은 하부 층 (204) 을 에칭하기 위해 하드마스크로 사용될 수도 있다.
이 실시예에서, 충진 층 (224) 은 필라들을 형성한다. 포토레지스트 마스크가 필라들을 형성하는 종래의 프로세스들에 대해, 하부 층들의 필라들은 결함들 및 불량한 CD 균일성을 갖는다는 것이 밝혀졌다. 포토레지스트 마스크에서 홀들의 패턴을 형성하고 이어서 ALD 옥사이드 필라들을 형성하는 대신, 발생하는 필라들은 보다 적은 결함들 및 개선된 CD 균일성을 갖는다. 종래의 포토레지스트 마스크를 사용하는 종래의 에칭 프로세스가 3.7 nm GCDU를 발생시킨다. 일 실시예는 하드 마스크 하부 층 에칭 후 3.2 nm GCDU를 발생시킨다.
이 실시예에서, 마스크 (216) 는 50 nm 이하의 평균 두께로 상대적으로 박형이다. 일 실시예에서, 마스크 (216) 는 20 nm 내지 50 nm를 포함하는 평균 두께를 갖는다. 또 다른 실시예에서, 마스크 (216) 는 20 nm 내지 30 nm를 포함하는 평균 두께를 갖는다. 이러한 작은 두께에서 두께의 변화가 총 두께에 대해 상당하기 때문에 평균 두께가 사용된다. EUV PR에 대해, 마스크 (216) 두께는 평균으로부터 약 15 nm까지 가변할 수도 있다. 따라서, 약 15nm의 변화와 함께 적어도 20 nm의 평균 두께를 갖는 것은 마스크가 어떤 위치에서도 5 nm 미만이 되지 않을 것임을 의미한다. 마스크 (216) 의 평균 두께에 대한 상한은 피처들 (220) 을 충진하기 위해 필요한 시간에 의해 설정된다. 마스크 (216) 가 너무 두꺼우면, 피처들 (220) 을 충진하기 위해 너무 많은 시간이 소요될 것이다.
명세서 및 청구항들에서, 피처들 (220) 을 충진하는 것은 피처들 (220) 이 완전히 충진되는 것을 의미한다. 피처들 (220) 을 완전히 충진할 시에, 피처들 (220) 내에서 충진 층 (224) 이 적어도 마스크 (216) 의 평균 두께의 두께로 증착된다. 보다 바람직하게, 충진 층 (224) 은 마스크 (216) 의 가장 두꺼운 부분보다 두꺼운 두께로 피처들 (220) 을 충진한다.
박형의 마스크 (216) 를 사용하는 요건 및 능력은 보다 고 해상도 마스크 (216) 의 사용을 허용한다. 보다 두꺼운 마스크들 (216) 은 해상도를 감소시키고, 위글링 (wiggling) 및 새깅 (sagging) 과 같은 왜곡을 증가시킨다. 이 실시예에서, 홀들은 20 내지 50 nm 범위의 폭을 갖는다.
이러한 충진은 스페이서 증착 프로세스에서의 증착과 상이하다. 스페이서 증착 프로세스에서, 컨포멀한 층이 형성된다. 마스크들 사이의 피처들의 하단부에서 스페이서 층의 두께는 마스크의 두께보다 얇다. 따라서, 스페이서 층은 명세서 및 청구항들에 규정된 바와 같이, 피처들을 충진하지 않는다. 스페이서 프로세스에서, 피처들의 하단부에서 스페이서 재료는 스페이서를 형성하기 위해 에칭된다. 따라서, 스페이서들의 형성에서, 마스크만큼 두껍게 피처들의 하단부에 스페이서 재료의 두께를 갖는 것은 바람직하지 않다. 또한, 스페이서 프로세스는 수직 스페이서들의 형성을 필요로 한다. 결과로서, 마스크는 수직 스페이서를 형성하기 위해 50 nm보다 두꺼울 것이다. 또한, 스페이서 프로세스에서, 피처 내에 2 개 이상의 측벽들이 형성된다. 홀 각각에서 2 개 이상의 측벽들을 형성하는 측벽 스페이서 프로세스는 단지 하나의 필라가 피처 홀 각각으로부터 형성되는 다양한 실시예들과 상이하다.
도 3a는 또 다른 실시예에서 프로세싱된 스택 (300) 의 개략적 단면도이다. 스택 (300) 은 기판 (304) 을 포함한다. 하부 층 (208) 이 기판 (304) 위의 하나 이상의 층들일 수도 있다. 마스크 (312) 가 하부 층 (308) 위에 형성된다 (단계 (104)). 마스크 (312) 는 페이지 내로 연장되는 길이들을 갖는 라인들 및 라인들 사이의 피처들 (316) 을 포함한다. 피처들 (316) 및 라인들은 복수의 트렌치들을 갖는 트렌치 패턴을 형성한다. 마스크 (312) 는 마스크 (312)의 선형성을 개선하고 마스크 (312) 의 새깅 및 커브 (curving) 를 감소시키기 위해 처리된다 (단계 (108)). 이 실시예에서, 마스크 (312) 는 탄소 기반 마스크 (312) 이다.
충진 층이 마스크 (312) 상에 증착되어 피처들 (316) 을 완전히 충진한다 (단계 (112)). ALD 또는 PECVD (Plasma Enhanced Chemical Vapor Deposition) 가 충진 층을 증착하기 위해 사용된다. 이 예에서, 충진 층은 실리콘 옥사이드 (SiO2) 기반과 같은 실리콘 함유 재료이다. 도 3b는 충진 층 (320) 이 증착된 (단계 (112)) 후 스택 (300) 의 개략적 단면도이다.
충진 층 (320) 은 마스크 (312) 를 노출하기 위해 에칭 백된다 (단계 (116)). 도 3c는 충진 층 (320) 이 에칭 백된 (단계 (116)) 후 스택 (300) 의 개략적 단면도이다. 마스크 (312) 는 제거된다 (단계 (120)). 도 3d는 마스크 (312) 가 제거된 (단계 (120)) 후 스택 (300) 의 개략적 단면도이다. 충진 층 (224) 은 벽 패턴 마스크를 형성한다. 하부 층 (308) 은 마스크로서 충진 층 (320) 을 사용하여 에칭된다 (단계 (124)). 도 3e는 하부 층 (320) 이 에칭 백된 (단계 (124)) 후 스택 (300) 의 개략적 단면도이다. 발생하는 스택은 마스크 (312) 가 피처들 (316) 또는 홀들을 갖는 영역들 아래에 하부 층 (308) 의 벽들 또는 라인들을 제공한다. 마스크 (312) 의 피처 (316) 각각은 하나의 벽만을 형성하도록 사용된다. 이는 더블 패터닝 프로세스와 상이할 것이다. 더블 패터닝 프로세스에서, 측벽들은 피처 각각 아래에 2 개 이상의 벽들을 제공하도록 사용된다. 다른 실시예들에서, 원통형 홀들 또는 트렌치들 대신, 마스크 (312) 내의 피처들은 다른 형상들을 갖는 충진 층을 형성하기 위해 다른 형상들을 가질 수도 있다. 이 실시예에서, 충진 층 (320) 은 후속하여 제거된다.
도 4는 일 실시예에 따른 스택 (200) 을 프로세싱하기 위해 사용될 수도 있는 플라즈마 프로세싱 시스템 (400) 의 일 예를 개략적으로 예시한다. 플라즈마 프로세싱 시스템 (400) 은 챔버 벽 (462) 에 의해 인클로징된 (enclose) 플라즈마 프로세싱 챔버 (404) 를 갖는 플라즈마 반응기 (402) 를 포함한다. 매칭 네트워크 (408) 에 의해 튜닝된 플라즈마 전력 공급부 (406) 가, 유도적으로 커플링된 전력을 제공함으로써 플라즈마 프로세싱 챔버 (404) 에서 플라즈마 (414) 를 생성하도록 전력 윈도우 (412) 근방에 위치된 TCP 코일 (410) 에 전력을 공급한다. TCP 코일 (상부 전력 소스) (410) 은 플라즈마 프로세싱 챔버 (404) 내에 균일한 확산 프로파일을 생성하도록 구성될 수도 있다. 예를 들어, TCP 코일 (410) 은 플라즈마 (414) 내에 토로이달 (toroidal) 전력 분배를 생성하도록 구성될 수도 있다. 전력 윈도우 (412) 는 에너지로 하여금 TCP 코일 (410) 로부터 플라즈마 프로세싱 챔버 (404) 로 통과하게 하는 동안 TCP 코일 (410) 을 플라즈마 프로세싱 챔버 (404) 로부터 분리하도록 제공된다. 매칭 네트워크 (418) 에 의해 튜닝된 웨이퍼 바이어스 전압 전력 공급부 (416) 가 스택 (200) 상에 바이어스 전압을 설정하기 위해 전극 (420) 에 전력을 제공한다. 전극 (420) 은 스택 (200) 에 대한 척을 제공하고 전극 (420) 은 정전 척으로서 역할한다. 기판 온도 제어기 (466) 가 Peltier 가열기/냉각기 (468) 에 제어 가능하게 연결된다. 제어기 (424) 가 플라즈마 전력 공급부 (406), 기판 온도 제어기 (466), 및 웨이퍼 바이어스 전압 전력 공급부 (416) 에 대한 지점들을 설정한다.
플라즈마 전력 공급부 (406) 및 웨이퍼 바이어스 전압 전력 공급부 (416) 는 13.56 ㎒, 27 ㎒, 2 ㎒, 1 ㎒, 400 ㎑, 또는 이들의 조합들과 같은 특정한 무선 주파수들에서 동작하도록 구성될 수도 있다. 플라즈마 전력 공급부 (406) 및 웨이퍼 바이어스 전압 전력 공급부 (416) 는 목표된 프로세스 성능을 달성하기 위해 다양한 전력들을 공급하도록 적절하게 사이징될 (sized) 수도 있다. 예를 들어, 일 실시예에서, 플라즈마 전력 공급부 (406) 는 50 내지 5000 W 범위의 전력을 공급할 수도 있고, 웨이퍼 바이어스 전압 전력 공급부 (416) 는 20 내지 2000 V 범위의 바이어스 전압을 공급할 수도 있다. 또한, TCP 코일 (410) 및/또는 전극 (420) 은 2 개 이상의 서브-코일들 또는 서브-전극들로 구성될 수도 있고, 이는 단일 전력 공급부에 의해 전력 공급되거나 복수의 전력 공급부들에 의해 전력 공급될 수도 있다.
도 4에 도시된 바와 같이, 플라즈마 프로세싱 시스템 (400) 은 가스 소스 (430) 를 더 포함한다. 가스 소스 (430) 는 노즐의 형태로 피드 (436) 에 가스 또는 리모트 (remote) 플라즈마를 제공한다. 프로세스 가스들 및 부산물들은 압력 제어 밸브 (442) 및 펌프 (444) 를 통해 플라즈마 프로세싱 챔버 (404) 로부터 제거된다. 압력 제어 밸브 (442) 및 펌프 (444) 는 또한 플라즈마 프로세싱 챔버 (404) 내에 특정한 압력을 유지하기 위한 역할을 한다. 가스 소스 (430) 는 제어기 (424) 에 의해 제어된다. CA, Fremont 소재의 Lam Research Corp. 에 의한 Kiyo®가 일 실시예를 실시하기 위해 사용될 수도 있다.
도 5는 실시예들에서 사용된 제어기 (424) 를 구현하기 적합한 컴퓨터 시스템 (500) 을 도시하는 고 레벨 블록도이다. 컴퓨터 시스템은 집적 회로, 인쇄 회로 보드, 및 소형 휴대용 디바이스로부터 대형 슈퍼 컴퓨터까지 범위의 많은 물리적 형태들을 가질 수도 있다. 컴퓨터 시스템 (500) 은 하나 이상의 프로세서들 (502) 을 포함하고, (그래픽, 텍스트, 및 다른 데이터를 디스플레이하기 위한) 전자 디스플레이 디바이스 (504), 메인 메모리 (506) (예를 들어, RAM (Random Access Memory)), 저장 디바이스 (508) (예를 들어, 하드 디스크 드라이브), 이동식 저장 디바이스 (510) (예를 들어, 광학 디스크 드라이브), 사용자 인터페이스 디바이스들 (512) (예를 들어, 키보드들, 터치 스크린들, 키패드들, 마우스들 또는 다른 포인팅 디바이스들, 등), 및 통신 인터페이스 (514) (예를 들어, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (514) 는 소프트웨어 및 데이터로 하여금 링크를 통해 컴퓨터 시스템 (500) 과 외부 디바이스들 사이에서 이송되게 한다. 시스템은 또한 전술한 디바이스들/모듈들이 연결되는 통신 인프라스트럭처 (516) (예를 들어, 통신 버스, 크로스-오버 바, 또는 네트워크) 를 포함할 수도 있다.
통신 인터페이스 (514) 를 통해 전달된 정보는 신호들을 반송하고, 전선 또는 케이블, 광섬유, 전화선, 휴대전화 링크, 무선 주파수 링크, 및/또는 다른 통신 채널들을 사용하여 구현될 수도 있는 통신 링크를 통해, 통신 인터페이스 (514) 에 의해 수신될 수 있는 전자, 전자기, 광학, 또는 다른 신호들과 같은 신호들의 형태일 수도 있다. 이러한 통신 인터페이스를 사용하여, 하나 이상의 프로세서들 (502) 이 상기 기술된 방법 단계들을 수행하는 동안 네트워크로부터 정보를 수신할 수도 있고, 또는 네트워크에 정보를 출력할 수도 있다는 것이 고려된다. 또한, 방법 실시예들은 프로세서들 상에서만 실행될 수도 있거나, 프로세싱의 일부를 공유하는 원격 프로세서들과 함께 인터넷과 같은 네트워크를 통해 실행될 수도 있다.
용어 "비일시적 컴퓨터 판독가능 매체"는 일반적으로 메인 메모리, 보조 메모리, 이동식 저장장치, 및 하드 디스크들, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM 및 다른 형태들의 영구 메모리와 같은 저장 디바이스들과 같은 매체를 지칭하도록 사용되고, 반송파들 또는 신호들과 같은 일시적 주제를 커버하는 것으로 해석되지 않는다. 컴퓨터 코드의 예들은 컴파일러에 의해 생성된 것과 같은 머신 코드, 및 인터프리터 (interpreter) 를 사용하여 컴퓨터에 의해 실행되는 보다 고 레벨 코드를 포함하는 파일들을 포함한다. 컴퓨터 판독가능 매체는 또한 반송파에 구현된 컴퓨터 데이터 신호에 의해 송신되고, 프로세서에 의해 실행 가능한 인스트럭션들의 시퀀스를 나타내는 컴퓨터 코드일 수도 있다.
본 개시가 몇몇의 바람직한 실시예들의 측면에서 기술되었지만, 본 개시의 범위 내에 속하는 변경들, 수정들, 치환들, 및 다양한 대체 등가물들이 있다. 또한 본 개시의 방법들 및 장치들을 구현하는 많은 대안적인 방식들이 있다는 것에 유의해야 한다. 따라서 이하의 첨부된 청구항들은 본 개시의 진정한 정신 및 범위 내에 속하는 이러한 변경들, 수정들, 치환들, 및 다양한 대체 등가물들을 모두 포함하는 것으로 해석되도록 의도된다.

Claims (15)

  1. 피처들을 갖는 마스크 아래의 스택에 피처들을 에칭하기 위한 방법에 있어서,
    마스크 상에 충진 층을 증착하는 단계로서, 상기 충진 층은 상기 마스크의 피처들을 충진하는, 상기 증착하는 단계;
    상기 마스크를 노출하도록 상기 충진 층을 에칭 백하는 (etch back) 단계;
    상기 충진 층에 대해 상기 마스크를 선택적으로 제거하는 단계; 및
    마스크로서 상기 충진 층을 사용하여 상기 스택을 에칭하는 단계를 포함하는, 피처들을 에칭하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 마스크는 20 nm 내지 50 nm를 포함하는 평균 두께를 갖는, 피처들을 에칭하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 마스크는 복수의 홀들을 갖는 홀 패턴을 형성하고, 상기 충진 층은 필라 (pillar) 패턴 마스크를 형성하는, 피처들을 에칭하기 위한 방법.
  4. 제 3 항에 있어서,
    마스크로서 상기 충진 층을 사용하여 상기 스택을 에칭하는 단계는 복수의 필라들을 형성하는, 피처들을 에칭하기 위한 방법.
  5. 제 4 항에 있어서,
    상기 홀 패턴의 상기 복수의 홀들의 홀 각각은 상기 복수의 필라들 중 단지 하나의 필라를 형성하도록 사용되는, 피처들을 에칭하기 위한 방법.
  6. 제 1 항에 있어서,
    상기 마스크는 복수의 트렌치들을 갖는 트렌치 패턴을 형성하고, 상기 충진 층은 벽 패턴 마스크를 형성하는, 피처들을 에칭하기 위한 방법.
  7. 제 6 항에 있어서,
    마스크로서 상기 충진 층을 사용하여 상기 스택을 에칭하는 단계는 복수의 벽들을 형성하는, 피처들을 에칭하기 위한 방법.
  8. 제 7 항에 있어서,
    상기 트렌치 패턴의 상기 복수의 트렌치들의 트렌치 각각은 상기 복수의 벽들 중 단지 하나의 벽을 형성하도록 사용되는, 피처들을 에칭하기 위한 방법.
  9. 제 1 항에 있어서,
    상기 마스크는 포토레지스트 마스크인, 피처들을 에칭하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 포토레지스트 마스크를 전처리하는 단계를 더 포함하는, 피처들을 에칭하기 위한 방법.
  11. 제 10 항에 있어서,
    상기 마스크는 탄소 기반 하단 반사방지 (antireflective) 코팅을 더 포함하는, 피처들을 에칭하기 위한 방법.
  12. 제 11 항에 있어서,
    상기 충진 층을 증착하기 전 상기 탄소 기반 하단 반사방지 코팅의 노출된 부분들을 에칭하는 단계를 더 포함하는, 피처들을 에칭하기 위한 방법.
  13. 제 1 항에 있어서,
    상기 마스크는 EUV 포토레지스트 마스크인, 피처들을 에칭하기 위한 방법.
  14. 제 1 항에 있어서,
    상기 충진 층을 증착하는 단계는 원자 층 증착 (Atomic Layer Deposition; ALD) 또는 플라즈마 향상된 화학적 기상 증착 (Plasma Enhanced Chemical Vapor Deposition; PECVD) 중 하나를 포함하는, 피처들을 에칭하기 위한 방법.
  15. 제 1 항에 있어서,
    상기 스택은 비탄소 기반 유전체 반사방지 코팅을 포함하는, 피처들을 에칭하기 위한 방법.
KR1020207031667A 2018-04-03 2019-03-29 인 시츄 (in situ) 역 마스크 패터닝 KR20200130475A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862651900P 2018-04-03 2018-04-03
US62/651,900 2018-04-03
PCT/US2019/024861 WO2019195105A1 (en) 2018-04-03 2019-03-29 In situ inverse mask patterning

Publications (1)

Publication Number Publication Date
KR20200130475A true KR20200130475A (ko) 2020-11-18

Family

ID=68101212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207031667A KR20200130475A (ko) 2018-04-03 2019-03-29 인 시츄 (in situ) 역 마스크 패터닝

Country Status (4)

Country Link
US (1) US20210020441A1 (ko)
KR (1) KR20200130475A (ko)
CN (1) CN111954929A (ko)
WO (1) WO2019195105A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023140984A1 (en) * 2022-01-21 2023-07-27 Lam Research Corporation Method for reducing variations in mask topography

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521362B1 (ko) * 2002-05-28 2005-10-12 삼성전자주식회사 스토리지 노드 형성방법
US8277670B2 (en) * 2008-05-13 2012-10-02 Lam Research Corporation Plasma process with photoresist mask pretreatment
KR102067171B1 (ko) * 2013-02-14 2020-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20160084248A (ko) * 2015-01-05 2016-07-13 에스케이하이닉스 주식회사 미세 패턴의 형성방법
US20160314983A1 (en) * 2015-04-22 2016-10-27 Samsung Electronics Co., Ltd. Method of forming patterns of a semiconductor device

Also Published As

Publication number Publication date
WO2019195105A1 (en) 2019-10-10
CN111954929A (zh) 2020-11-17
US20210020441A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
USRE47650E1 (en) Method of tungsten etching
US11521860B2 (en) Selectively etching for nanowires
KR102403856B1 (ko) 에칭 층을 에칭하기 위한 방법
US10658194B2 (en) Silicon-based deposition for semiconductor processing
US20130267097A1 (en) Method and apparatus for forming features with plasma pre-etch treatment on photoresist
KR102615854B1 (ko) 다공성 로우-k (low-k) 유전체 에칭
US9673057B2 (en) Method for forming stair-step structures
CN111418046A (zh) 氧化硅氮化硅堆叠件楼梯踏步式蚀刻
KR20200130475A (ko) 인 시츄 (in situ) 역 마스크 패터닝
US20190378725A1 (en) Method for transferring a pattern from an organic mask
JP7317470B2 (ja) パターン崩壊を防ぐためのエッチング後処理
US20220301853A1 (en) Method for etching features using a targeted deposition for selective passivation
KR102658744B1 (ko) 섀도우 트림 라인 에지 거칠기 감소
KR102700803B1 (ko) 탄소 기반 막의 공간적으로 선택적인 애싱 (ashing) 을 사용하여 증착 유도된 CD 불균형을 개선하는 방법
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
KR20200108361A (ko) 비정질 탄소 층 개방 프로세스
US10600648B2 (en) Silicon-based deposition for semiconductor processing
TWI856131B (zh) 使用針對性沉積以供選擇性鈍化的特徵部蝕刻方法