KR100521362B1 - 스토리지 노드 형성방법 - Google Patents

스토리지 노드 형성방법 Download PDF

Info

Publication number
KR100521362B1
KR100521362B1 KR10-2002-0029494A KR20020029494A KR100521362B1 KR 100521362 B1 KR100521362 B1 KR 100521362B1 KR 20020029494 A KR20020029494 A KR 20020029494A KR 100521362 B1 KR100521362 B1 KR 100521362B1
Authority
KR
South Korea
Prior art keywords
storage node
layer
forming
etch stop
film
Prior art date
Application number
KR10-2002-0029494A
Other languages
English (en)
Other versions
KR20030091450A (ko
Inventor
이원준
황인석
신지철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0029494A priority Critical patent/KR100521362B1/ko
Priority to US10/445,426 priority patent/US6943081B2/en
Publication of KR20030091450A publication Critical patent/KR20030091450A/ko
Application granted granted Critical
Publication of KR100521362B1 publication Critical patent/KR100521362B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

스토리지 노드 형성방법을 제공한다. 이 방법은, 기판 상에 층간절연막을 형성하고, 층간절연막을 식각하여 기판의 소정영역을 노출시키는 콘택홀들을 형성한다. 각 콘택홀 내에 스토리지 노드 플러그들를 형성하고, 기판의 전면에 주형막을 형성한다. 주형막을 패터닝하여 각 스토리지 노드 플러그를 노출시키는 복수개의 스토리지 노드 홀들을 형성한다. 주형막을 식각마스크로 사용하여 스토리지 노드 플러그들의 적어도 상부의 일부분을 식각한다. 각각의 스토리지 노드홀들을 콘포말하게 덮되, 콘택홀의 소정깊이까지 연장된 스토리지 노드를 형성한다. 마지막으로, 주형막을 제거하여 층간절연막 상부의 스토리지 노드 외벽을 노출시킨다. 이 방법에 따르면 스토리지 노드가 층간절연막의 소정 깊이까지 연장되기 때문에, 층간절연막이 스토리지 노드를 지지하고, 연장된 깊이만큼 커패시터 면적도 증가시킬 수 있다.

Description

스토리지 노드 형성방법{Method of forming storage nodes}
본 발명은 반도체 소자의 제조방법에 관한 것으로써, 더 구체적으로 디램 소자의 커패시터를 구성하는 스토리지 노드 형성방법에 관한 것이다.
고용량, 저전력 디램 소자에 대한 요구가 증가함에 따라, 디자인 룰의 감소와 함께 커패시터의 용량을 증가시키기 위한 방법이 제안되고 있다. 커패시터의 용량은 상부전극(플래이트 전극) 및 하부전극(스토리지 노드) 사이의 대향면적(이하, 커패시터 면적) 및 커패시터 유전막의 유전상수에 비례하고, 커패시터 유전막의 두께에 반비례한다. 커패시터 면적을 증가시키기 위하여 다양한 형태의 스토리지 노드가 제안되고 있다. 통상적으로, 스토리지 노드를 실린더 형으로 형성하고, 스토리지 노드의 높이를 높여줌으로써 커패시터의 용량을 증가시킬 수 있다.
도 1은 종래의 스토리지 노드를 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(10) 상에 층간절연막(12)이 형성되고, 상기 층간절연막(12)을 관통하는 스토리지 노드 플러그(16)가 상기 반도체 기판(10)에 접속되어 있다. 상기 스토리지 노드 플러그(16)는 트랜지스터의 활성영역에 전기적으로 접속된다. 상기 층간절연막(12) 상에 식각저지막(14)이 남아 있다. 상기 식각저지막(14)은 스토리지 노드 형성공정에서 상기 층간절연막(12)의 식각을 방지하기 위하여 형성된다. 상기 스토리지 노드 플러그들(16)의 각각에 대응하여 스토리지 노드(4)가 접속되어 있다. 상기 스토리지 노드(4)는 커패시터의 면적을 증가시키기 위하여 통상적으로 높은 실린더형 구조로 형성한다. 그러나, 높은 스토리지 노드를 형성할 경우, 스토리지 노드가 기울어져 인접한 스토리지 노드와 접촉하는 불량을 유발할 수 있고, 평탄화 공정 및 배선공정이 어려워 지는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 커패시터 용량을 증가시킬 수 있는 스토리지 노드의 형성방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 스토리지 노드들 사이의 단락을 방지할 수 있는 스토리지 노드의 형성방법을 제공하는 데 있다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 실린더형 스토리지 노드의 형성방법을 제공한다. 이 방법은, 기판 상에 층간절연막을 형성하고, 상기 층간절연막을 식각하여 상기 기판의 소정영역을 노출시키는 콘택홀들을 형성하는 것을 포함한다. 상기 각 콘택홀 내에 스토리지 노드 플러그들를 형성하고, 상기 기판의 전면에 주형막을 형성한다.상기 주형막을 패터닝하여 상기 각 스토리지 노드 플러그를 노출시키는 복수개의 스토리지 노드 홀들을 형성한다. 상기 주형막을 식각마스크로 사용하여 상기 스토리지 노드 플러그들의 적어도 상부의 일부분을 식각한다. 이 때, 상기 스토리지 노드 플러그들을 완전히 제거할 수도 있다. 상기 각각의 스토리지 노드홀들을 콘포말하게 덮되, 상기 콘택홀의 소정깊이까지 연장된 스토리지 노드를 형성한다. 마지막으로, 상기 주형막을 제거하여 상기 스토리지 노드의 외벽을 노출시킨다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 2 내지 도 7은 본 발명의 제1 실시예에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.
도 2를 참조하면, 기판(20) 상의 전면에 층간절연막(22)을 형성하고, 상기 층간절연막(22)을 패터닝하여 상기 기판(20)의 소정영역을 노출시키는 복수개의 콘택홀(23)을 형성한다. 상기 콘택홀(23) 내에 노출된 기판은 트랜지스터의 활성영역 또는 상기 트랜지스터의 활성영역에 접속된 도전성 패턴일 수 있다. 상기 층간절연막(22)은 실리콘 산화막으로 형성할 수 있다.
도 3을 참조하면, 상기 콘택홀들(23)이 형성된 기판의 전면에 상기 콘택홀들(23)을 채우는 도전막(26)을 형성한다. 상기 도전막(26)은 텅스텐, 티타늄, 티타늄질화막 또는 이들의 적층막일 수 있다. 상기 도전막(26)을 형성하기 전에 상기 콘택홀(23)이 형성된 기판의 전면에 식각저지막(24)을 콘포말하게 형성할 수 있다. 상기 식각저지막(24)은 상기 층간절연막(22) 및 상기 도전막(26)과 식각선택비를 갖는 물질로써, 예컨대 실리콘질화막으로 형성하는 것이 바람직하다.
도 4를 참조하면, 상기 도전막(26)을 식각하여 상기 각각의 콘택홀들(23) 내에 도전막 패턴(26a)을 형성한다. 상기 도전막 패턴(26a)은 스토리지 노드 플러그에 해당한다. 상기 도전막(26)은 화학적기계적 연마공정을 사용하여 연마하는 것이 바람직하고, 이 경우, 상기 식각저지막(24)은 화학적기계적 연마공정의 연마정지막(CMP stopping layer)으로 사용된다. 이어서, 상기 스토리지 노드 플러그(26a)가 형성된 결과물 전면에 주형막(mold layer; 28)를 형성한다. 상기 주형막(28)은 실리콘질화막을 형성할 수 있다.
도 5를 참조하면, 상기 주형막(28) 및 상기 식각저지막(24)을 차례로 패터닝하여 상기 스토리지 노드 플러그들(26a)의 각각을 노출시키는 스토리지 노드 홀(32)을 형성함과 동시에 주형막(28)을 형성한다. 상기 주형막(28) 및 상기 식각저지막(24)은 식각선택비를 가지므로, 상기 주형막(28) 및 상기 식각저지막(24)은 이단계 식각공정으로 식각할 수 있다. 따라서, 상기 식각저지막(24)은 식각마스크의 오정렬(mis-align)으로 인한 상기 층간절연막(22)의 식각을 막아준다. 이어서, 상기 스토리지 노드 플러그들(26) 및 상기 스토리지 노드 플러그들(26)의 하부의 상기 식각저지막(24)을 제거하여 기판의 소정영역(30)을 노출시킨다. 상기 스토리지 노드 플러그들(26a)은 황산용액, 과산화 수소수(oxygenated water) 또는 이들의 혼합액으로 식각할 수 있다. 상기 혼합액에서 황산용액 및 과산화 수소수의 비는 4:1인 것이 바람직하다. 본 발명의 제1 실시예에서 상기 스토리지 노드 플러그들(26)은 완전히 제거되어 상기 콘택홀(23)의 내벽(inner wall) 및 상기 콘택홀(23) 바닥의 기판(30)이 노출된다.
도 6을 참조하면, 상기 스토리지 노드 홀(32)의 내벽, 상기 콘택홀(23)의 내벽 및 상기 노출된 기판(30)을 콘포말하게 덮는 스토리지 노드막(34)을 형성한다. 이어서, 상기 스토리지 노드막(34)으로 둘러싸여진 공간을 채우는 CMP희생막(CMP sacrificial layer; 36)을 형성한다. 상기 CMP희생막은 실리콘산화막으로써, 예컨대 USG(Undoped Silicate Glass)로 형성하는 것이 바람직하다.
도 7을 참조하면, 상기 주형막(28) 상의 상기 CMP희생막(36) 및 상기 스토리지 노드막(34)을 차례로 연마하여 상기 주형막(28)을 노출시킴과 동시에, 상기 각각의 스토리지 노드 홀(32) 내에 각각 스토리지 노드(34a)를 형성한다. 이어서, 상기 스토리지 노드(34a) 내부의 상기 CMP희생막(36)과, 상기 스토리지 노드(34a) 외부의 상기 주형막(28)을 제거하여, 상기 스토리지 노드(34a)의 내벽 및 외벽을 노출시킨다. 상기 식각저지막(24)은 상기 주형막(28)을 제거하는 동안 상기 층간절연막(22)이 식각되는 것을 방지한다. 또한, 상기 식각저지막(24)은 상기 층간절연막(22)의 상부 및 측벽들을 둘러싼다. 따라서, 상기 식각저지막(24)은 상기 스토리지 노드(34a)와 상기 층간절연막(22) 사이의 계면으로 침투하는 식각액에 의해 상기 층간절연막(22)이 식각되는 것 또한 방지할 수 있다.
도시된 것과 같이 본 발명의 일 실시예에 따를 경우, 스토리지 노드가 스토리지 노드 플러그가 존재하던 콘택홀 내부까지 연장됨으로써, 커패시터의 용량을 증가시킬 수 있다. 또한, 상기 층간절연막(22)이 상기 스토리지 노드(34a)의 하부를 둘러싸며 상기 스토리지 노드(34a)를 지지하므로, 상기 스토리지 노드(34a)를 높게 형성하더라도 상기 스토리지 노드(34a)가 쓰러지는 것을 방지할 수 있다.
도 8 내지 도 13은 본 발명의 제2 실시예에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.
도 8을 참조하면, 기판(40) 상에 층간절연막(42)을 형성하고, 상기 층간절연막(42)을 패터닝하여 상기 기판(40)의 소정영역을 노출시키는 복수개의 콘택홀들(43)을 형성한다. 이어서, 상기 콘택홀들(43)의 내벽에 절연막 패턴(44)을 형성한다. 상기 층간절연막(42)은 실리콘산화막으로 형성하는 것이 바람직하고, 상기 절연막 패턴(44)은 상기 층간절연막(42)과 식각선택비를 갖는 물질로써, 예컨대 실리콘질화막으로 형성한느 것이 바람직하다. 상기 절연막 패턴(42)은 상기 콘택홀들(43)이 형성된 결과물 전면에 콘포말하게 절연막을 형성하고, 상기 절연막을 이방성 식각함으로써 형성할 수 있다.
도 9를 참조하면, 상기 콘택홀들(43)의 각각에 도전막 패턴(46)을 형성한다. 상기 도전막 패턴은 스토리지 노드 플러그에 해당한다. 상기 스토리지 노드 플러그들(46)은 상기 기판 전면에 상기 콘택홀들(43)을 채우는 도전막을 형성하고, 상기 도전막을 화학적 기계적 연마공정을 사용하여 연마함으로써 형성할 수 있다. 이어서, 상기 스토리지 노드 플러그(46)가 형성된 결과물 전면에 식각저지막(44a)을 형성한다. 상기 식각저지막(44a)은 실리콘질화막으로 형성하는 것이 바람직하다. 결과적으로, 상기 식각저지막(44a) 및 상기 절연막 패턴(44)은 상기 층간절연막(42)의 상부 및 측벽들을 감싼다. 따라서, 후속공정에서 상기 층간절연막(42)이 식각되는 것을 방지할 수 있다.
도 10을 참조하면, 상기 식각저지막(44a)이 형성된 결과물 전면에 주형막(48)을 형성한다. 상기 주형막(48)은 실리콘산화막으로 형성할 수 있다. 이어서, 상기 주형막(48)을 패터닝하여 상기 스토리지 노드 플러그들(46) 상부의 상기 식각저지막(44a)을 노출시키는 스토리지 노드 홀(52)을 형성한다.
도 11을 참조하면, 상기 주형막(48)을 식각마스크로 사용하여 상기 식각저지막(44a) 및 상기 스토리지 노드 플러그(46)를 제거한다. 이 때, 상기 스토리지 노드 플러그(46)는 상술한 제1 실시예와 마찬가지로, 과산화수소수, 황산용액 또는 이들의 혼합액으로 식각할 수 있다.
도 12를 참조하면, 상기 스토리지 노드 플러그들(46)이 제거된 기판의 전면에 스토리지 노드막(54)을 콘포말하게 형성하고, 상기 스토리지 노드막(54) 상에 상기 스토리지 노드막(54)로 둘러싸여진 공간을 채우는 CMP희생막(56)을 형성한다.
도 13을 참조하면, 화학적 기계적 연마공정을 사용하여 상기 주형막(48) 상의 상기 CMP희생막(56) 및 상기 스토리지 노드막(54)을 연마하여 상기 주형막(48)을 노출시킴과 동시에, 상기 각각의 스토리지 노드 홀(52) 내에 스토리지 노드(54a)를 형성한다. 계속해서, 상기 스토리지 노드(54a) 내부의 상기 CMP희생막(56)과, 상기 스토리지 노드(54a) 외부의 상기 주형막(48)을 제거하여 상기 스토리지 노드(54a)의 내벽 및 외벽을 노출시킨다. 이 때, 상술한 것과 같이 상기 절연막 패턴(44) 및 상기 식각저지막(44a)은 상기 주형막(48)을 제거하는 식각용액이 상기 층간절연막(42) 및 상기 스토리지 노드(54a) 사이의 계면을 통하여 침투함으로 인하여 상기 층간절연막(42)이 식각되는 것을 막아준다.
도 14 내지 도 16은 제2 실시예의 변형례에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.
도 7 내지 도 10에 대응하는 단계는 상술한 제2 실시예와 동일하다. 이어서, 도 14를 참조하면, 상기 주형막(48)을 식각마스크로 사용하여 상기 식각저지막(44a)을 식각하여 상기 스토리지 노드 플러그(46)를 노출시킨다. 계속해서, 상기 스토리지 노드 플러그(46) 상부의 일부분(50)을 제거하여 변형된 스토리지 노드(46a)를 형성한다.
도 15를 참조하면, 상기 스토리지 노드 플러그의 일부분(50)이 제거된 결과물 전면에 스토리지 노드 막(66)을 콘포말하게 형성하고, 상기 스토리지 노드막(66) 상에 상기 스토리지 노드막(66)으로 둘러싸여진 공간을 채우는 CMP희생막(68)을 콘포말하게 형성한다.
도 16을 참조하면, 상기 주형막(48) 상의 상기 CMP희생막(68) 및 상기 스토리지 노드 막(66)을 차례로 연마하여 상기 주형막(48)을 노출시킴과 동시에 상기 각각의 스토리지 노드 홀 내에 스토리지 노드(66a)를 형성한다. 계속해서, 상기 스토리지 노드(66a) 내부의 상기 CMP희생막(68)과, 상기 스토리지 노드(66a) 외부의 상기 주형막(48)을 제거하여 상기 스토리지 노드들(66a)의 내벽 및 외벽을 노출시킨다. 결과적으로, 상기 스토리지 노드들(66a)의 각각은 상기 층간절연막(42)의 소정 깊이까지 연장된다.
도 17 내지 도 21은 본 발명의 제3 실시예에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.
도 17을 참조하면, 반도체 기판(70)의 소정영역에 소자분리막(72)을 형성하여 활성영역을 한정한다. 이어서, 상기 활성영역 상에 복수개의 게이트 패턴들(74)을 형성한다. 상기 각각의 게이트 패턴들(74) 양측의 활성영역 내에 불순물을 주입하여 소오스 영역(76b) 및 드레인 영역(76a)을 형성하고, 상기 소오스 영역(76b) 및 상기 드레인 영역(76a)에 각각 소오스 콘택 패턴(78b) 및 드레인 콘택 패턴(78a)을 접속시킨다. 이어서, 상기 소오스 콘택 패턴(78b) 및 상기 드레인 콘택 패턴(78a)이 형성된 기판의 전면에 층간절연막(80)을 형성한다. 도시하지는 않았지만, 상기 드레인 콘택 패턴(78a)에 접속된 비트라인이 상기 층간절연막(80) 내에 형성된다.
도 18을 참조하면, 상기 층간절연막(80)을 패터닝하여 상기 소오스 콘택 패턴들(78b)의 각각을 노출시키는 콘택홀(92)을 형성한다. 상기 콘택홀들(92)이 형성된 기판의 전면에 상기 콘택홀들(92)을 채우는 도전막(84)을 형성한다. 상기 도전막(84)은 텅스텐, 티타늄, 티타늄질화막 또는 이들의 적층막일 수 있다. 상기 도전막(84)을 형성하기 전에 상기 콘택홀(92)이 형성된 기판의 전면에 식각저지막(82)을 콘포말하게 형성할 수 있다. 상기 식각저지막(82)은 상기 층간절연막(80) 및 상기 도전막(84)과 식각선택비를 갖는 물질로써, 예컨대 실리콘질화막으로 형성하는 것이 바람직하다.
도 19를 참조하면, 상기 도전막(84)을 식각하여 상기 각각의 콘택홀들(92) 내에 도전막 패턴(84a)을 형성한다. 상기 도전막 패턴(84a)은 스토리지 노드 플러그에 해당한다. 상기 도전막(84)은 화학적기계적 연마공정을 사용하여 연마하는 것이 바람직하고, 이 경우, 상기 식각저지막(82)은 화학적기계적 연마공정의 연마정지막(CMP stopping layer)으로 사용된다. 이어서, 상기 스토리지 노드 플러그(84a)가 형성된 결과물 전면에 주형막(mold layer; 86)를 형성한다. 상기 주형막(86)은 실리콘질화막을 형성할 수 있다. 상기 주형막(86) 및 상기 식각저지막(82)을 차례로 패터닝하여 상기 스토리지 노드 플러그들(84a)의 각각을 노출시키는 스토리지 노드 홀(88)을 형성한다. 상기 주형막(86) 및 상기 식각저지막(82)은 식각선택비를 가지므로, 상기 주형막(86)을 식각한 후, 상기 식각저지막(82)에 대한 선택비가 높은 식각 레서피(etch recipe)를 사용하여 상기 식각저지막(82)을 식각할 수 있다. 따라서, 상기 식각저지막(82)은 식각마스크의 오정렬(mis-align)으로 인한 상기 층간절연막(80)의 식각을 막아준다.
도 20을 참조하면, 상기 스토리지 노드 플러그들(84a)을 제거하고, 상기 스토리지 노드 플러그들(84a) 하부의 상기 식각저지막을 제거하여 상기 소오스 콘택 플러그들(78b)을 노출시킨다. 상기 스토리지 노드 플러그들(84a)은 황산용액, 과산화 수소수(oxygenated water) 또는 이들의 혼합액으로 식각할 수 있다. 상기 혼합액에서 황산용액 및 과산화 수소수의 비는 4:1인 것이 바람직하다.
상기 스토리지 노드 홀(88)의 내벽과, 상기 콘택홀(92)의 내벽에 덮여진 상기 식각저지막(82)과, 상기 노출된 소오스 콘택 패턴(78b)의 상부면을 콘포말하게 덮는 스토리지 노드막(90)을 형성한다. 이어서, 상기 스토리지 노드막(90)으로 둘러싸여진 공간을 채우는 CMP희생막(CMP sacrificial layer; 92)을 형성한다. 상기 CMP희생막(92)은 실리콘산화막으로써, 예컨대 USG(Undoped Silicate Glass)로 형성하는 것이 바람직하다.
도 21을 참조하면, 상기 주형막(86) 상의 상기 CMP희생막(92) 및 상기 스토리지 노드막(90)을 차례로 연마하여 상기 주형막(86)을 노출시킴과 동시에, 상기 스토리지 노드 홀(88) 내에 각각 스토리지 노드(90a)를 형성한다. 이어서, 상기 스토리지 노드(90a) 내부의 상기 CMP희생막(92)과, 상기 스토리지 노드(90a) 외부의 상기 주형막(86)을 제거하여, 상기 스토리지 노드(90a)의 내벽 및 외벽을 노출시킨다. 상기 식각저지막(82)은 상기 주형막(86)을 제거하는 동안 상기 층간절연막(80)이 식각되는 것을 방지한다. 또한, 상기 식각저지막(82)은 상기 층간절연막(80)의 상부 및 측벽들을 둘러싼다. 따라서, 상기 식각저지막(82)은 상기 스토리지 노드(90a)와 상기 층간절연막(80) 사이의 계면으로 침투하는 식각액에 의해 상기 층간절연막(80)이 식각되는 것 또한 방지할 수 있다.
도시된 것과 같이 본 발명의 일 실시예에 따를 경우, 스토리지 노드(90a)는 스토리지 노드 플러그가 존재하던 콘택홀(92) 내부까지 연장되어 소오스 콘택 패턴(78b)에 접속된다. 따라서, 상기 콘택 홀(92) 내부까지 연장된 깊이 만큼 표면적이 증가하여 커패시터의 용량을 증가시킬 수 있다. 또한, 상기 층간절연막(80)이 상기 스토리지 노드(90a)의 하부를 둘러싸면서 상기 스토리지 노드(90a)를 지지하므로, 상기 스토리지 노드(90a)를 높게 형성하더라도 상기 스토리지 노드(90a)가 쓰러지는 것을 방지할 수 있다.
도 22 내지 26은 본 발명의 제4 실시예에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.
도 22을 참조하면, 상기 층간절연막(80)을 형성하는 단계까지는 도 17에서 설명된 상기 제3 실시예와 동일하다. 이어서, 상기 층간절연막(80)을 패터닝하여 상기 소오스 콘택 패턴들(78b)을 노출시키는 콘택홀(92)을 형성한다. 이어서, 상기 콘택홀들(92)의 내벽에 절연막 패턴(112)을 형성한다. 상기 층간절연막(80)은 실리콘산화막으로 형성하는 것이 바람직하고, 상기 절연막 패턴(112)은 상기 층간절연막(80)과 식각선택비를 갖는 물질로써, 예컨대 실리콘질화막으로 형성하는 것이 바람직하다. 상기 절연막 패턴(112)은 상기 콘택홀들(92)이 형성된 결과물 전면에 콘포말하게 절연막을 형성하고, 상기 절연막을 이방성 식각함으로써 형성할 수 있다.
도 23을 참조하면, 상기 콘택홀들(92) 내에 각각 도전막 패턴(114)을 형성한다. 상기 도전막 패턴(114)은 스토리지 노드 플러그에 해당한다. 상기 스토리지 노드 플러그들(114)은 상기 기판 전면에 상기 콘택홀들(92)을 채우는 도전막을 형성하고, 상기 도전막을 화학적 기계적 연마공정을 사용하여 연마함으로써 형성할 수 있다. 이어서, 상기 스토리지 노드 플러그(114)가 형성된 결과물 전면에 식각저지막(112a)을 형성한다. 상기 식각저지막(112a)은 실리콘질화막으로 형성하는 것이 바람직하다. 결과적으로, 상기 식각저지막(112a) 및 상기 절연막 패턴(112)은 상기 층간절연막(80)의 상부 및 측벽들을 감싼다. 따라서, 후속공정에서 상기 층간절연막(80)이 식각되는 것을 방지할 수 있다.
도 24를 참조하면, 상기 식각저지막(112a)이 형성된 결과물 전면에 주형막(116)을 형성한다. 상기 주형막(116)은 실리콘산화막으로 형성할 수 있다. 이어서, 상기 주형막(116)을 패터닝하여 상기 스토리지 노드 플러그들(114) 상부의 상기 식각저지막(112a)을 노출시키는 스토리지 노드 홀(118)을 형성한다. 상기 주형막(116)을 식각마스크로 사용하여 상기 식각저지막(112a) 및 상기 스토리지 노드 플러그(114)를 제거하여, 상기 소오스 콘택 패턴(78b)을 노출시킨다. 이 때, 상기 스토리지 노드 플러그(114)는 상술한 실시에들과 마찬가지로, 과산화수소수, 황산용액 또는 이들의 혼합액으로 식각할 수 있다.
도 25를 참조하면, 상기 스토리지 노드 플러그들(114)이 제거된 기판의 전면에 스토리지 노드막(120)을 콘포말하게 형성하고, 상기 스토리지 노드막(120) 상에 상기 스토리지 노드 막으로 둘러싸여진 공간을 채우는 CMP희생막(122)을 형성한다.
도 26을 참조하면, 화학적 기계적 연마공정을 사용하여 상기 주형막(116) 상의 상기 CMP희생막(122) 및 상기 스토리지 노드막(120)을 연마하여 상기 주형막(116)을 노출시킴과 동시에, 상기 각각의 스토리지 노드 홀(118) 내에 스토리지 노드(120a)를 형성한다. 계속해서, 상기 스토리지 노드(120a) 내부의 상기 CMP희생막(122)과, 상기 스토리지 노드(120a) 외부의 상기 주형막(116)을 제거하여 상기 스토리지 노드(120a)의 내벽 및 외벽을 노출시킨다. 이 때, 상술한 것과 같이 상기 절연막 패턴(112) 및 상기 식각저지막(112a)은 상기 주형막(116)을 제거하는 식각용액이 상기 층간절연막(80) 및 상기 스토리지 노드(120a) 사이의 계면을 통하여 침투함으로 인하여 상기 층간절연막(80)이 식각되는 것을 막아준다.
도 27 내지 도 29는 제4 실시예의 변형례에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.
도 27을 참조하면, 스토리지 노드홀(118)을 형성하는 단계까지는 상술한 제4 실시예와 동일하다. 이어서, 상기 주형막(116)을 식각마스크로 사용하여 상기 식각저지막(112a)을 식각하여 상기 스토리지 노드 플러그(114)를 노출시킨다. 계속해서, 상기 스토리지 노드 플러그(114) 상부의 일부분()을 제거하여 변형된 스토리지 노드 플러그(114a)을 형성한다.
도 28를 참조하면, 상기 변형된 스토리지 노드 플러그(114a)가 형성된 결과물의 전면에 스토리지 노드 막(130)을 콘포말하게 형성하고, 상기 스토리지 노드막(130) 상에 상기 스토리지 노드막(130)으로 둘러싸여진 공간을 채우는 CMP희생막(131)을 형성한다.
도 29를 참조하면, 상기 주형막(116) 상의 상기 CMP희생막(131) 및 상기 스토리지 노드 막(130)을 차례로 연마하여 상기 주형막(116)을 노출시킴과 동시에 상기 각각의 스토리지 노드 홀(118) 내에 스토리지 노드(130a)를 형성한다. 계속해서, 상기 스토리지 노드(130a) 내부의 상기 CMP희생막(131)과, 상기 스토리지 노드(130a) 외부의 상기 주형막(116)을 제거하여 상기 스토리지 노드들(130a)의 외벽의 일부와 내벽을 노출시킨다.
상술한 것과 같이 본 발명에 따르면, 스토리지 노드의 하부의 일부분이 층간절연막의 소정 깊이까지 연장됨으로써, 층간절연막 상부면으로 부터 스토리지노드의 높이는 유지하면서, 표면적을 증가시킬 수 있다. 또한, 층간절연막이 스토리지 노드의 하부를 지지하기 때문에 높은 스토리지 노드를 형성하더라도 스토리지 노드가 쓰러지는 것을 막을 수 있다. 결과적으로, 본 발명에 따르면 스토리지 노드가 쓰러짐으로 인해 발생하는 2 비트 불량을 방지할 수 있고, 스토리지 노드의 표면적을 증가시킬 수 있다. 또한, 스토리지 노드 홀을 형성하고, 도전막인 스토리지 노드 플러그를 등방성 식각하여 높은 스토리지 노드를 형성하기 때문에 동일한 높이의 스토리지 노드 플러그를 형성할 때, 종래기술에 비하여 주형막을 식각부담을 줄일 수 있어 안정된 공정을 제공할 수 있다.
도 1은 종래의 스토리지 노드를 나타낸 단면도이다.
도 2 내지 도 7은 본 발명의 제1 실시예에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.
도 8 내지 도 13은 본 발명의 제2 실시예에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.
도 14 내지 도 16은 제2 실시예의 변형례에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.
도 17 내지 도 21은 본 발명의 제3 실시예에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.
도 22 내지 26은 본 발명의 제4 실시예에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.
도 27 내지 도 29는 제4 실시예의 변형례에 따른 스토리지 노드의 형성방법을 설명하기 위한 공정단면도들이다.

Claims (20)

  1. 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 기판의 소정영역을 노출시키는 콘택홀들을 형성하는 단계;
    상기 콘택홀들의 바닥, 내벽 및 상기 층간절연막의 상부면을 덮는 식각저지막을 형성하는 단계;
    상기 각 콘택홀 내에 채워진 스토리지 노드 플러그들을 형성하는 단계;
    상기 기판의 전면에 주형막을 형성하는 단계;
    상기 주형막을 패터닝하여 상기 스토리지 노드 플러그를 각각 노출시키는 복수개의 스토리지 노드 홀들을 형성하는 단계;
    상기 스토리지 노드 홀을 갖는 주형막을 식각마스크로 사용하여 상기 스토리지 노드 플러그들을 제거하여 상기 콘택 홀 바닥의 식각저지막을 노출시키는 단계;
    상기 각각의 스토리지 노드홀들의 내벽과 상기 콘택 홀의 내벽 및 바닥을 콘포말하게 덮는 스토리지 노드들을 형성하는 단계; 및
    상기 주형막을 제거하여 상기 층간 절연막 상부의 상기 스토리지 노드의 외벽을 노출시키는 단계를 포함하는 스토리지 노드 형성방법.
  2. 제1 항에 있어서,
    상기 스토리지 노드 플러그는 텅스텐, 티타늄 또는 티타늄질화막으로 형성하는 것을 특징으로 하는 스토리지 노드 형성방법.
  3. 제1 항에 있어서,
    상기 스토리지 노드 플러그는 과산화 수소, 황산용액 또는 이들의 혼합액으로 식각하는 것을 특징으로 하는 스토리지 노드 형성방법.
  4. 제1 항에 있어서,
    상기 스토리지 노드 플러그들을 형성하는 단계는,
    상기 식각저지막이 형성된 기판의 전면에 상기 콘택 홀들을 채우는 도전막을 형성하는 단계; 및
    상기 도전막을 평탄화 식각하여 상기 층간절연막 상의 상기 식각저지막을 노출시킴과 동시에 상기 콘택 홀들 내에 각각 도전막 패턴을 형성하는 단계를 포함는 스토리지 노드 형성방법.
  5. 제4 항에 있어서,
    상기 스토리지 노드 플러그를 식각하는 단계에서,
    상기 스토리지 노드 플러그들을 완전히 제거하여 콘택홀의 측벽 및 바닥의 상기 식각저지막을 노출시키는 단계; 및
    상기 콘택홀 바닥의 상기 식각저지막을 제거하여 상기 기판의 소정영역을 노출시키는 단계를 포함하는 스토리지 노드 형성방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1 항에 있어서,
    상기 스토리지 노드를 형성하는 단계는,
    상기 스토리지 노드 플러그들의 적어도 상부의 일부분이 식각된 기판의 전면에 스토리지 노드막을 콘포말하게 형성하는 단계;
    상기 스토리지 노드막으로 둘러싸여진 공간을 채우는 CMP희생막(CMP sacrificial layer)을 형성하는 단계;
    화학적 기계적 연마공정을 사용하여 상기 CMP희생막 및 상기 스토리지 노드막을 연마하여 상기 주형막을 노출시키는 단계;및
    상기 CMP희생막과 상기 주형막을 제거하는 단계를 포함하는 스토리지 노드 형성방법.
  11. 반도체 기판의 소정영역에 트랜지스터를 형성하는 단계;
    상기 트랜지스터의 소오스 및 드레인에 각각 접속된 소오스 콘택패턴 및 드레인 콘택패턴을 형성하는 단계;
    상기 소오스 콘택패턴 및 상기 드레인 콘택 패턴이 형성된 기판의 전면에 층간절연막을 형성하는 단계;
    상기 층간절연막을 관통하여 상기 소오스 콘택 패턴이 노출된 콘택홀들을 형성하는 단계;
    상기 콘택홀들의 내벽, 상기 소오스 콘택 패턴의 상부면 및 상기 층간절연막의 상부면을 덮는 식각저지막을 형성하는 단계;
    상기 콘택홀들 내에 채워진 스토리지 노드 플러그를 형성하는 단계;
    상기 스토리지 노드 플러그가 형성된 결과물 전면에 주형막을 형성하는 단계;
    상기 주형막을 패터닝하여 상기 스토리지 노드 플러그를 노출시키는 스토리지 노드 홀을 형성하는 단계;
    상기 스토리지 노드 홀을 갖는 상기 주형막을 식각마스크로 사용하여 상기 스토리지 노드 플러그를 제거하여 상기 소오스 콘택 패턴 상의 식각저지막을 노출시키는 단계;
    상기 소오스 콘택 패턴 상의 식각저지막을 제거하는 단계;
    상기 스토리지 노드 홀의 측벽과 상기 콘택홀의 측벽 및 상기 소오스 콘택 패턴의 상부면을 콘포말하게 덮는 스토리지 노드를 형성하는 단계;
    상기 주형막을 제거하여 상기 스토리지 노드의 외벽을 노출시키는 단계를 포함하는 스토리지 노드 형성방법.
  12. 제11 항에 있어서,
    상기 스토리지 노드 플러그는 텅스텐, 티타늄 또는 티타늄질화막으로 형성하는 것을 특징으로 하는 스토리지 노드 형성방법.
  13. 제11 항에 있어서,
    상기 스토리지 노드 플러그는 과산화 수소, 황산용액 또는 이들의 혼합액으로 식각하는 것을 특징으로 하는 스토리지 노드 형성방법.
  14. 제11 항에 있어서,
    상기 스토리지 노드를 형성하는 단계는,
    상기 스토리지 노드 플러그가 식각된 기판의 전면에 스토리지 노드막을 콘포말하게 형성하는 단계;
    상기 스토리지 노드막으로 둘러싸여진 공간을 채우는 CMP희생막(CMP sacrificial layer)을 형성하는 단계;
    화학적 기계적 연마공정을 사용하여 상기 CMP희생막 및 상기 스토리지 노드막을 연마하여 상기 주형막을 노출시키는 단계; 및
    상기 CMP희생막과 상기 주형막을 제거하는 단계를 포함하는 스토리지 노드 형성방법.
  15. 제11 항에 있어서,
    상기 식각저지막 및 상기 스토리지 노드 플러그들을 형성하는 단계는,
    상기 콘택 홀들이 형성된 기판의 전면에 식각저지막을 콘포말하게 형성하는 단계;
    상기 식각저지막이 형성된 기판의 전면에 상기 콘택 홀들을 채우는 도전막을 형성하는 단계; 및
    상기 도전막을 식각하여 상기 층간절연막 상의 상기 식각저지막을 노출시킴과 동시에 상기 콘택 홀들 내에 각각 도전막 패턴들을 형성하는 단계를 포함하는 스토리지 노드 형성방법.
  16. 제15 항에 있어서,
    상기 스토리지 노드 플러그를 식각하는 단계에서,
    상기 스토리지 노드 플러그들을 완전히 제거하여 콘택홀의 측벽 및 바닥의 상기 식각저지막을 노출시키는 단계; 및
    상기 콘택홀 바닥의 상기 식각저지막을 제거하는 단계를 포함하는 것을 특징으로 하는 스토리지 노드 형성방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR10-2002-0029494A 2002-05-28 2002-05-28 스토리지 노드 형성방법 KR100521362B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0029494A KR100521362B1 (ko) 2002-05-28 2002-05-28 스토리지 노드 형성방법
US10/445,426 US6943081B2 (en) 2002-05-28 2003-05-27 Method of forming storage nodes comprising a base in a contact hole and related structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0029494A KR100521362B1 (ko) 2002-05-28 2002-05-28 스토리지 노드 형성방법

Publications (2)

Publication Number Publication Date
KR20030091450A KR20030091450A (ko) 2003-12-03
KR100521362B1 true KR100521362B1 (ko) 2005-10-12

Family

ID=29707692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0029494A KR100521362B1 (ko) 2002-05-28 2002-05-28 스토리지 노드 형성방법

Country Status (2)

Country Link
US (1) US6943081B2 (ko)
KR (1) KR100521362B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843219B1 (ko) 2006-05-23 2008-07-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506944B1 (ko) * 2003-11-03 2005-08-05 삼성전자주식회사 지지층 패턴들을 채택하는 복수개의 커패시터들 및 그제조방법
KR100558005B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 적어도 하나의 스토리지 노드를 갖는 반도체 장치들 및 그제조 방법들
KR100572382B1 (ko) * 2003-11-21 2006-04-18 삼성전자주식회사 반도체 장치의 커패시터 및 이의 제조 방법
KR100695513B1 (ko) 2005-06-15 2007-03-15 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100688260B1 (ko) * 2005-12-26 2007-03-02 동부일렉트로닉스 주식회사 반도체 소자의 텅스텐 플러그 형성 방법
KR100772687B1 (ko) * 2006-04-28 2007-11-02 주식회사 하이닉스반도체 반도체 소자 제조방법
KR101877878B1 (ko) * 2012-06-11 2018-07-13 에스케이하이닉스 주식회사 복층의 스토리지노드를 구비한 반도체장치 및 그 제조 방법
US20210020441A1 (en) * 2018-04-03 2021-01-21 Lam Research Corporation In situ inverse mask patterning

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010037680A (ko) * 1999-10-19 2001-05-15 윤종용 커패시터 및 그 제조 방법
US6249019B1 (en) * 1997-06-27 2001-06-19 Micron Technology, Inc. Container capacitor with increased surface area and method for making same
JP2001244429A (ja) * 2000-02-28 2001-09-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020001999A (ko) * 2000-06-29 2002-01-09 박종섭 반도체소자의 캐패시터 형성방법
KR20030001917A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4651169B2 (ja) * 2000-08-31 2011-03-16 富士通株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249019B1 (en) * 1997-06-27 2001-06-19 Micron Technology, Inc. Container capacitor with increased surface area and method for making same
KR20010037680A (ko) * 1999-10-19 2001-05-15 윤종용 커패시터 및 그 제조 방법
JP2001244429A (ja) * 2000-02-28 2001-09-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020001999A (ko) * 2000-06-29 2002-01-09 박종섭 반도체소자의 캐패시터 형성방법
KR20030001917A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843219B1 (ko) 2006-05-23 2008-07-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20030091450A (ko) 2003-12-03
US20030227045A1 (en) 2003-12-11
US6943081B2 (en) 2005-09-13

Similar Documents

Publication Publication Date Title
KR100553835B1 (ko) 캐패시터 및 그 제조 방법
KR100299594B1 (ko) 디램 장치의 제조 방법
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20000072953A (ko) 물리 화학적 연마 저지막을 사용한 커패시터 스토리지 전극 형성 방법
KR100270211B1 (ko) 디램 셀 커패시터 및 그의 제조 방법
KR100666387B1 (ko) 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.
JP2010123961A (ja) 半導体装置の配線構造物及びその形成方法
KR100327123B1 (ko) 디램셀캐패시터의제조방법
KR100330714B1 (ko) 반도체 장치의 매몰 콘택 구조 및 그 형성방법
KR100301370B1 (ko) 디램셀커패시터의제조방법
KR20100050911A (ko) 콘택홀내에 스페이서를 구비하는 반도체 장치의 제조방법
KR100521362B1 (ko) 스토리지 노드 형성방법
KR100317042B1 (ko) 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법
KR100366634B1 (ko) 반도체 소자의 제조 방법
KR20040031860A (ko) 하부 막질에 대한 하부 전극의 접촉 구조 및 그 형성 방법
KR100755673B1 (ko) 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자
KR20060131144A (ko) 반도체 소자의 컨택 플러그 형성방법
KR100356776B1 (ko) 반도체소자의 자기정렬 콘택 구조체를 형성하는 방법
JP3987239B2 (ja) 半導体装置の製造方法
US6383869B1 (en) Side wall contact structure and method of forming the same
KR100466982B1 (ko) 캐패시터를 갖는 반도체 장치 및 그 제조방법
KR20220168766A (ko) 반도체 장치
KR100265564B1 (ko) 콘택홀 형성방법
KR20020015168A (ko) 반도체 장치의 자기 정렬 콘택 형성 방법
KR20020015167A (ko) 반도체 장치의 자기 정렬 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee