KR19990000652A - 반도체 장치의 트렌치 제조 방법 - Google Patents

Abstract

본 발명은 트렌치의 전기적 특성을 향상시키는 반도체 장치의 트렌치 제조 방법에 관한 것으로, 트렌치 영역이 정의된 반도체 기판상에 소정의 불순물 이온을 주입하여 상기 반도체 기판내에 트렌치 불순물 영역을 형성하는 공정과, 상기 반도체 기판상에 다층절연막을 형성하는 공정과, 상기 트렌치 불순물 영역상의 상기 다층절연막을 제거하는 공정과, 상기 트렌치 불순물 영역을 전기 화학적 반응을 통해 다공성 트렌치 불순물 영역이 되도록 하는 공정과, 상기 다공성 트렌치 불순물 영역의 반도체 기판을 습식식각으로 제거하여 트렌치를 형성하는 공정과, 상기 트렌치 상부 및 하부의 반도체 기판의 소정 부분을 식각하는 공정을 포함하고, 상기 트렌치의 상부면 및 하부면의 에지부분이 둥글게 형성된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 반도체 기판의 손상을 방지할 수 있고, 절연내압 특성을 향상시킬 수 있다.

Description

반도체 장치의 트렌치 제조 방법(A Method of Fabricating Trench of Semiconductor Device)

본 발명은 반도체 장치의 트렌치 제조 방법에 관한 것으로, 좀 더 구체적으로는 트렌치를 전기 화학적 반응 및 습식식각 방법을 통해 형성함으로써 그 에지부분에 집중되는 스트레스를 줄이고, 절연내압을 증가시키는 반도체 장치의 트렌치 제조 방법에 관한 것이다.

도 1A 내지 도 1D는 종래의 반도체 장치의 트렌치 제조 방법을 순차적으로 나타낸 공정도이다.

도 1A를 참조하면, 종래 반도체 장치의 트렌치 제조 방법은 먼저, 반도체 기판(10)상에 산화막 내지 질화막 등의 절연막(12)을 형성한다. 그리고, 상기 절연막(12)상에 트렌치 형성 영역을 정의하여 상기 절연막(12)을 식각하면 도 1B에 도시된 바와 같이, 트렌치 형성 영역의 상기 반도체 기판(10)이 노출된다.

도 1C에 있어서, 상기 절연막(12)을 마스크로 사용하여 상기 트렌치 형성 영역의 반도체 기판(10)을 식각하고, 상기 절연막(12)을 제거하면 도 1D에 도시된 바와 같이, 트렌치(14)가 형성된다.

이 때, 상기 반도체 기판(10)의 식각은 건식식각 방법으로 수행되므로 반도체 기판(10)의 결정 격자(crystalline lattice)에 손상(damage)을 주게 된다. 특히, 상기 트렌치(14)의 상부면 및 하부면의 에지부분(15a, 15b) 즉, 볼록한(convex) 부분(15a)과 오목한(concave) 부분(15b)에 스트레스(stress)가 가중되고, 이에 따라 상기 트렌치(14)내에 게이트 산화막 등의 절연막(도면에 미도시)을 형성하는 경우 절연내압(breakdown voltage)을 열화 시키는 문제점이 발생된다.

본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 전기 화학적 습식식각 방법을 사용하여 트렌치 제조시 반도체 기판의 손상을 줄일 수 있고, 트렌치 상부면 및 하부면의 에지부분에 집중되는 스트레스를 줄일 수 있으며, 게이트 산화막의 절연내압을 안정화시킬 수 있는 반도체 장치의 트렌치 제조 방법을 제공함에 그 목적이 있다.

도 1A 내지 도 1D는 종래의 반도체 장치의 트렌치 제조 방법을 순차적으로 나타낸 공정도;

도 2A 내지 도 2H는 본 발명의 실시예에 따른 반도체 장치의 트렌치 제조 방법을 순차적으로 나타낸 공정도;

도 3은 도 2E의 전기 화학적 반응을 설명하기 위한 도면.

* 도면의 주요 부분에 대한 부호의 설명

10, 100 : 반도체 기판12 : 절연막

14, 118 : 트렌치103 : 고농도 n형 불순물 이온

104 : 트렌치 불순물 영역110 : 다층절연막

111, 115, 119 : 배스112 : HF 용액

114 : 다공성 트렌치 불순물 영역116 : NaOH 용액

120 : 폴리 식각용액122, 124 : Pt 전극

(구성)

상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 트렌치 제조 방법은, 트렌치 영역이 정의된 반도체 기판상에 소정의 불순물 이온을 주입하여 상기 반도체 기판내에 트렌치 불순물 영역을 형성하는 공정과; 상기 반도체 기판상에 다층절연막을 형성하는 공정과; 상기 트렌치 불순물 영역상의 상기 다층절연막을 제거하는 공정과; 상기 트렌치 불순물 영역을 전기 화학적 반응을 통해 다공성 트렌치 불순물 영역이 되도록 하는 공정과; 상기 다공성 트렌치 불순물 영역의 반도체 기판을 습식식각으로 제거하여 트렌치를 형성하는 공정과; 상기 트렌치 상부 및 하부의 반도체 기판의 소정 부분을 식각 하는 공정을 포함하고, 상기 트렌치의 상부면 및 하부면의 에지부분이 둥글게 형성된다.

이 방법의 바람직한 실시예에 있어서, 상기 트렌치 불순물 영역은, n+형 고농도 불순물 영역이다.

이 방법의 바람직한 실시예에 있어서, 상기 다층절연막은 산화막 및 질화막, 그리고 폴리마이드가 순차적으로 적층된 다층막이다.

이 방법의 바람직한 실시예에 있어서, 상기 전기 화학적 반응은, HF 양극반응이다.

이 방법의 바람직한 실시예에 있어서, 상기 습식식각은, NaOH 용액을 사용한다.

이 방법의 바람직한 실시예에 있어서, 상기 트렌치 상부 및 하부의 반도체 기판의 소정 부분의 식각은, 상기 트렌치 불순물 영역의 잔존 부분을 제거한다.

이 방법이 바람직한 실시예에 있어서, 상기 트렌치 상부 및 하부의 반도체 기판의 소정 부분의 식각은, 화학적 건식식각과 폴리 식각용액을 사용하는 습식식각 중 어느 하나로 수행된다.

(작용)

본 발명은 전기 화학적 반응을 통해 트렌치 상부면 및 하부면의 에지부분을 둥글게 형성하여 트렌치의 상부면 및 하부면의 에지에 집중되는 스트레스를 완화시키고, 절연내압을 증가시킨다.

(실시예)

이하, 도 2 내지 도 3을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 2A 내지 도 2H는 본 발명의 실시예에 따른 반도체 장치의 트렌치 제조 방법을 순차적으로 나타낸 공정도이고, 도 3은 도 2E의 전기 화학적 반응을 설명하기 위한 도면이다.

도 2A를 참조하면, 본 발명의 실시예에 따른 반도체 장치의 트렌치 제조 방법은 먼저, 반도체 기판(100)상에 트렌치 영역을 정의하여 포토레지스트막 패턴(102)을 형성한다. 그리고, 상기 포토레지스트막 패턴(102)을 마스크로 사용하여 고농도 n형 불순물 이온(103)을 주입하거나 도핑시켜 도 2B에 도시된 바와 같이, 상기 반도체 기판(100)내에 n+형 고농도 불순물 영역인 트렌치 불순물 영역(104)을 형성한다.

도 2C에 있어서, 상기 트렌치 불순물 영역(104)을 포함하여 반도체 기판(100)상에 다층절연막(110)을 형성한다.

이 때, 상기 다층절연막(110)은 산화막(106) 및 질화막(107), 그리고 폴리마이드(polymide)(108)가 순차적으로 적층된 다층막이다. 상기 폴리마이드(108)는 후속공정으로 수행되는 전기 화학적 반응 공정에서 마스크 층으로 사용된다.

다음, 상기 트렌치 불순물 영역(104)상의 상기 다층절연막(110)을 제거하여 도 2D에 도시된 바와 같이, 상기 트렌치 불순물 영역(104)이 노출되도록 한다.

도 2E를 참조하면, 상기 반도체 기판(100)을 HF 용액(112)이 들어 있는 배스(bath)(111)에 디핑(dipping) 시킨다. 그러면, 상기 트렌치 불순물 영역(104)은 다공성(porous) 트렌치 불순물 영역(114)으로 변화된다.

좀 더 구체적으로 설명하면, 상기 다공성 트렌치 불순물 영역(114)을 형성하는 공정은 도 3에 도시된 바와 같이, 상기 HF 용액(112)이 들어 있는 배스(111)내에 Pt 전극(122, 124)이 각각 양극(+) 및 음극(-)에 연결되고, 상기 반도체 기판(100)이 상기 음극(-)에 연결된 Pt 전극(124)상에 부착된다. 따라서, 상기 양극(+) 및 음극(-)의 양극간의 전기적 반응과 상기 HF 용액(112)에 따른 화학적 반응의 결합으로 상기 트렌치 불순물 영역(104)이 다공성 트렌치 불순물 영역(114)으로 바뀌게 된다.

다음, 도 2F를 참조하면, 상기 반도체 기판(100)을 NaOH 용액(116)이 들어 있는 배스(115)에 디핑 한다. 그러면, 상기 다공성 트렌치 불순물 영역(114)의 반도체 기판(100)이 제거되어 트렌치(118)가 형성된다. 이와 같이, 습식식각 방법을 통해 형성된 트렌치(118)는 상부면 및 하부면의 에지부분이 라운드(round)로 형성되어 상기 에지부분에 집중되는 스트레스를 완화시키게 된다. 또한, 상기 습식식각 방법은 종래 건식식각 방법과는 달리 반도체 기판(100)에 손상을 주지 않게 되므로 안정된 전기적 특성을 갖도록 한다.

이 때, 상기 전기 화학적 반응의 마스크 층으로 사용되는 폴리마이드(108)를 제거한 후 상기 다공성 트렌치 불순물 영역(114)의 반도체 기판(100)을 제거할 수도 있다.

상기 형성된 트렌치(118)에 대해 화학적 건식식각(Chemical Dry Etching; CDE) 내지 도 2G에 도시된 바와 같이, 폴리 식각용액(poly etchant)(120)이 들어 있는 배스(119)에 디핑 시키는 습식식각 방법으로, 상기 트렌치(118) 영역의 반도체 기판(100)을 수백 내지 수천 Å 정도 식각 한다. 이것은 상기 트렌치(118) 계면에 잔존하는 n형 불순물 이온(103)들을 제거하기 위함이다.

마지막으로, 상기 다층절연막(110)을 제거하면 도 2H에 도시된 바와 같이, 상부면 및 하부면의 에지부분(121a, 121b) 즉, 볼록한 부분(121a)과 오목한 부분(121b)이 라운드로 형성된 트렌치(118)가 형성된다.

상술한 바와 같이 형성된 트렌치(118)를 사용하여 바이폴라 트랜지스터 및 모오스 트랜지스터, 그리고 BICMOS 등을 제조할 수 있으며 특히, 저가의 TDMOS를 제조할 수 있다.

본 발명은 종래의 건식식각 방법으로 트렌치를 형성함에 따른 반도체 기판 손상의 문제점 및 트렌치 영역의 에지부분에 집중되는 스트레스로 인해 절연내압 특성이 열화 되는 문제점을 해결한 것으로서,

전기 화학적 반응 및 습식식각 방법에 따라 트렌치를 형성함으로써 반도체 기판의 손상을 방지할 수 있고, 게이트 산화막 형성시 절연내압 특성을 향상시킬 수 있는 효과가 있다.

Claims (7)

1. 트렌치 영역이 정의된 반도체 기판(100)상에 소정의 불순물 이온(103)을 주입하여 상기 반도체 기판(100)내에 트렌치 불순물 영역(104)을 형성하는 공정과;

   상기 반도체 기판(100)상에 다층절연막(110)을 형성하는 공정과;

   상기 트렌치 불순물 영역(104)상의 상기 다층절연막(110)을 제거하는 공정과;

   상기 트렌치 불순물 영역(104)을 전기 화학적 반응을 통해 다공성 트렌치 불순물 영역(114)이 되도록 하는 공정과;

   상기 다공성 트렌치 불순물 영역(114)의 반도체 기판(100)을 습식식각으로 제거하여 트렌치(118)를 형성하는 공정과;

   상기 트렌치(118) 상부 및 하부의 반도체 기판(100)의 소정 부분을 식각 하는 공정을 포함하고, 상기 트렌치(118)의 상부면 및 하부면의 에지부분이 둥글게 형성되는 반도체 장치의 트렌치 제조 방법.
2. 제 1 항에 있어서,

   상기 트렌치 불순물 영역(104)은, n+형 고농도 불순물 영역인 반도체 장치의 트렌치 제조 방법.
3. 제 1 항에 있어서,

   상기 다층절연막(110)은, 산화막(106) 및 질화막(107), 그리고 폴리마이드(108)를 순차적으로 적층된 다층막인 반도체 장치의 트렌치 제조 방법.
4. 제 1 항에 있어서,

   상기 전기 화학적 반응은, HF 양극반응인 반도체 장치의 트렌치 제조 방법.
5. 제 1 항에 있어서,

   상기 습식식각은, NaOH 용액(116)을 사용하는 반도체 장치의 트렌치 제조 방법.
6. 제 1 항에 있어서,

   상기 트렌치(118) 상부 및 하부의 반도체 기판(100)의 소정 부분의 식각은, 상기 트렌치 불순물 영역(104)의 잔존 부분을 제거하는 반도체 장치의 트렌치 제조 방법.
7. 제 1 항에 있어서,

   상기 트렌치(118) 상부 및 하부의 반도체 기판(100)의 소정 부분의 식각은, 화학적 건식식각과 폴리 식각용액(120)을 사용하는 습식식각 중 어느 하나로 수행되는 반도체 장치의 트렌치 제조 방법.