KR20000027773A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20000027773A
KR20000027773A KR1019980045790A KR19980045790A KR20000027773A KR 20000027773 A KR20000027773 A KR 20000027773A KR 1019980045790 A KR1019980045790 A KR 1019980045790A KR 19980045790 A KR19980045790 A KR 19980045790A KR 20000027773 A KR20000027773 A KR 20000027773A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
low dielectric
insulating film
dielectric constant
photoresist pattern
Prior art date
Application number
KR1019980045790A
Other languages
English (en)
Inventor
우선웅
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045790A priority Critical patent/KR20000027773A/ko
Publication of KR20000027773A publication Critical patent/KR20000027773A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Abstract

본 발명은 층간 절연막의 저유전 상수 특성을 유지시키어, 기생 캐패시턴스를 감소시킬 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명은, 배선을 포함하는 반도체 기판 상부에 저유전 상수를 갖는 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상부에 비아홀 형성용 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여, 상기 저유전 상수를 갖는 층간 절연막을 식각하여, 비아홀을 형성하는 단계와, 상기 비아홀이 형성된 반도체 기판 결과물을 ACT 용액에 침지하여 식각 부산물을 제거하는 단계와, 상기 산소 플라즈마 공정을 실시하여 포토레지스트 패턴을 제거하면서, 상기 층간 절연막을 저유전 상태로 유지시키는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 금속 배선사이의 기생 캐패시턴스의 증가를 방지할 수 있는 반도체 소자의 층간 절연막 형성방법에 관한 것이다.
현재의 반도체 소자는 고집적화 및 고속화를 실현하기 위하여, 다층 금속 배선 방식이 사용되어 왔다. 이러한 고속화를 실현하기 위한 필수 조건은 RC 지연 시간을 줄이는 것으로, 현재에는 이러한 노력으로 저저항 금속을 사용하고, 금속과 금속간의 절연막으로 저유전 상수를 갖는 절연막이 사용되었다.
여기서, 저유전 상수를 갖는 절연막으로는 HSQ(hydrosilsequioxane)나 실록산(siloxane)계의 물질이 이용되었다.
그러나, 이러한 저유전 상수를 갖는 절연막으로 층간 절연막으로 하게 되면, 상층 금속막과 하층 금속막간을 연결하는 비아홀 형성 공정이후, 후처리 공정에 의하여, 저유전 상수를 갖는 절연막이 고유전 상수를 갖는 절연막으로 변화된다.
이를 보다 구체적으로 설명하자면, 일반적인 비아홀 형성 공정은 도 1에 도시된 바와 같이, 절연막(2)을 포함하는 기판(1) 상부에 제 1 금속막(3)을 형성한다음, 그 상부에 저유전 상수를 갖는 층간 절연막(4)을 형성한다. 그리고나서, 비아홀 형성용 포토레지스트 패턴(도시되지 않음)을 공지의 포토리소그라피 공정으로 형성한다. 그후, 포토레지스트 패턴을 이용하여 저유전 상수를 갖는 층간 절연막(4)을 식각하여 비아홀(5)를 형성한다. 그다음으로, 포토레지스트 패턴을 공지의 산소 플라즈마 공정으로 제거한다음, 저유전 상수를 갖는 층간 절연막(4) 표면에 발생되는 식각 부산물을 제거하기 위하여 ACT(acetone) 용액으로 세정한다. 여기서, 상기 저유전 상수를 갖는 층간 절연막(4)은 저유전율을 갖는데 직접 기여하는 Si-H 결합이 다량 포함하고, 극성을 결정하는 Si-OH기, Si-O기를 소량 포함한다. 그러나, 이러한 저유전상수를 갖는 층간 절연막(4)은 PH가 8인 ACT 용액에 침지하게 되면, ACT 용액내의 산소(O)기와 Si-H 결합이 H과 결합하게 된다. 이로 인하여, 저유전 상수를 결정하는 Si-H기의 수는 감소하고, 이와 상반되게 극성을 결정하는 Si-OH기가 증가하게 되어, 층간 절연막을 고유전율화 된다.
그러므로, 금속 배선간의 기생 캐패시턴스가 상승하게 된다.
따라서, 본 발명은 층간 절연막의 저유전 상수 특성을 유지시키어, 기생 캐패시턴스를 감소시킬 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
도 1은 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 각 공정별 단면도.
도 3a 내지 도 3c는 본 발명의 다른 실시예를 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11,21 : 반도체 기판 12,22: 절연막
13,23 : 금속 배선 14, 24 : 저유전 상수를 갖는 층간 절연막
15,25 : 평탄화용 절연막 16 : 포토레지스트 패턴
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 배선을 포함하는 반도체 기판 상부에 저유전 상수를 갖는 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상부에 비아홀 형성용 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여, 상기 저유전 상수를 갖는 층간 절연막을 식각하여, 비아홀을 형성하는 단계와, 상기 비아홀이 형성된 반도체 기판 결과물을 ACT 용액에 침지하여 식각 부산물을 제거하는 단계와, 상기 산소 플라즈마 공정을 실시하여 포토레지스트 패턴을 제거하면서, 상기 층간 절연막을 저유전 상태로 유지시키는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따르면, 배선을 포함하는 반도체 기판 상부에 저유전 상수를 갖는 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상부에 비아홀 형성용 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여, 상기 저유전 상수를 갖는 층간 절연막을 식각하여, 비아홀을 형성하는 단계와, 상기 포토레지스트 패턴을 산소 플라즈마로 제거하는 단계와, 상기 비아홀이 형성된 반도체 기판 결과물을 ACT 용액에 침지하여 식각 부산물을 제거하는 단계와, 상기 수소 플라즈마 공정을 실시하여 상기 층간 절연막을 저유전 상태로 유지시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 비아홀을 형성한다음, 식각 부산물을 제거하기 위한 ACT 용액 침지시, 저유전 상수를 갖는 층간 절연막이 고유전화되는 것을 방지하기 위하여, ACT 침지후 산소 플라즈마 공정 또는 수소 플라즈마 공정을 실시한다. 이와같이, 산소 플라즈마 공정 및 수소 플라즈마 공정을 실시하게 되면, ACT 용액의 침지로 증가된 Si-OH기가 Si-H2O화되어, 층간 절연막으로 고유전화하는 Si-OH기의 증가를 방지한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
(실시예 1)
첨부한 도면 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 소자가 형성된 반도체 기판(11) 상에 절연막(12)을 형성한다음, 절연막(12) 상부에 금속 배선(13)을 형성한다. 그리고나서, 저유전 상수를 갖는 층간 절연막(14)과 평탄화용 절연막(15)을 상기 금속 배선(13) 상부에 순차적으로 적층한다. 여기서, 저유전 상수를 갖는 층간 절연막(14)으로는 금속 배선(13) 상부에 그대로 증착시킬 수 있는 막 예를들어, HSQ 물질이 이용되고, 평탄화용 절연막(15)으로는 FSG(fluorinated silicate glass), BPSG막이 이용된다. 그후, 평탄화용 절연막(15) 상부에 비아홀을 한정하기 위한 포토레지스트 패턴(16)이 공지의 포토리소그라피 공정에 의하여 형성된다. 이어, 포토레지스트 패턴(16)을 마스크로 하여 평탄화용 절연막(15)과 저유전 상수를 갖는 층간 절연막(14)을 식각하여, 비아홀(H)을 형성한다.
그런다음, 비아홀(H)이 형성된 반도체 기판(11) 결과물을 ACT 용액(17)이 담겨진 용기에 디핑(sipping)한다. 이 ACT 용액(17)의 디핑 공정으로 노출된 금속 배선(13) 표면의 식각 부산물은 용이하게 제거된다. 하지만, 노출된 저유전 상수를 갖는 층간 절연막(14)의 Si-OH 결합은 증대되어, 노출된 저유전 상수를 갖는 층간 절연막(14)의 표면은 고유전화된다.
본 실시예에서는 층간 절연막(14)이 고유전화되는 현상을 방지하기 위하여, ACT 용액 디핑한후 건조시킨다음, 도 2b에 도시된 바와 같이, 산소 플라즈마 공정을 실시한다. 이때, 산소 플라즈마 공정은 1 내지 2 torr의 압력에서, 0.5 내지 1.5KW의 파워를 인가하고 O2가스를 1500 내지 2500sccm 정도로 주입하여 진행된다. 상기 산소 플라즈마 공정으로, 상기 포토레지스트 패턴(16)을 제거하면서, 산소 플라즈마의 구성 요소인 산소 라디칼(radical) 및 전자들은 노출된 저유전 상수를 갖는 층간 절연막(14)의 표면의 미결합된 수소(H)와 Si-OH 결합의 반응을 촉진시키어, Si-H2O를 발생시킨다. 그후, 산소 이온에 의한 표면 온도를 상승시키어, Si-H2O 결합을 제거하므로써, 표면에는 Si-O 결합의 수가 많아지게 된다. 따라서, 층간 절연막(14) 내부에는 저유전 상수를 그대로 지니게 되고, 노출된 표면에는 산화막의 성질을 강하게 띠게된다.
본 실시예에서는 포토레지스트 패턴을 제거하기 전에 먼저 ACT 용액에 기판 결과물을 침지하여 식각 부산물을 제거한다음, 산소 플라즈마 공정을 실시하여 포토레지스트 패턴을 제거함과 동시에 ACT 용액 침지로 인하여 층간 절연막 표면에 발생된 다량의 Si-OH기를 제거한다. 따라서, 층간 절연막(14)의 고유전화를 방지할 수 있다.
(실시예 2)
첨부한 도면 도 3a 내지 도 3c는 본 발명의 다른 실시예를 설명하기 위한 각 공정별 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 소자가 형성된 반도체 기판(21) 상에 절연막(22)을 형성한다음, 절연막(22) 상부에 금속 배선(23)을 형성한다. 그리고나서, 저유전 상수를 갖는 층간 절연막(24)과 평탄화용 절연막(25)을 상기 금속 배선(23) 상부에 순차적으로 적층한다. 이때, 저유전 상수를 갖는 층간 절연막(24)을 증착한다음, 약 350 내지 450℃의 온도와, 0.5 Torr 이하의 압력 및 N2분위기 하에서 약 20 내지 40분간 진공 큐어링 공정을 실시한다.
여기서, 저유전 상수를 갖는 층간 절연막(24)으로는 금속 배선(23) 상부에 그대로 증착시킬 수 있는 막 예를들어, HSQ 물질이 이용되고, 평탄화용 절연막(25)으로는 FSG(fluorinated silicate glass), BPSG막 등이 이용된다. 이때, 상기 HSQ 물질을 형성한다음, 큐어링 공정을 실시한다. 그후, 평탄화용 절연막(25) 상부에 비아홀을 한정하기 위한 포토레지스트 패턴(도시되지 않음)이 공지의 포토리소그라피 공정에 의하여 형성된다. 이때, 평탄화 절연막(25)을 형성하고, 포토레지스트 패턴을 형성하기 이전에 평탄화 절연막(25)을 화학적 기계적 연마 방식으로 결과물 표면을 더욱 평탄화할 수 있다. 이어, 포토레지스트 패턴(도시되지 않음)을 마스크로 하여 평탄화용 절연막(25)과 저유전 상수를 갖는 층간 절연막(24)을 식각하여, 비아홀(H)을 형성한다.
그후, 공지의 산소 플라즈마 공정으로 포토레지스트 패턴을 공지의 방식으로 제거한다. 이때, 산소 플라즈마 공정은 챔버내에 250 내지 350W 정도의 파워를 인가하고, 압력은 0.5 내지 1.5 Torr 정도로 하여 약 5 내지 15초 동안 진행한다.
그런다음, 비아홀(H)이 형성된 반도체 기판(21) 결과물을 ACT 용액(27)이 담겨진 용기에 디핑(sipping)한다. 이 ACT 용액(27)의 디핑 공정으로 노출된 금속 배선(23) 표면의 식각 부산물은 용이하게 제거되지만, 노출된 저유전 상수를 갖는 층간 절연막(24)의 Si-OH 결합은 증대되어, 노출된 저유전 상수를 갖는 층간 절연막(24)의 표면은 고유전화된다.
그후, ACT 용액에서 건져낸 반도체 기판 결과물(21)을 IPA(isopropile alchol)로 건조시킨 후, 도 3c에 도시된 바와 같이, 수소 플라즈마 공정을 실시한다. 이때, 상기 수소 플라즈마 공정은 반응 챔버내에 10%의 H2/Ar 가스 분위기에서 100W 이하의 파워를 인가하고, 기판은 플로팅시키면서 8 내지 12 mtorr의 압력에서 약 4 내지 6분 정도 실시한다.
이와같이, 수소 플라즈마 공정을 실시하면, 노출된 저유전 상수를 갖는 층간 절연막(24)의 표면의 Si-OH기들은 수소 플라즈마로부터 제공되는 H기가 결합하여, Si-H2O기를 발생시킨다. 그다음, 상기 실시예 1과 같이, Si-H2O기를 제거한다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 비아홀을 형성한다음, 식각 부산물을 제거하기 위한 ACT 용액 침지시, 저유전 상수를 갖는 층간 절연막이 고유전화되는 것을 방지하기 위하여, ACT 침지후 산소 플라즈마 공정 또는 수소 플라즈마 공정을 실시한다. 이와같이, 산소 플라즈마 공정 및 수소 플라즈마 공정을 실시하게 되면, ACT 용액의 침지로 증가된 Si-OH기가 Si-H2O화되어, 층간 절연막으로 고유전화하는 Si-OH기의 증가를 방지한다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (8)

  1. 배선을 포함하는 반도체 기판 상부에 저유전 상수를 갖는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상부에 비아홀 형성용 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 하여, 상기 저유전 상수를 갖는 층간 절연막을 식각하여, 비아홀을 형성하는 단계;
    상기 비아홀이 형성된 반도체 기판 결과물을 ACT(aceton) 용액에 침지하여 식각 부산물을 제거하는 단계;
    상기 산소 플라즈마 공정을 실시하여 포토레지스트 패턴을 제거하면서, 상기 층간 절연막을 저유전 상태로 유지시키는 단계를 포함하며, 상기 산소 플라즈마 공정은 1 내지 2 torr의 압력에서, 0.5 내지 1.5KW의 파워를 인가하고 O2가스를 1500 내지 2500sccm 정도로 주입하여 진행되는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 저유전 상수를 갖는 층간 절연막은 HSQ(hydrogen silsesquioxne)인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서, 상기 HSQ 절연막을 큐어링하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 배선을 포함하는 반도체 기판 상부에 저유전 상수를 갖는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상부에 비아홀 형성용 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 하여, 상기 저유전 상수를 갖는 층간 절연막을 식각하여, 비아홀을 형성하는 단계;
    상기 포토레지스트 패턴을 산소 플라즈마로 제거하는 단계;
    상기 비아홀이 형성된 반도체 기판 결과물을 ACT(aceton) 용액에 침지하여 식각 부산물을 제거하는 단계;
    상기 수소 플라즈마 공정을 실시하여 상기 층간 절연막을 저유전 상태로 유지시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서, 상기 저유전 상수를 갖는 층간 절연막은 HSQ(hydrogen silsesquioxne)인 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서, 상기 HSQ 절연막을 큐어링하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 4 항에 있어서, 상기 산소 플라즈마 처리 단계는, 250 내지 350W 정도의 파워를 인가하고, 압력은 0.5 내지 1.5 Torr 정도로 하여 약 5 내지 15초동안 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 4 항 또는 제 7 항에 있어서, 상기 수소 플라즈마 공정은 반응 챔버내에 10%의 H2/Ar 가스 분위기에서 100W 이하의 파워를 인가하고, 기판은 플로팅시키면서 8 내지 12 mtorr의 압력에서 약 4 내지 6분 정도 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019980045790A 1998-10-29 1998-10-29 반도체 소자의 제조방법 KR20000027773A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045790A KR20000027773A (ko) 1998-10-29 1998-10-29 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045790A KR20000027773A (ko) 1998-10-29 1998-10-29 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20000027773A true KR20000027773A (ko) 2000-05-15

Family

ID=19556109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045790A KR20000027773A (ko) 1998-10-29 1998-10-29 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20000027773A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599439B1 (ko) * 2000-06-30 2006-07-12 주식회사 하이닉스반도체 리프레쉬 특성을 향상시킬 수 있는 디램 소자 제조 방법
US8486830B2 (en) 2009-10-28 2013-07-16 Electronics And Telecommunications Research Institute Via forming method and method of manufacturing multi-chip package using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599439B1 (ko) * 2000-06-30 2006-07-12 주식회사 하이닉스반도체 리프레쉬 특성을 향상시킬 수 있는 디램 소자 제조 방법
US8486830B2 (en) 2009-10-28 2013-07-16 Electronics And Telecommunications Research Institute Via forming method and method of manufacturing multi-chip package using the same
KR101302564B1 (ko) * 2009-10-28 2013-09-02 한국전자통신연구원 비아 형성 방법 및 이를 이용하는 적층 칩 패키지의 제조 방법

Similar Documents

Publication Publication Date Title
KR100518700B1 (ko) 전자 디바이스의 제조 방법
KR100358545B1 (ko) 반도체 장치 및 그 제조 공정
KR100273653B1 (ko) 반도체장치의 제조방법
US7083991B2 (en) Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
KR100369511B1 (ko) 반도체 장치의 제조 방법
US7541200B1 (en) Treatment of low k films with a silylating agent for damage repair
US7462565B2 (en) Method of manufacturing semiconductor device
US20090104774A1 (en) Method of manufacturing a semiconductor device
US20030085473A1 (en) Semiconductor device and manufacturing method thereof for realizing high packaging density
JPH11176814A (ja) 半導体装置の製造方法
JP3250518B2 (ja) 半導体装置及びその製造方法
CN101364565A (zh) 半导体器件的制造方法
US6881661B2 (en) Manufacturing method of semiconductor device
KR20000027773A (ko) 반도체 소자의 제조방법
JP2000106357A (ja) 半導体装置の製造方法及び絶縁膜の形成方法
JPH1131683A (ja) 半導体装置の製造方法
KR19990009557A (ko) 배선 형성 방법
KR100315526B1 (ko) 반도체소자의금속배선형성방법
KR101019699B1 (ko) 반도체 소자의 절연막 형성방법
KR0176195B1 (ko) 반도체 장치의 배선 형성 방법
KR20000071322A (ko) 반도체 장치 제조 방법
JPH10229083A (ja) 金属配線および／または金属プラグの形成方法
US10381264B2 (en) Process for producing connections to an electronic chip
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100733464B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application