JP2015070152A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2015070152A
JP2015070152A JP2013204226A JP2013204226A JP2015070152A JP 2015070152 A JP2015070152 A JP 2015070152A JP 2013204226 A JP2013204226 A JP 2013204226A JP 2013204226 A JP2013204226 A JP 2013204226A JP 2015070152 A JP2015070152 A JP 2015070152A
Authority
JP
Japan
Prior art keywords
trench
oxide film
gate electrode
semiconductor substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013204226A
Other languages
English (en)
Inventor
明高 添野
Akitaka Soeno
明高 添野
淳士 小野木
Atsushi Onoki
淳士 小野木
水野　祥司
Shoji Mizuno
祥司 水野
竹内　有一
Yuichi Takeuchi
有一 竹内
智幸 庄司
Tomoyuki Shoji
智幸 庄司
渡辺　行彦
Yukihiko Watanabe
行彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2013204226A priority Critical patent/JP2015070152A/ja
Priority to PCT/IB2014/001911 priority patent/WO2015044749A1/en
Publication of JP2015070152A publication Critical patent/JP2015070152A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

【課題】隣接するトレンチゲート電極とトレンチゲート電極の間においてベースコンタクト領域に達するコンタクト用トレンチの幅を微細化する。【解決手段】酸化膜２４の上面にコンタクト用トレンチを形成するための開孔２６ａが形成されたレジスト層２６を形成し、酸化膜２４をエッチングする。酸化膜２４に形成される開孔の壁面２４ｂが傾斜し、開孔２４ａの幅は開孔２６ａの幅より縮小する。縮小した幅を持つ開孔２４ａを介して半導体基板２をエッチングしてコンタクト用トレンチを形成する。開孔２６ａよりも微細化されたコンタクト用トレンチが形成される。【選択図】図８

Description

本明細書では、半導体基板に微細幅のトレンチを形成する方法と、微細幅のトレンチが形成されている半導体装置を開示する。
半導体基板の表面にトレンチを形成するためには、半導体基板の表面にレジストを塗布して露光処理と現像処理を実施することで開孔が形成されているレジスト層を形成し、そのレジスト層ごしに半導体基板をエッチングしてトレンチを形成する。レジスト層に形成できる開孔幅の最小寸法は半導体製造装置によって決まり、通常技術では、半導体製造装置で管理可能な最少寸法より微細な幅のトレンチを形成することはできない。
特許文献１に、微細幅のトレンチを形成する技術が開示されている。この技術では下記のようにして微細幅トレンチを形成する。
（１）半導体基板の表面に酸化膜を形成し、酸化膜の表面に窒化膜を形成する。
（２）窒化膜の表面に、ホトリソグラフィー法を利用して、後記する（４）で形成する複数本のゲート電極用トレンチに対応する複数個の開孔が形成されているレジスト層を形成する。
（３）複数個の開孔が形成されているレジスト層ごしに、窒化膜と酸化膜をエッチングする。窒化膜と酸化膜に、後記する（４）で形成する複数本のゲート電極用トレンチに対応する複数個の開孔が形成される。
（４）複数個の開孔が形成された窒化膜と酸化膜ごしに、半導体基板を異方性エッチングする。これによって複数本のトレンチを形成する。このトレンチはゲート電極用トレンチであり、本明細書でいう微細幅トレンチとは別のものである。前記した（２）で形成する開孔の幅は、半導体製造装置で管理可能な最小寸法以上であることから、特別な工夫はいらない。
（５）熱処理して熱酸化膜を形成する。するとゲート電極用トレンチの壁面に熱酸化膜が形成される。ゲート電極用トレンチの壁面には、半導体基板と酸化膜の界面が露出している。その露出界面から半導体基板と酸化膜の界面に沿って半導体基板の酸化が進行し、熱酸化膜のバーズビークが形成される。この結果、ゲート電極用トレンチの壁面から半導体基板の表面に沿って隣接するゲート電極用トレンチに向かって延びる熱酸化膜が形成される。隣接するゲート電極用トレンチとゲート電極用トレンチの中間範囲にまではバーズビークが伸びず、隣接するゲート電極用トレンチとゲート電極用トレンチの中間範囲では熱酸化膜が形成されない。熱酸化膜はトレンチゲート電極と表面電極を絶縁する層間絶縁膜の一部となる。
（６）熱酸化膜ごしに半導体基板をエッチングする。すると、隣接する熱酸化膜と熱酸化膜の間の範囲がエッチングされ、トレンチが形成される。
上記において、隣接するゲート電極用トレンチとゲート電極用トレンチの間に存在する半導体基板の幅をＡとし、ゲート電極用トレンチの壁面から半導体基板と熱酸化膜の界面に沿って形成されるバーズビークが伸びる距離をＢとし、隣接するゲート電極用トレンチとゲート電極用トレンチの中間範囲にあって熱酸化膜が形成されない範囲の幅をＣとすると、Ｃ＝Ａ−２×Ｂの関係となる。上記方法によると、隣接するゲート電極用トレンチとゲート電極用トレンチの間に、開孔幅がＣであるトレンチを形成することができる。
上記方法において、ホトリソグラフィー法で管理する寸法はＡであり、それには装置の限界から最小寸法が存在する。上記方法によると、寸法Ａよりも寸法２×Ｂだけ狭い開孔幅を持つトレンチが形成できる。寸法Ａを装置側で管理可能な最小寸法に設定しておくと、最小寸法より微細な開孔幅を持つトレンチを形成することができる。
特開２０１０−６２４７７号公報
上記では、ゲート電極用トレンチの壁面から半導体基板と酸化膜の界面に沿って延びるバーズビークの長さＢを利用して、装置側で管理できる最小寸法より微細な開孔幅を持つトレンチを形成する。
しかしながら、バーズビークが伸びる距離Ｂを一定値に管理することは難しい。上記手法によって微細幅トレンチを備えている半導体装置を量産すると、微細幅トレンチの開孔幅が大きくばらついてしまう。
本明細書では、微細幅トレンチを備えている半導体装置を量産したときに、微細幅トレンチの開孔幅のばらつきを小さく抑えることができる量産技術を開示する。
本明細書では、半導体基板の表面に微細幅（ホトリソグラフィー法でレジスト層に形成可能な最少の開孔幅より幅が狭いことをいう。）のトレンチを形成する方法を開示する。本明細書で開示する方法は、酸化膜形成工程と、レジスト層形成工程と、酸化膜のエッチング工程と、半導体基板のエッチング工程を備えている。酸化膜形成工程では、半導体基板の表面に酸化膜を形成する。レジスト層形成工程では、酸化膜の表面に、レジストの塗布と露光と現像処理を加えて、開孔が形成されているレジスト層を形成する。酸化膜のエッチング工程では、レジスト層ごしに酸化膜をエッチングしてレジスト層に形成されている開孔に露出する酸化膜をエッチングする。このエッチング工程では、半導体基板の表面に接近するほど間隔が狭くなる向きに傾斜する壁面がされるエッチング条件で酸化膜をエッチングする。その結果形成される傾斜壁面によって先細トレンチが形成される。その先細トレンチが酸化膜を貫通して半導体基板の表面に達するまで酸化膜をエッチングする。半導体基板のエッチング工程では、先細トレンチが形成されている酸化膜ごしに半導体基板をエッチングする。上記方法によると、先細トレンチの傾斜した壁面によって、レジスト層に形成した開孔の幅より縮小した開孔幅のトレンチが半導体基板の表面に形成される。
半導体基板のエッチング工程では、半導体基板の深部に至るほど間隔が狭くなる向きに傾斜するトレンチ壁面が形成されるエッチング条件で、半導体基板をエッチングすることができる。それに代えて、傾斜しないトレンチ壁面、すなわち半導体基板の表面にほぼ直交するトレンチ壁面が形成されるエッチング条件で半導体基板をエッチングしてもよい。
下記構成を備えている半導体装置によると、半導体基板の表面に形成されるトレンチの開孔幅を微細化（ホトリソグラフィー法でレジスト層に形成可能な最少の開孔幅よりトレンチの開孔幅を微細化することをいう。）することができる。この半導体装置は、複数本のトレンチゲート電極と、ソース領域（半導体装置がモノポーラの場合）またはエミッタ領域（半導体装置がバイポーラの場合）と、ベース層と、コンタクト領域と、酸化膜と、表面電極を備えている。
ソース領域またはエミッタ領域は、トレンチゲート電極とトレンチゲート電極の間に位置するとともに、半導体基板の表面に臨む位置に形成されている。ベース層は、トレンチゲート電極とトレンチゲート電極の間に位置するとともに、ソース領域またはエミッタ領域によって半導体基板の表面から隔てられた位置に形成されている。コンタクト領域は、ベース層の一部に形成されている。酸化膜は、トレンチゲート電極の表面を覆っているとともに、トレンチゲート電極とトレンチゲート電極の間に開孔が形成されている。表面電極は、酸化膜の開孔を介してソース領域またはエミッタ領域に接しているとともに、酸化膜によってトレンチゲート電極から絶縁されている。トレンチゲート電極とトレンチゲート電極の間に形成されている酸化膜の開孔を画定する壁面は、ソース領域またはエミッタ領域に接近するほど間隔が狭くなる向きに傾斜している。さらに、間隔が狭くなった範囲から、ソース領域またはエミッタ領域を貫通してコンタクト領域に達するトレンチが形成されている。そのトレンチに表面電極が充填されている。
上記の半導体装置は、ソース領域またはエミッタ領域に接近するほど間隔が狭くなる向きに傾斜している壁面によって画定される開孔が形成されている酸化膜をマスクにして半導体基板の表面にトレンチを形成して製造できることから、表面電極が充填するトレンチを微細化することができる。
本明細書で開示する技術の詳細、及び、さらなる改良は、発明を実施するための形態、及び実施例にて詳しく説明する。
実施例の半導体装置の製造工程の第１段階を示す。 実施例の半導体装置の製造工程の第２段階を示す。 実施例の半導体装置の製造工程の第３段階を示す。 実施例の半導体装置の製造工程の第４段階を示す。 実施例の半導体装置の製造工程の第５段階を示す。 実施例の半導体装置の製造工程の第６段階を示す。 実施例の半導体装置の製造工程の第７段階を示す。 実施例の半導体装置の製造工程の第８段階を示す。 実施例の半導体装置の製造工程の第９段階を示す。 実施例の半導体装置の断面図を示す。 第２実施例の半導体装置の断面図を示す。 第３実施例の半導体装置の断面図を示す。 第４実施例の半導体装置の断面図を示す。 開孔幅の微細化処理を実施せずにコンタクト用トレンチを形成する場合の断面図を示す。 図１４の製造方法による場合の問題点を示すための断面図を示す。
以下に説明する実施例の主要な特徴を下記に列記する。なお、以下に記載する技術要素は、それぞれが独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。
（特徴１）隣接するトレンチゲート電極とトレンチゲート電極の間に微細幅のコンタクト用トレンチが形成されている。
（特徴２）表面側にソース領域とソース電極が形成されており、裏面側にドレイン層とドレイン電極が形成されており、縦型のトレンチゲート電極型のＭＯＳを構成している。
（特徴３）表面側にエミッタ領域とエミッタ電極が形成されており、裏面側にコレクタ層とコレクタ電極が形成されており、縦型のトレンチゲート電極型のＩＧＢＭを構成している。
（特徴４）半導体基板はＳｉＣで形成されている。
第１実施例の半導体装置は、図１０に示す構造を備えており、トレンチゲート電極２２を利用してソース領域４とドレイン層１０の間の抵抗を変えるＭＯＳとなっている。ソース領域４を貫通してコンタクト領域１４に達するコンタクト用トレンチ２８が形成されている。コンタクト用トレンチ２８の開孔幅Ｃは、ホトリソグラフィー法でレジスト層に形成可能な最少の開孔幅よりも狭い。そのために、隣接するトレンチゲート電極２２，２２間の距離を、従来技術による場合に比して小型化している。
図１〜図９を参照して、製造方法を説明する。
図１の段階。この段階では、ドリフト層８に適した濃度のｎ型不純物を含むＳｉＣ基板２を用意する。
図２の段階。この段階では、基板２の表面からｐ型の不純物を深く注入してベース層６を形成し、基板２の表面からｎ型の不純物を浅く注入してソース層４を形成し、基板２の裏面からｎ型の不純物を注入してドレイン層１０を形成する。不純物が注入されない深さがドリフト層８となる。
図３の段階。この段階では、基板２の表面にレジストを塗布し、図示しないマスクを利用してレジストを露光してから現像することで、開孔１２ａが形成されているレジスト層１２を形成する。次に、開孔１２ａが形成されているレジスト層１２をマスクにして、ｐ型の不純物を注入して、コンタクト領域１４を形成する。ベース層６の不純物濃度は、後記するトレンチゲート電極２２に対向する位置に反転層が形成される低濃度であり、後記するソース電極３０にオーミック接触しない。コンタクト領域１４は、ソース電極３０にオーミック接触する不純物濃度とする。コンタクト領域１４にｐ型不純物を注入したら、レジスト層１２を除去し、半導体基板を熱処理し、注入した不純物を活性化させる。
この段階で不純部の活性化処理を完了することから、その後は高温の熱処理を必要としない。本実施例の製造方法によると、後記する熱酸化膜やポリシリコンが熱処理にさらされて劣化することを防止できる。
図４の段階。この段階では、基板２の表面にレジストを塗布し、図示しないマスクを利用してレジストを露光してから現像することで、開孔１６ａが形成されているレジスト層１６を形成する。次に、開孔１６ａが形成されているレジスト層１６ごしに基板２に異方性エッチングを実施し、開孔１６ａの位置にゲート電極用トレンチ１８を形成する。ゲート電極用トレンチ１８は、ソース層４とベース層６を貫通し、ドリフト層８に達する。
図３の開孔１２ａを形成するマスクと、図４の開孔１６ａを形成するマスクは別のマスクであるが、位置合わせ用マーキングを利用して位置合わせすることで、隣接する開孔１２ａ，１２ａの間に、開孔１６ａが位置する関係が得られる。隣接するコンタクト領域１４，１４の間にゲート電極用トレンチ１８が形成される。
図５の段階：図４のレジスト層１６を除去し、基板２を熱処理することで、基板２の表面とゲート電極用トレンチ１８の壁面と底面に熱酸化膜（ＳｉＯ２）２０を形成する。
図６の段階：基板２の上面にポリシリコンを堆積する。ポリシリコンは、ゲート電極用トレンチ１８の内部にも堆積する。トレンチ１８の内部に堆積したポリシリコンが基板２の表面よりも高くなるまで堆積させる。次に、ポリシリコンの表面からポリシリコンをエッチングし、基板２の表面に形成されていた熱酸化膜２０を露出させる。以上によって図６の断面が得られる。壁面と底面が熱酸化膜２０で被覆されているトレンチ１８の内部にポリシリコン２２が充填され、ポリシリコン２２の表面は熱酸化膜２０の表面に一致している。ポリシリコン２２は、トレンチゲート電極２２として機能する。
図７の段階：熱酸化膜２０とポリシリコン２２の表面に亘って酸化膜（ＳｉＯ２）２４を堆積させる。熱酸化膜２０は酸化膜２４の一部となる。この段階で形成する酸化膜２４は、完成した半導体装置の層間絶縁膜となる。層間絶縁膜には、半導体装置の表面にワイヤをボンディングするショックからポリシリコン２２を保護する機能が求められ、厚く形成する必要がある。次に、酸化膜２４の表面にレジストを塗布し、図示しないマスクを利用してレジストを露光してから現像することで、開孔２６ａが形成されているレジスト層２６を形成する。開孔２６ａは、後記するコンタクト用トレンチ２８を形成するためのものである。隣接するゲート電極用トレンチ１８，１８の間隔を狭めて半導体装置を小型化するためには、コンタクト用トレンチの開孔幅を狭くするのが有利である。しかし、ホトリソグラフィー法で形成可能な開孔２６ａの最小幅は、製造装置等によって制約されており、本実施例の場合は０．８μｍ以下にすることができない。図７に示す開孔２６ａの幅Ａは、０．８μｍである。それにも拘わらず、本実施例では、後記するようにして、開孔幅が０．８μｍ以下のコンタクト用トレンチ２８を形成する。
図８の段階：開孔２６ａが形成されたレジスト層２６ごしに酸化膜２４をエッチングする。開孔２６ａにおいて露出している酸化膜２４がエッチングされる。この段階でのエッチングは、エッチングによって形成されるトレンチ２４ａを画定する壁面２４ｂが傾斜するエッチング条件でドライエッチングする。壁面２４ｂの傾斜角は、ドライエッチング中の雰囲気ガスの圧力、エッチングに用いるイオンの加圧電圧、あるいはエッチングに伴って発生する壁面への堆積条件（例えばガス中のカーボン比率を高めると壁面へ堆積しやすくなる）などの調整によって制御することができる。壁面２４ｂは、基板２に接近するほど、壁面２４ｂと壁面２４ｂの間隔（すなわちトレンチ２４ａの幅）が狭くなる向きに傾斜する。その結果、トレンチ２４ａの幅は、基板２に接する最も深い部分で最も狭くなる。
トレンチ２４ａの最大開孔幅Ａは、レジスト層２６の開孔２６ａの幅に等しく、前記したようにホトリソグラフィー法で実現可能な最小幅（実施例では０．８μｍ）に調整されている。それに対して、壁面２４ｂが傾斜しているために、トレンチ２４ａの最少幅（基板２に接する部分での幅）Ｃは、Ａよりも狭くなっている。傾斜壁面２４ｂの幅をＢとすると、Ｃ＝Ａ−２×Ｂの関係にある。後記するように、酸化膜２４は、基板２をエッチングする際のマスクとなる。マスクに形成されている開孔の幅は、前記したＣとなる。開孔幅Ｃは、ホトリソグラフィー法で実現可能な最小幅Ａよりも狭く、ホトリソグラフィー法では実現できない。本実施例では、壁面２４ｂを傾斜させることで、ホトリソグラフィー法では実現できない微細開孔幅Ｃを実現する。
酸化膜２４は、半導体装置が完成した場合に層間絶縁膜となる。前記したように、層間絶縁膜は厚みを必要とする。壁面２４ｂの傾斜角が小さくても、酸化膜２４の厚みが厚いことから、前記したＢの距離が長くなる。傾斜壁面２４ｂによって開孔幅を微細化することができる。
酸化膜２４が厚い場合、開孔以外の部分で酸化膜２４を覆って酸化膜２４をエッチングから保護するレジスト層２６も厚くする必要がある。厚いレジスト層２６に形成可能な最少開孔幅Ａは大きくなりがちである。傾斜壁面２４ｂによって開孔幅を微細化する必要性が高い。
図９の段階：開孔２４ａが形成された酸化膜２４ごしに半導体基板２の表面を異方性エッチングする。その結果、半導体基板２の表面にトレンチ２８が形成される。そのトレンチ２８がソース層４を貫通し、コンタクト領域１４に達するまでエッチングする。この段階で基板２に形成されるトレンチをコンタクト用トレンチ２８という。コンタクト用トレンチ２８の基板２の表面における開孔幅はＣであり、ホトリソグラフィー法で実現可能な最少開孔幅よりも微細化されている。
本実施例では、基板２の表面に直交する壁面が得られるエッチング条件でエッチングしてコンタクト用トレンチ２８を形成する。後記するように、コンタクト用トレンチを画定する壁面が傾斜するエッチング条件を用いてもよい。いずれの場合も、コンタクト用トレンチ２８の基板２の表面における開孔幅Ｃが微細化されている。そのために、トレンチゲート電極２２，２２間の距離を短縮化することができ、半導体装置を小型化することができる。
図７と図８から明らかなように、酸化膜２４の残存範囲はレジスト層２６で規制され、酸化膜２４の開孔２４ａによってコンタクト用トレンチ２８の形成範囲が規制される。すなわち同一のレジスト層２６によって、酸化膜２４の残存範囲とコンタクト用トレンチ２８の形成位置が規制される。酸化膜２４の残存範囲とコンタクト用トレンチ２８の存在位置が自己整合し、両者の位置関係が正確に一定に維持される。
図１０の段階：基板２の表面側に電極３０を堆積させ、基板２の裏面側に電極３２を堆積させる。これによってトレンチゲート電極１６を利用する縦型のＭＯＳが得られる。表面電極３０はソース電極となり、裏面電極２２はドレイン電極となる。コンタクト用トレンチ２８が形成されているために、ソース領域４はソース電極３０に直接接触し、ベース層６はコンタクト領域１４を介してソース電極３０に接触する。
図１４と図１５は、コンタクト用トレンチを形成するための開孔７０ａが形成されているレジスト層７０を基板２の表面に直接に形成した場合（図７に示した酸化膜２４を利用しない場合）を示している。この場合、コンタクト用トレンチ７８の開孔幅は微細化されない。図３に示した開孔１２ａ（コンタクト領域１４の形成範囲を律する開孔）と、図１４に示した開孔７０ａ（コンタクト用トレンチ７８の形成範囲を律する開孔）の幅をともに最少寸法にした場合、開孔１２ａと開孔７０ａの位置合わせのずれにより、表面側電極（図１０の３０）がコンタクト領域１４を介さないでベース層６に直接的に接する領域が形成されてしまう。トレンチゲート電極２２に電位を加えないでＭＯＳをオフしている場合、ベース層６とドリフト層８のｐｎ界面から空乏層が上下に広がる。その空乏層によってＭＯＳの耐圧を確保する。表面側電極３０がコンタクト領域１４を介さないでベース層６に直接的に接する領域が存在する場合、ベース層６に広がった空乏層が表面側電極３０に到達すると、それ以上には空乏層が広がらなくなり、必要な耐圧を確保できないことが起きる。図８〜図１０に示した微細化処理を採用すると、コンタクト領域１４の形成範囲内にコンタクト用トレンチ２８を形成することができ、表面側電極３０がコンタクト領域１４を介さないでベース層６に接する領域が形成されないようにすることができる。ベース層６の広い範囲に空乏層を広げることができ、必要な耐圧を確保しやすくなる。
（第２実施例） 第２実施例では、図１１に示すように、コンタクト用トレンチ３８を画定する壁面３８ａが傾斜する条件で、基板２をエッチングしてコンタクト用トレンチ３８を形成する。第２実施例によると、コンタクト領域１４の形成範囲を微細化することができる。半導体装置をさらに小型化することができる。
図１１の場合、コンタクト用トレンチ３８を利用してベース層６に不純物を注入してコンタクト領域１４を形成する製造方法をとった場合、表面側電極３０とコンタクト領域１４間の抵抗を十分に下げることができない。本実施例では、先にコンタクト領域１４を形成しておき、そこに達するコンタクト用トレンチ３８を形成する製造方法によることから表面側電極３０とコンタクト領域１４間の抵抗を十分に下げることができる。
コンタクト領域１４を先に形成し、その後にエッチング処理する場合、通常は、コンタクト領域１４の形成後に実施する熱処理によって、コンタクト領域１４に注入された不純物が拡散し、コンタクト領域１４の形成範囲が拡大してしまう。コンタクト領域１４がゲート電極用トレンチ１８に接近すると、ＭＯＳの閾値電圧が不安定になってしまう。本実施例では、半導体基板２にＳｉＣを用い、Ａｌを注入してコンタクト領域１４とする。この場合、コンタクト領域１４に注入されたＡｌがその後に拡散することがなく、コンタクト領域１４の形成範囲が拡大してしまうことがない。ＭＯＳの閾値電圧が変化すること防止できる。
ＭＯＳの耐圧には、ソース電極３０とトレンチゲート電極２２とを隔てるベース層６とコンタクト領域１４の幅Ｆ２が影響する。図１０に示す幅Ｆ１と比較するとあきらかに、Ｆ１＜Ｆ２である。すなわち、図１０に示す第１実施例の耐圧よりも、図１１に示す第２実施例の耐圧の方が高い。第１実施例で第２実施例と同じ耐圧を確保するためには、図１０に示す距離Ｆ１をＦ２に増大しなければならず、隣接するトレンチゲート電極間の間隔を増大させなければならない。同じ耐圧であれば、第２実施例の方が第１実施例よりも、隣接するトレンチゲート電極間の間隔を微細化することができる。第２実施例の装置によると、トレンチゲート電極間の間隔が小型化されており、表面側電極とコンタクト領域の接触抵抗が低く、閾値電圧の変動幅が小さいＭＯＳを量産することができる。
（第３実施例） 図１２に示すように、水平底面５８ｂと傾斜壁面５８ａの両者が形成される条件でコンタクト用トレンチ５８を形成してもよい。
底面５８ｂが存在しても、底面５８ｂとコンタクト領域１４の接触面積よりも、一対の傾斜壁面５８ａとコンタクト領域１４の接触面積が広い関係が維持されていれば、第２実施例で説明した利点を得ることができる。
（第４実施例）図１３に示すように、酸化膜２４に傾斜壁面２４ｂを形成する技術によると、酸化膜２４の上面２４ｃの幅Ｅが、トレンチ１８の幅Ｄより狭い関係を得ることもできる。この場合、半導体装置をさらに小型化することができる。
以上、本明細書が開示する技術の実施例について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、ｎ型のドレイン層１０に代えて、ｐ型のコレクタ層とすることもできる。その場合は、ソース層４がエミッタ層となり、ＩＧＢＴが形成される。ＩＧＢＴの場合、ｎ型のドリフト層８とｐ型のコレクタ層１０の間に、ｎ型のバッファ層を介在させてもよい。
また図３に示したコンタクト領域１４を形成するための不純物注入工程を図２と図４の間には実施せず、コンタクト領域１４が形成されないままに図７の段階まで進めてよい。この場合、開孔２６ａを利用してコンタクト領域１４に不純物を注入する。その後に図８以降の処理を実施してコンタクト用トレンチ２８を形成する。この製造方法によると、同じ開孔２６ａによって、コンタクト領域１４とコンタクト用トレンチ２８の位置が規制され、コンタクト領域１４とコンタクト用トレンチ２８の位置関係が安定した半導体装置を量産することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：半導体基板（基板）
４：ソース層（ソース領域）
６：ベース層
８：ドリフト層
１０：ドレイン層
１２：コンタクト領域の形成範囲を律するレジスト層
１２ａ：開孔
１４：コンタクト領域
１６：ゲート電極用トレンチの形成範囲を律するレジスト層
１６ａ：開孔
１８：ゲート電極用トレンチ
２０：熱酸化膜
２２：ゲート電極用トレンチに充填されたポリシリコン（トレンチゲート電極）
２４：酸化膜（層間絶縁膜）
２４ａ：開孔（トレンチ）
２４ｂ：開孔を画定する傾斜壁面
２４ｃ：上面
２６：コンタクト用トレンチの形成範囲を律する開孔を形成するレジスト層
２６ａ：開孔
２８：コンタクト用トレンチ
３０：表面電極（ソース電極）
３２：裏面電極（ドレイン電極）
３８：コンタクト用トレンチ
３８ａ：傾斜壁面
５８：コンタクト用トレンチ
５８ａ：傾斜壁面
５８ｂ：底面
Ａ：開孔２４ａの幅
Ｂ：傾斜斜面２４ｂの幅
Ｃ：開孔２４ａの最少開孔幅
Ｄ：ゲート電極用トレンチの幅
Ｅ：酸化膜の上面の幅

Claims (3)

  1. 半導体基板の表面に微細幅のトレンチを形成する方法であり、
    半導体基板の表面に、酸化膜を形成する工程と、
    酸化膜の表面に、開孔が形成されているレジスト層を形成する工程と、
    レジスト層に形成されている開孔を利用して、半導体基板の表面に接近するほど間隔が狭くなる向きに傾斜する壁面が形成されるエッチング条件で、半導体基板の表面に達する先細トレンチが形成されるまで、レジスト層ごしに酸化膜をエッチングする工程と、
    先細トレンチが形成された酸化膜ごしに半導体基板をエッチングする工程と、
    を備えており、
    半導体基板の表面に形成されるトレンチの幅が、先細トレンチの傾斜した壁面によってレジスト層に形成した開孔の幅より縮小していることを特徴とする微細幅トレンチの形成方法。
  2. 半導体基板の深部に至るほど間隔が狭くなる向きに傾斜するトレンチ壁面が形成されるエッチング条件で、半導体基板をエッチングすることを特徴とする請求項１に記載の微細幅トレンチの形成方法。
  3. 複数本のトレンチゲート電極と、
    トレンチゲート電極とトレンチゲート電極の間に位置するとともに、半導体基板の表面に臨む位置に形成されているソース領域またはエミッタ領域と、
    トレンチゲート電極とトレンチゲート電極の間に位置するとともに、ソース領域またはエミッタ領域によって半導体基板の表面から隔てられた位置に形成されているベース層と、
    ベース層の一部に形成されているコンタクト領域と、
    トレンチゲート電極の表面を覆っているとともに、トレンチゲート電極とトレンチゲート電極の間に開孔が形成されている酸化膜と、
    その開孔を介してソース領域またはエミッタ領域に接しているとともに、酸化膜によってトレンチゲート電極から絶縁されている表面電極を備えており、
    トレンチゲート電極とトレンチゲート電極の間に形成されている酸化膜の開孔の壁面が、ソース領域またはエミッタ領域に接近するほど間隔が狭くなる向きに傾斜しており、
    その間隔が狭くなった範囲から、ソース領域またはエミッタ領域を貫通してコンタクト領域に達するトレンチが形成されており、
    そのトレンチに表面電極が充填されていることを特徴とする半導体装置。
JP2013204226A 2013-09-30 2013-09-30 半導体装置とその製造方法 Pending JP2015070152A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013204226A JP2015070152A (ja) 2013-09-30 2013-09-30 半導体装置とその製造方法
PCT/IB2014/001911 WO2015044749A1 (en) 2013-09-30 2014-09-24 Forming method for fine-width trench and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013204226A JP2015070152A (ja) 2013-09-30 2013-09-30 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2015070152A true JP2015070152A (ja) 2015-04-13

Family

ID=51844774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013204226A Pending JP2015070152A (ja) 2013-09-30 2013-09-30 半導体装置とその製造方法

Country Status (2)

Country Link
JP (1) JP2015070152A (ja)
WO (1) WO2015044749A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098402A (ja) * 2016-12-15 2018-06-21 株式会社豊田中央研究所 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116364766A (zh) * 2023-02-17 2023-06-30 天狼芯半导体(成都)有限公司 半导体器件的制备方法、半导体器件和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104216A (ja) * 1989-09-08 1991-05-01 American Teleph & Telegr Co <Att> 半導体製造方法
JPH1056021A (ja) * 1996-08-12 1998-02-24 Nec Corp 半導体装置及びその製造方法
JP2003318396A (ja) * 2002-04-24 2003-11-07 Nec Electronics Corp 縦型ｍｏｓｆｅｔとその製造方法
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2007149867A (ja) * 2005-11-25 2007-06-14 Toyota Industries Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780704B2 (ja) * 1996-06-14 1998-07-30 日本電気株式会社 半導体装置の製造方法
US6579801B1 (en) * 2001-11-30 2003-06-17 Advanced Micro Devices, Inc. Method for enhancing shallow trench top corner rounding using endpoint control of nitride layer etch process with appropriate etch front
JP2008160039A (ja) * 2006-12-26 2008-07-10 Nec Electronics Corp 半導体装置及びその製造方法
JP2010062477A (ja) 2008-09-05 2010-03-18 Rohm Co Ltd トレンチ型半導体装置及びその製造方法
US8058685B2 (en) * 2009-07-08 2011-11-15 Force Mos Technology Co., Ltd. Trench MOSFET structures using three masks process
US9059250B2 (en) * 2012-02-17 2015-06-16 International Business Machines Corporation Lateral-dimension-reducing metallic hard mask etch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104216A (ja) * 1989-09-08 1991-05-01 American Teleph & Telegr Co <Att> 半導体製造方法
JPH1056021A (ja) * 1996-08-12 1998-02-24 Nec Corp 半導体装置及びその製造方法
JP2003318396A (ja) * 2002-04-24 2003-11-07 Nec Electronics Corp 縦型ｍｏｓｆｅｔとその製造方法
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2007149867A (ja) * 2005-11-25 2007-06-14 Toyota Industries Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098402A (ja) * 2016-12-15 2018-06-21 株式会社豊田中央研究所 半導体装置

Also Published As

Publication number Publication date
WO2015044749A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
JP5767430B2 (ja) 半導体装置および半導体装置の製造方法
CN103151377A (zh) 横向晶体管组件及其制造方法
JP2006128507A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2012238834A (ja) 半導体装置の製造方法及び半導体装置
CN106537603B (zh) 半导体装置和半导体装置的制造方法
TW201737356A (zh) 半導體裝置及其製造方法
JP5558243B2 (ja) 半導体装置
JP2005229066A (ja) 半導体装置及びその製造方法
US7517759B2 (en) Method of fabricating metal oxide semiconductor device
US9099435B2 (en) Method of manufacturing semiconductor device
JP2007165370A (ja) 半導体装置及びその製造方法
JP5446297B2 (ja) 半導体装置の製造方法
JP2006093459A (ja) トレンチゲート型半導体装置およびその製造方法
JP2007059632A (ja) 半導体素子及びその製造方法
JP2015070152A (ja) 半導体装置とその製造方法
TW201640613A (zh) 半導體裝置及半導體裝置之製造方法
US10062778B2 (en) Semiconductor device
JP2009146946A (ja) 半導体装置およびその製造方法
JP2010206096A (ja) 半導体装置及びその製造方法
JP2014045223A (ja) 半導体装置の製造方法
TW201727756A (zh) 橫向擴散金屬氧化半導體元件及其製造方法
JP5906767B2 (ja) 半導体装置とその製造方法
JP2023070568A (ja) 半導体装置およびその製造方法
JP2686125B2 (ja) 静電誘導型スイッチング素子及びその製造方法
JP2013152964A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170905