JPH03104216A - 半導体製造方法 - Google Patents

半導体製造方法

Info

Publication number
JPH03104216A
JPH03104216A JP2233476A JP23347690A JPH03104216A JP H03104216 A JPH03104216 A JP H03104216A JP 2233476 A JP2233476 A JP 2233476A JP 23347690 A JP23347690 A JP 23347690A JP H03104216 A JPH03104216 A JP H03104216A
Authority
JP
Japan
Prior art keywords
pattern transfer
transfer material
layer
opening
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2233476A
Other languages
English (en)
Inventor
Graham William Hills
グラハム　ウィリアムズ　ヒルズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH03104216A publication Critical patent/JPH03104216A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路の製造方法に係り、特に半導
体製造に必要とされる様々な層の制御エッチングの方法
に関する。
［従来の技術］ 一般の集積回路製造過程は、選択的エッチングによる様
々な材料での開口の形成をしばしば有している。例えば
、　　トレンチ”と呼ばれる開口は、シリコンのような
基板内にしばしば形成され、各デバイス間を分離し、容
量性の電荷蓄積を提供する。　バイアス”ウィンドウ”
あるいは“接触穴″と呼ばれる他の開口は、誘電層内に
しばしば製造され、二つの金属化層の間、あるいは金属
化層とトランジスタの活性領域との間の接触を可能にす
る。一般に、これら開口は、開口が製造される材料上に
フォトレジストを堆積することにより形成される。フォ
トレジストの部分は露光される。フォトレジストの露光
部分あるいは露光されていない部分のいずれか（これは
、ボジ型フォトレジストあるいはネガ型フォトレジスト
が使用されるかに依存する）が洗い落とされ、露出した
下層の材料の選択部分を残す。マスクとして機能する残
留レジストにより、下層の材料の露出部分は開口を形成
するようにエッチングされる。この開口は、次のように
適当な材料で埋められる。例えば、開口がトレンチであ
れば、トレンチは誘電材料で埋められ、デバイス相互を
分離する。トレンチが容量性の電荷蓄積に使用されるな
らば、１種以上の導伝材料層で輪郭付される。バイアス
即ちウィンドウは、例えば金属のような導電材料で埋め
られ、二つの金属化層の間、あるいはソース／ドレイン
と上にある金属化層との間に導電性接続を供与する。
一般的に、下層の材料でのパターン化レジストを忠実に
再生することが望ましいと通常考えられている。上にあ
るパターン化レジストの構造より下にある構造の大きさ
（あるいは開口）を大きくあるいは小さく製造しようと
すると、一般に、ウエハ間、ウエハ内、あるいはチップ
内に統一性をなくす結果になる。
下層の材料（垂直壁と共に）内にパターン化レジストを
忠実に再生する工程は、”ゼロデルタ”工程と呼ばれて
いるが、これは、レジストと下にある材料との間の特徴
サイズ幅に差がないからである。時々、“ゼロデルタ“
工程は次のように傾斜壁を有する構造を形成するように
変形される。
傾斜壁を形成するように変形されたゼロデルタ工程の例
は、傾斜バイアス（改良金属ステップ力バレッジに対す
る）の形成であり、傾斜壁（改良誘電力バレッジに対す
る）を有する金属ランナーの形成である。しかし、ゼロ
デルタ工程（傾斜壁さえも伴う）での最小の開口と同様
に最小の構造間幅は、一般にリソグラフィにより限定さ
れる。
半導体産業の当業者は、直接的なりソグラフィにより利
用可能な限界以下の寸法で、バイアス、ウィンドウ、ト
レンチを有する開口を製造する方法を絶えず追求してい
る。
［発明の概要コ 本発明はゼロデルタ工程ではないが、本発明によれば、
利用可能ないかなるリソグラフィ工程により達成し得る
ものより小さい開口の形成が可能である。本発明の実施
例において、材料層（パターン転写材料と呼ばれる）が
、開口がエッチングされる下層材料と上層のフォトレジ
ストとの間に堆積される。よって、パターン転写材料は
、エッチングされる材料とフォトレジストとの間に挟み
込まれる。次に、フォトレジストは従来技術によりパタ
ーン化され、開口を規定する。パターン転写材料は、内
部への傾斜プロファイルを形成する工程によりエッチン
グされる。傾斜プロファイルは、パターン転写材料と下
層基仮との間の境界に開口を定める役割を果たす。しか
し、パターン転写材料により定められた開口の寸法は、
フォトレジストの相当する開口より小さい。次に、パタ
ーン転写材料は、下層材料をエッチングするためのマス
クとして使用され、開口を形成するが、この開口はフォ
トレジストでのりソグラフイにより達成可能な寸法より
小さい寸法を有する。開口は様々な用途に利用されるが
、例えば、ウインドウ即ちバイアスとして、トレンチと
して、あるいは酸化物成長に対するパターンとしてさえ
も利用される。
［実施例］ 第１図において、基仮１１は、主に例えば、シリコン、
エビタキシャル成長シリコン、ガリウムひ素、あるいは
他の適当な材料からなる。ゲート酸化物１３と上層の導
電材料１５は、例えばポリシリコンである。ゲート酸化
物１３と導電材料１５の組合せは、しばしば”ゲートス
タック”と呼ばれる。ゲートスタックは、参照番号２５
により示されている。本発明は、より複雑なゲート構造
を持つ様々なデバイスに応用可能であるが、このゲート
は表面上にシリコンを持つゲートを含む。
簡単なゲートスタックが、ここでは簡便なため示されて
いる。
参照番号１７と参照番号１つとは、それぞれソースとド
レインを示す。フィールド酸化物２１は、デバイス相互
を分離する役割を果たす。本発明は、デバイス相互を分
離する他の手段を使用する集積回路構造に応用可能であ
る。参照番号２３は、二つのトランジスタを接続するゲ
ートランナーを示す。上述の基本トランジスタ構造は、
一般的なＭＯＳトランジスタである。しかし、本発明は
、広く様々なタイプのトランジスタに応用可能であり、
それはバイポーラトランジスタを含んでいる。簡便のた
めに、ＭＯＳトランジスタへの本発明の応用のみを記述
する。
誘電体２７は、前述のトランジスタ構造上に形威される
。誘電体２７は、多くの場合、熱分解気相成長により形
威されたシリコン酸化物である。
誘電体２７を貫通するウィンドウやバイアスを開口し、
それにより導電材料、一般にはアルミニウム、タングス
テン、あるいはポリシリコンが、ウィンドウあるいはバ
イアス内に堆積されることが望ましいと一応考えられる
。導電材料は、様々な構或物間の導電的な相互接続を形
成するように次のようにパターン化される。
フォトレジスト２９は、誘電体２７の上に載る。
フォトレジスト２９内にリソグラフイによりプリントさ
れ得る最小特徴サイズ幅はＤであるとする。
第１図は、フォトレジスト内に各々幅Ｄでパターン化さ
れた開口を例示する。パターン化開口は、ソース１７、
ドレイン１９、ゲート２５、ランナー２３の各々の上の
フォトレジスト内であり第１図に例示される。もちろん
、本発明の実施例では、上述の例示された開口の全てが
下層誘電体２７に転写される必要は必ずしもない。
本発明は、誘電体２７内に、達或可能なりソグラフィに
よる最小幅Ｄより小さなウィンドウ（”接触穴″とも呼
ばれる）のような開口を形成する方法を提供する。幅の
減少は、誘電層２７の表面上で堆積層３１（″パターン
転写材料層”と呼ばれる）により達或され、その後、フ
ォトレジスト２９が堆積され、パターン化される。第１
図は、誘電層２７とパターン化フォトレジスト２９との
間に挟み込まれる層３１を例示する。
パターン転写材料３１に対する適切な候補材料の範躊に
あるものは次の通りである：ボリシリコン、ケイ酸タン
タル、アルミニウム、チタン−タングステン、タングス
テン。パターン転写材料３１に必要とされるどの材料も
、内部への傾斜プロファイルを作るようエッチングされ
得る材料でなければならない。（もちろん、アンダーカ
ットプロファイルは望ましくない。）第２図が例示する
結果は、パターン化フォトレジスト２９をマスクとして
使用し、パターン転写材料３１が、傾斜プロファイルを
作るようにエッチングされる時に得られるものである。
エッチング工程により作られる各璧３２は、内部へと傾
斜する。パターン転写材料３１の底でウィンドウの幅は
、寸法Ｔを有する幅であり、この寸法Ｔは、上述のりソ
グラフィにより達成可能な最小の寸法Ｄより小さい。寸
法Ｔは、寸法Ｄより小さく、理由は、壁３２は内部へと
傾斜しているからである。望ましい傾斜壁３２を作るエ
ッチング工程の例は、次に述べる。
第２図に示される構造が得られた後、パターン転写材料
３１は、次のエッチングステップに対するマスクとして
使用される。次のエッチングステップにおいては、誘電
体２７は、パターン転写材料３１を貫通してエッチング
される。誘電体２７内に形成されたウィンドウ即ちバイ
アスの各々は、パターン転写材料３１内に形成されたウ
ィンドウあるいはバイアスの幅に同じ幅Ｔを有する。よ
って、本発明の工程は、誘電体２７を貫通し、ソース１
７、ドレイン１９、ゲート２５、ランナー２３へのウィ
ンドウ３４を形成するが、ウィンドウ３４は、リソグラ
フィにより達成可能な最小の寸法Ｄより小さな幅Ｔを有
する。
上述の工程は、ゼロデルタ工程ではなく、その理由は、
結果のエッチング幅Ｔは、リソグラフィによる幅Ｄより
小さい。工程のデルタ、すなわち最終的にエッチングさ
れた幅とりソグラフィによる幅との間の差は、△−Ｄ−
Ｔとして定義される。
本発明の工程のデルタは、壁３２上に形成された傾斜の
程度により、またパターン転写材料３１の厚さにより、
制御される。
ウィンドウ即ちバイアス３４が形成された後、標準的な
工程のステップが遂行され、このステップは、（もし必
要ならば）パターン転写材料３１の除去と適当な金属化
の形成とを有する。
様々な材料において、傾斜壁を作る多様なエッチング技
術が存在する。一般に、これらのエッチング技術は、ボ
リマーによる側壁の形成により達或されると考えられる
が、この側壁は、傾斜側面を形成し、エッチングの際の
材料の側面を保護することか多い。しかし、他のメカニ
ズムは、多様な環境下（反応産物の堆積、あるいは基板
温度の制御による供給ガスの種類）で、傾斜側面の形成
の原囚となる。パターン転写材料がアルミニウムである
ときに必要とされる適切なエッチング工程の一例は、「
先細りエッチングのための方法と装置」の名称の、１９
８８年６月３０日に出願した本出願人の米国特許出願に
記載されている。
例 テトラエチルオルソシラン（ＴＥＯＳ）から熱分解気相
成長により堆積された不純物付加の無い酸化ケイ素の８
０００オングストロームの層が、いくつかのシリコン基
板上に堆積された。バターン転写材料は、酸化ケイ素の
最上部上に堆積された。ある場合においては、パターン
転写材料は４０００オングストロームの厚さのアンドー
プのボリシリコンであり、また他の場合においては、バ
ターン転写材料は２５００オングストロームのケイ酸タ
ンタルであった。パターン転写材料は、１．１μｍのフ
ォトレジスト（ＨＰＲ２０４、フントケミカル社の製品
）で被覆された。
フォトレジストは、１．０μｍウィンドウあるいは延長
トレンチの形成のための標準的なレチクルを使用してパ
ターン化された。この時、パターン転写材料は、６０ｓ
ｅｃｓの流量下かつ１０μｍの圧力下においてトリクロ
ロフルオロメタンを用いパターン化された。エッチング
での増加したバイアスあるいはパワーは、側壁の成長を
増加させる（またそれによってパターン転写材料層によ
り得られた傾斜量を増加させる）が、このエッチング工
程への酸素の付加は保護的な側壁の成長を減少させるこ
とが、認められた。結果的に、約５００Ｖの高バイアス
電圧が、６極反応装置内でポリシリコンをエッチングす
るために必要とされる。
パターン転写材料層がエッチングされた後、下層酸化物
は、トリプルオロメタンと酸素を使用してエッチングさ
れた。酸化物でのバイアス即ち、トレンチの幅の減少は
、４０００オングストロームのポリシリコン材料に対し
て０．５μｍ１２５００オングストロームのケイ酸タン
タルに対して０．２４μｍという結果であった。幅減少
量は、パターン転写材料の厚さに依存する、すなわち、
より厚いパターン転写材料はより大きな幅の減少をもた
らす。
本技術の数名の実験者により、（パターン転写材料をエ
ッチングするために使用されるような）側壁保護メカニ
ズムにより制御される異方性を有する工程は、隣接効果
、すなわち、局所的な線密度に関する有効な線幅変化、
に敏感である可能性があると結論されている。例えば、
ポリシリコン●ゲートの従来のエッチングにおいて、分
離されたゲートの線幅は、近接して間をおいて置かれた
ゲートの線幅より微かに大きい可能性がある。しかし、
本発明におけるパターン転写材料のエッチングは、隣接
効果に対してより鈍感であることが期待されているが、
その理由は、ウィンドウ即ちバイアスが存在するからで
ある。よって、特定ウィンドウのエッチング特性は、近
接するウィンドウによりほとんど影響されない。
本発明の技術が最も有効であるのは、平坦化された誘電
体とともに使用される時であるが、平坦化は必ずしも必
要ではない。本発明の技術は、様々な形で３層レジスト
や２層レジストを必要とし、多くの３層手法や２層手法
がゼロデルタ工程であるという事実を有するエッチング
方法とは異なる。
本発明は、誘電体自身内に傾斜側面を作るような誘電体
のエッチングを有する工程を凌ぐ様々な利点をもまた提
供する。しばしば、このような工程は、誘電体のエッチ
ング間に側壁保護の機構を含んでいる。しかし、誘電層
の底での開口の寸法が誘電体の厚さに依存してしまう。
本技術は、下層材料内に傾斜の無い側面を作り、結果的
に誘電層の底での開口の大きさは誘電層の厚さに依存し
ない。
第１図から第３図は、ソース、ゲート、ドレイン、ラン
ナーに対するウィンドウの開口を示すが、本発明は、小
さな開口が望まれる半導体製造のいずれの部分に対して
もまた適用可能である。例えば、本発明の工程は、第１
レベルの金属と第２レベルの金属との間、第２レベルの
金属と第３レベルの金属との間、第１レベルの金属と第
３レベルの金属との間、などにバイアスを開口する際に
応用可能である。（ウィンドウという用語は、誘電体内
の開口を示し、この開口は、ゲート、ソース、ドレイン
、あるいはランナーに対する電気的な接触を可能にする
。バイアスという用語は、誘電体内の開口を示し、この
開口は、導電性ランナーの二つのレベル間の電気的な接
触を可能にする。接触穴という用語は、ウィンドウとバ
イアスとの両方に一般に適用可能である。） 本発明の技術は、ウィンドウあるいはバイアスに加えて
他のタイプの開口を形成するために応用可能である。例
えば、本発明の技術の他の応用例は、第４図に例示され
る完全な構造に例示されている。本図は、どのように本
発明の技術がフィールド酸化物を形成するために使用可
能であるかを例示するが、このフィールド酸化物は、従
来のりソグラフィにより達成可能な寸法より小さな寸法
を有している。参照番号１１１は、シリコンあるいはエ
ビタキシャル戊長したシリコンであり得る基板を意味す
る。参照番号１１２は、パッド酸化物を意味する。参照
番号１１３は、例えば、（ウエハ工程の準備段階の間に
普通は堆積されるような）窒化シリコンの層である。他
の層でも、酸化物層１１２と窒化物層１１３のそれぞれ
に代用可能である。窒化シリコン層１１３の上部は、パ
ターン転写材料１１５である。パターン転写材料１１５
は、傾斜側面１１９を有し、傾斜側面１１９は、前述の
技術により形成されている。層１１３と層１１２は、側
壁１１９を持つ層１１５を使用するマスクとして定義さ
れている。層１１５、層１１３、層１１２が形成された
後、フィールド酸化物１２１は従来技術により成長され
る。図により、パターン転写材料１１５用いずに成長さ
れたフィールド酸化物の幅は、パターン転写材料１１５
を用いて成長されたフィールド酸化物１２１の幅より大
きいであろうことが分かるが、この理由は、傾斜壁１１
９がパターン転写材料開口の大きさを減少させるからで
ある。
第４図に例示される構造は、層１１３とパッド酸化物１
１２との間にポリシリコン緩衝層をもまた有することが
可能である。
本発明の工程は、小さな寸法のトレンチを形成するため
にもまた使用可能である。第５図から第７図が例示する
工程は、直接的なりソグラフィから予想され得る幅より
小さな幅を有するトレンチを形成するために必要とされ
る工程である。第５図を参照すると、参照番号２０１は
材料を示すが、その材料内にトレンチがエッチングされ
る。（トレンチの形成は一般に、デバイスの形成以前に
行われる。）材料２０１は一般に、シリコン、エビタキ
シャル成長したシリコンなどである。参照番号２０３と
参照番号２０５とは、それぞれパッド酸化物層と窒化シ
リコン層とを示す。パッド酸化物層２０３と窒化シリコ
ン層２０５とは一般に、シリコン半導体工程の初明ステ
ップ中に形成される。しかし、これらは、省略可能であ
り、他の層がこれらに代用される。層２０７は、堆積シ
リコン酸化物の厚い層であり、この機能は次のように説
明される。層２０９は、パターン転写材料であり、上記
記載の候補の中から選択可能なパターン転写材料である
。層２１３は、パターン化レジスト材料である。幅Ｄを
有する開口２１５は、従来のりソグラフィ技術によりレ
ジスト２１３内に形成される。Ｄより小さい幅を有する
トレンチが形成されることが望ましい。
レジスト材料２１３がパターン化された後、パターン転
写材料２０９は、上述の技術により内部への傾斜壁２１
７を作るためにエッチングされる。
レジスト２１３は、もし必要ならば、第６図に表される
構造になるように取り除かれる。
酸化物層２０７は、マスクとしてパターン転写材料２０
９を使用してエッチングされる。第７図に例示されるよ
うに、酸化物２０７内の開口の幅はＴであり、幅Ｔは、
レジスト２１３内の開口２１５の寸法Ｄより小さい。酸
化物２０７が層２ｏ５へとエッチングされた後、層２０
５と続いて層２０３とをエッチングするためにエッチン
グ工程の条件を変えることが必要である。もし必要なら
ば、パターン転写層２０９は、酸化物層２０７がエッチ
ングされた後、取り除かれる。その理由は、狭幅トレン
チが酸化物層２０７内に形成され、層２０７は引き続き
下層エッチングに対するマスクとして役割を果たす。最
後に、トレンチ２１１は、マスクとしての役割を果たす
酸化物層２０７を有する基板２０１内にエッチングされ
る。前述のように、酸化物層２０７は比較的厚くあるべ
きであり、それにより、層２０５と層２０３を通してま
た基板２０１内に、品質を落とさずにエッチングするた
めに使用されるエッチング手順に抵抗可能である。
尚、特許請求の範囲に記載された参照番号は、発明の容
易なる理解のためで、その技術的範囲を限定するよう解
釈されるるべきではない。
【図面の簡単な説明】
第１図乃至第３図は、本発明によるデバイス形成の方法
を例示する概要断面図、 第４図は、本発明の構想の一つの応用例の概要透視図、 第５図乃至第７図は、さらに本発明の実施例を例示する
追加の概要断面図である。 出 願 人：アメリカン テレフォン アンド Ｆｌ（；．３ ＦＩＣ；． ７

Claims (10)

    【特許請求の範囲】
  1. （１）第１材料層（２７）を形成するステップ、前記第
    １材料層上にパターン転写材料層（３１）を形成するス
    テップ、 前記パターン転写材料層（３１）上にレジスト材料（２
    ９）を形成するステップ、 前記レジスト材料層（２９）をパターン化するステップ
    、 前記パターン転写材料層（３１）内に少なくとも一つの
    開口を形成するように前記パターン転写材料層をエッチ
    ングするステップ、 前記開口を通して前記第１材料層（２７）をエッチング
    するステップからなり、 前記開口が内部への傾斜側面（３２）を有することを特
    徴とする半導体製造方法。
  2. （２）前記第１材料層（２７）が誘電体であることを特
    徴とする請求項１記載の方法。
  3. （３）前記パターン転写材料（３１）が、ポリシリコン
    、ケイ酸タンタル、アルミニウム、チタン、チタン−タ
    ングステン、タングステン、からなるグループから選択
    されることを特徴とする請求項１記載の方法。
  4. （４）前記パターン転写材料（３１）がポリシリコンで
    あり、前記パターン転写材料（３１）がトリクロロフル
    オロメタンを用いエッチングされることを特徴とする請
    求項１記載の方法。
  5. （５）前記パターン転写材料（３１）がケイ酸タンタル
    であり、前記パターン転写材料（３１）がトリクロロフ
    ルオロメタンを用いエッチングされることを特徴とする
    請求項１記載の方法。
  6. （６）前記第１材料層が二酸化シリコンであり、前記パ
    ターン転写材料が、アンドープ・ポリシリコンであり、 前記アンドープ・ポリシリコンが、約６０ｓｃｃｍの流
    量下かつ約１０μｍの圧力（酸素の存在無しで）下でト
    リクロロフルオロメタンを用い、また約５００Ｖのバイ
    アス電圧下で、エッチングされ、前記ポリシリコン内に
    内部への傾斜壁を有する開口を形成し、前記二酸化シリ
    コンが、前記エッチングされたポリシリコンをマスクと
    して使用してエッチングされ、前記二酸化シリコン内に
    、前記ポリシリコン内の前記開口より小さな開口を少な
    くとも一つ形成することを特徴とする請求項１記載の方
    法。
  7. （７）基板上にパターン転写材料層を形成するステップ
    、 前記パターン転写材料層上にレジスト材料を堆積ステッ
    プ、 少なくとも一つの第１開口を形成する為に、前記レジス
    ト材料をパターン化するステップ、第１開口より小さな
    寸法の少なくとも一つの第２の開口を形成するために、
    前記パターン転写材料層をエッチングするステップ、 前記基板材料の酸化物を成長させるステップ、からなり
    、前記第２の開口がマスクとして機能することを特徴と
    する半導体製造方法。
  8. （８）前記基板がシリコンであることを特徴とする請求
    項７記載の方法。
  9. （９）基板の上にあるパターン転写材料層を形成するス
    テップ、 内部への傾斜側面を有する少なくとも一つの第１開口を
    形成する為に、前記パターン転写材料をパターン化する
    ステップ、 前記基板内にトレンチをエッチングするステップからな
    り、 前記パターン転写材料層がマスクとして機能することを
    特徴とする半導体製造方法。
  10. （１０）前記パターン転写材料層と前記基板との間に少
    なくとも一つの材料層を形成するステップをさらに有す
    ることを特徴とする請求項９記載の方法。
JP2233476A 1989-09-08 1990-09-05 半導体製造方法 Pending JPH03104216A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40492789A 1989-09-08 1989-09-08
US404927 2003-03-31

Publications (1)

Publication Number Publication Date
JPH03104216A true JPH03104216A (ja) 1991-05-01

Family

ID=23601596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2233476A Pending JPH03104216A (ja) 1989-09-08 1990-09-05 半導体製造方法

Country Status (3)

Country Link
US (1) US5913148A (ja)
EP (1) EP0416809A3 (ja)
JP (1) JPH03104216A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208633A (ja) * 2001-01-10 2002-07-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005129932A (ja) * 2003-10-21 2005-05-19 Sharp Corp 半導体デバイス製造方法および半導体デバイス
US7041602B2 (en) 2003-01-31 2006-05-09 Oki Electric Industry Co., Ltd. Method of fabricating semiconductor device
JP2006322183A (ja) * 2005-05-18 2006-11-30 Teijin Nestex Ltd 網戸用ネット
CN1327292C (zh) * 1998-10-30 2007-07-18 国际商业机器公司 制作自对准部件的方法
JP2007197978A (ja) * 2006-01-25 2007-08-09 Seiki Juko Kk 花粉除け網戸及び該網戸における花粉除けスクリーンの張設方法
JP2015070152A (ja) * 2013-09-30 2015-04-13 トヨタ自動車株式会社 半導体装置とその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1248534B (it) * 1991-06-24 1995-01-19 Sgs Thomson Microelectronics Procedimento per la realizzazione di strutture di calibrazione particolarmente per la taratura di macchine di misura del disallineamento in circuiti integrati in genere.
EP0554123A1 (en) * 1992-01-31 1993-08-04 STMicroelectronics, Inc. A method for forming a contact
JP2787646B2 (ja) 1992-11-27 1998-08-20 三菱電機株式会社 半導体装置の製造方法
KR960006822B1 (ko) * 1993-04-15 1996-05-23 삼성전자주식회사 반도체장치의 미세패턴 형성방법
US6008121A (en) * 1996-03-19 1999-12-28 Siemens Aktiengesellschaft Etching high aspect contact holes in solid state devices
KR100327123B1 (ko) * 1998-03-30 2002-08-24 삼성전자 주식회사 디램셀캐패시터의제조방법
US6461963B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Utilization of disappearing silicon hard mask for fabrication of semiconductor structures
US6514867B1 (en) * 2001-03-26 2003-02-04 Advanced Micro Devices, Inc. Method of creating narrow trench lines using hard mask
US6514868B1 (en) * 2001-03-26 2003-02-04 Advanced Micro Devices, Inc. Method of creating a smaller contact using hard mask
US6605519B2 (en) * 2001-05-02 2003-08-12 Unaxis Usa, Inc. Method for thin film lift-off processes using lateral extended etching masks and device
JP2002353195A (ja) * 2001-05-23 2002-12-06 Sony Corp 半導体装置の製造方法
US6660456B2 (en) 2001-06-27 2003-12-09 International Business Machines Corporation Technique for the size reduction of vias and other images in semiconductor chips
US6743712B2 (en) * 2002-07-12 2004-06-01 Intel Corporation Method of making a semiconductor device by forming a masking layer with a tapered etch profile
US6730600B2 (en) 2002-09-27 2004-05-04 Agere Systems, Inc. Method of dry etching a semiconductor device in the absence of a plasma
US6774032B1 (en) * 2003-05-30 2004-08-10 Intel Corporation Method of making a semiconductor device by forming a masking layer with a tapered etch profile
US7232762B2 (en) * 2004-06-16 2007-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an improved low power SRAM contact
WO2008015212A1 (en) * 2006-08-02 2008-02-07 Koninklijke Philips Electronics N.V. Novel hard mask structure for patterning features in semiconductor devices
US7973413B2 (en) 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
DE102008045036B4 (de) * 2008-08-29 2011-06-22 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen
US8232137B2 (en) * 2009-12-10 2012-07-31 Intersil Americas Inc. Heat conduction for chip stacks and 3-D circuits
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60148165A (ja) * 1984-01-13 1985-08-05 Toshiba Corp 半導体記憶装置の製造方法
JPS6250979A (ja) * 1985-08-30 1987-03-05 Canon Inc 画像処理装置
JPS6340323A (ja) * 1986-08-05 1988-02-20 Fujitsu Ltd 微細パタ−ンの形成方法
JPS63124527A (ja) * 1986-11-14 1988-05-28 Nec Corp 半導体装置の製造方法
JPS6432627A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Low-temperature dry etching method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476623A (en) * 1979-10-22 1984-10-16 International Business Machines Corporation Method of fabricating a bipolar dynamic memory cell
JPS5753960A (ja) * 1980-09-16 1982-03-31 Matsushita Electronics Corp Sentakusankamakunokeiseihoho
JPS59130426A (ja) * 1983-01-17 1984-07-27 Toshiba Corp 半導体装置の製造方法
US4439270A (en) * 1983-08-08 1984-03-27 International Business Machines Corporation Process for the controlled etching of tapered vias in borosilicate glass dielectrics
US4534826A (en) * 1983-12-29 1985-08-13 Ibm Corporation Trench etch process for dielectric isolation
US4487652A (en) * 1984-03-30 1984-12-11 Motorola, Inc. Slope etch of polyimide
JPS6167245A (ja) * 1984-09-10 1986-04-07 Rohm Co Ltd 半導体装置及びその製造方法
US4784719A (en) * 1985-06-28 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Dry etching procedure
KR930006526B1 (ko) * 1985-06-28 1993-07-16 아메리칸 텔리폰 앤드 텔레그라프 캄파니 반도체 장치 제조 공정
JPS6336547A (ja) * 1986-07-31 1988-02-17 Nec Corp 半導体装置の製造方法
EP0263220B1 (en) * 1986-10-08 1992-09-09 International Business Machines Corporation Method of forming a via-having a desired slope in a photoresist masked composite insulating layer
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
US4812418A (en) * 1987-11-27 1989-03-14 Motorola, Inc. Micron and submicron patterning without using a lithographic mask having submicron dimensions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60148165A (ja) * 1984-01-13 1985-08-05 Toshiba Corp 半導体記憶装置の製造方法
JPS6250979A (ja) * 1985-08-30 1987-03-05 Canon Inc 画像処理装置
JPS6340323A (ja) * 1986-08-05 1988-02-20 Fujitsu Ltd 微細パタ−ンの形成方法
JPS63124527A (ja) * 1986-11-14 1988-05-28 Nec Corp 半導体装置の製造方法
JPS6432627A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Low-temperature dry etching method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327292C (zh) * 1998-10-30 2007-07-18 国际商业机器公司 制作自对准部件的方法
JP2002208633A (ja) * 2001-01-10 2002-07-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7041602B2 (en) 2003-01-31 2006-05-09 Oki Electric Industry Co., Ltd. Method of fabricating semiconductor device
JP2005129932A (ja) * 2003-10-21 2005-05-19 Sharp Corp 半導体デバイス製造方法および半導体デバイス
JP2006322183A (ja) * 2005-05-18 2006-11-30 Teijin Nestex Ltd 網戸用ネット
JP2007197978A (ja) * 2006-01-25 2007-08-09 Seiki Juko Kk 花粉除け網戸及び該網戸における花粉除けスクリーンの張設方法
JP2015070152A (ja) * 2013-09-30 2015-04-13 トヨタ自動車株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
EP0416809A2 (en) 1991-03-13
US5913148A (en) 1999-06-15
EP0416809A3 (en) 1991-08-07

Similar Documents

Publication Publication Date Title
JPH03104216A (ja) 半導体製造方法
US5077234A (en) Planarization process utilizing three resist layers
US4746630A (en) Method for producing recessed field oxide with improved sidewall characteristics
US6716761B2 (en) Method of forming fine patterns
KR100280622B1 (ko) 반도체 장치의 콘택 형성 방법
US20120184105A1 (en) Method of forming openings
US20080303141A1 (en) Method for etching a substrate and a device formed using the method
US7361588B2 (en) Etch process for CD reduction of arc material
US6932916B2 (en) Semiconductor substrate with trenches of varying depth
US6136723A (en) Dry etching process and a fabrication process of a semiconductor device using such a dry etching process
US6010955A (en) Electrical connection forming process for semiconductor devices
US11508618B2 (en) Multicolor self-aligned contact selective etch
US6579808B2 (en) Method of fabricating a semiconductor device
US11961740B2 (en) Manufacturing method for integrating gate dielectric layers of different thicknesses
KR100385649B1 (ko) 반도체 장치의 제조방법
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
US4886763A (en) Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench
JPH07161806A (ja) 半導体装置の製造方法
KR100480233B1 (ko) 반도체 소자의 콘택홀 형성방법
US7169711B1 (en) Method of using carbon spacers for critical dimension (CD) reduction
US6974774B1 (en) Methods of forming a contact opening in a semiconductor assembly using a disposable hard mask
US20040127034A1 (en) Method for fabricating semiconductor device
US6150215A (en) Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR)
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19980053393A (ko) 반도체 장치의 제조방법