JPS60148165A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPS60148165A JPS60148165A JP59004364A JP436484A JPS60148165A JP S60148165 A JPS60148165 A JP S60148165A JP 59004364 A JP59004364 A JP 59004364A JP 436484 A JP436484 A JP 436484A JP S60148165 A JPS60148165 A JP S60148165A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- groove
- etching
- masks
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000003860 storage Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052681 coesite Inorganic materials 0.000 abstract description 10
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 10
- 239000000377 silicon dioxide Substances 0.000 abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 10
- 229910052682 stishovite Inorganic materials 0.000 abstract description 10
- 229910052905 tridymite Inorganic materials 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/014—Capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/168—V-Grooves
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は半導体記憶装置の製造方法に係り、特にメモリ
キャパシタ領域に溝を設けて高集積化と高性能化を可能
にしたダイナミック型の半導体記憶装置の製造方法に関
するものである。
キャパシタ領域に溝を設けて高集積化と高性能化を可能
にしたダイナミック型の半導体記憶装置の製造方法に関
するものである。
[発明の技術的背景とその問題点1
1つのメモリキャパシタと1つのスイッチングトランジ
スタとからなるダイナミック型のメモリセルは高集積化
が可能なため、広くメモリ素子に用いられている。しか
し高集積化か進み1つのセル当りの面積が減少するとメ
モリキャパシタの面積が減少し、キャパシタに蓄えられ
る電荷の量が著しく減少する。このためメモリ内容が間
違って読み出されたり、あるいはα線等の放射線により
発生した電荷によりメモリの内容が破壊されたりする問
題があった。この様な問題を解決するためメモリキャパ
シタ部の基板表面に溝を掘り、表面積を大きくすること
により容量を増大させ、もって蓄積電荷の量を増大させ
る方法が検討されている。第1図はこの様なダイナミッ
クセルの一例の2ビット分が示されている。第1図(a
)は平面図、同図(b)はそのA−A ′に沿った断
面図である。
スタとからなるダイナミック型のメモリセルは高集積化
が可能なため、広くメモリ素子に用いられている。しか
し高集積化か進み1つのセル当りの面積が減少するとメ
モリキャパシタの面積が減少し、キャパシタに蓄えられ
る電荷の量が著しく減少する。このためメモリ内容が間
違って読み出されたり、あるいはα線等の放射線により
発生した電荷によりメモリの内容が破壊されたりする問
題があった。この様な問題を解決するためメモリキャパ
シタ部の基板表面に溝を掘り、表面積を大きくすること
により容量を増大させ、もって蓄積電荷の量を増大させ
る方法が検討されている。第1図はこの様なダイナミッ
クセルの一例の2ビット分が示されている。第1図(a
)は平面図、同図(b)はそのA−A ′に沿った断
面図である。
図において11は例えばP型シリコン基板、12は素子
分離用絶縁膜であり、メモリキャパシタ領域の一部に溝
131,132が形成され、これら溝131,132の
部分を含む領域にグー1〜絶縁l!14を介して共通キ
ャパシタ電極16が形成されている。151,152は
スイッチング1〜ランジスタのゲート電極である。この
構成では、溝131,132の側面の面積増加により、
キャパシタ容量の大きさは溝を掘らない場合の2〜3倍
に増加させることができ、セルを微細化しても蓄積電荷
量が減少するのを防ぐことができる。
分離用絶縁膜であり、メモリキャパシタ領域の一部に溝
131,132が形成され、これら溝131,132の
部分を含む領域にグー1〜絶縁l!14を介して共通キ
ャパシタ電極16が形成されている。151,152は
スイッチング1〜ランジスタのゲート電極である。この
構成では、溝131,132の側面の面積増加により、
キャパシタ容量の大きさは溝を掘らない場合の2〜3倍
に増加させることができ、セルを微細化しても蓄積電荷
量が減少するのを防ぐことができる。
しかしこのセル構造にも問題かある。溝131゜132
を掘るためのマスクの開口部をマスク合わせによって形
成しているため、セルか更に小さくなると正確な形状で
開口部を形成できなくなること、その結果どして溝側壁
部の面積も大きくてきす十分に容量の大きさをかせぐこ
とができないことなどである。つまりメモリセルに蓄え
られる電荷量が少くなるばかりか、場所によって容囲値
が異なるなどして、メモリ素子の動作に著しい不都合を
生じる。又、素子分離領域の幅が狭くなると、隣接する
セルの溝131と132の間でパンチスルーが生じ電荷
が失われデータに誤りが生じる。
を掘るためのマスクの開口部をマスク合わせによって形
成しているため、セルか更に小さくなると正確な形状で
開口部を形成できなくなること、その結果どして溝側壁
部の面積も大きくてきす十分に容量の大きさをかせぐこ
とができないことなどである。つまりメモリセルに蓄え
られる電荷量が少くなるばかりか、場所によって容囲値
が異なるなどして、メモリ素子の動作に著しい不都合を
生じる。又、素子分離領域の幅が狭くなると、隣接する
セルの溝131と132の間でパンチスルーが生じ電荷
が失われデータに誤りが生じる。
これは例えば、溝131側には電荷が蓄えられ、溝13
2側には電荷が零の場合、溝131から132に電荷が
移動するといった問題であり、これを防ぐには隣接する
メモリセル間の距離を大きく引き離す必要が生じ、高集
積化の大きな妨げとなっていた。
2側には電荷が零の場合、溝131から132に電荷が
移動するといった問題であり、これを防ぐには隣接する
メモリセル間の距離を大きく引き離す必要が生じ、高集
積化の大きな妨げとなっていた。
[発明の目的]
本発明は以上の点に鑑みなされたものであり、微細化に
適した半導体記憶装置の製造方法を提供するものである
。
適した半導体記憶装置の製造方法を提供するものである
。
[発明の概要]
本発明は、まず半導体基板表面の素子形成領域を覆う第
1のマスクを形成し、次いで第1のマスクと異なる材料
膜の第2のマスクを異方性エツチング法を利用した側壁
残しの技術を用いて前記第1のマスクの周辺部にのみ形
成する。そしてこれら第1、第2のマスクを耐エツチン
グマスクとして用いて基板をエツチングすることにより
素子分離領域に第1の溝を形成し、この第1の溝には絶
縁膜を充填する。この後第1のマスクのうち少くともメ
モリキャパシタ領域の部分をエツチング除去し、前記第
2のマスクと前記第1の溝に埋込まれた絶縁膜を耐エツ
チングマスクとしてメモリキャパシタ領域の基板をエツ
チングして第2の満を形成し、この第2の溝を含む領域
にゲート絶縁膜を介してキャパシタ電極を形成する。
1のマスクを形成し、次いで第1のマスクと異なる材料
膜の第2のマスクを異方性エツチング法を利用した側壁
残しの技術を用いて前記第1のマスクの周辺部にのみ形
成する。そしてこれら第1、第2のマスクを耐エツチン
グマスクとして用いて基板をエツチングすることにより
素子分離領域に第1の溝を形成し、この第1の溝には絶
縁膜を充填する。この後第1のマスクのうち少くともメ
モリキャパシタ領域の部分をエツチング除去し、前記第
2のマスクと前記第1の溝に埋込まれた絶縁膜を耐エツ
チングマスクとしてメモリキャパシタ領域の基板をエツ
チングして第2の満を形成し、この第2の溝を含む領域
にゲート絶縁膜を介してキャパシタ電極を形成する。
[発明の効果]
本発明によれば、素子分離領域に形成される第1の溝と
メモリキャパシタ領域に形成される第2の溝との間隔が
、側壁残しによる第2のマスクにより自己整合的に規定
され、メモリセルの微細化が可能となる。しかも素子分
離領域をできるだけ小さくし、メモリキャパシタfl[
の溝を大きくしてキャパシタ容量を大きく保つことがで
き、微細化したメモリセルの特性向上を図ることかでき
る。
メモリキャパシタ領域に形成される第2の溝との間隔が
、側壁残しによる第2のマスクにより自己整合的に規定
され、メモリセルの微細化が可能となる。しかも素子分
離領域をできるだけ小さくし、メモリキャパシタfl[
の溝を大きくしてキャパシタ容量を大きく保つことがで
き、微細化したメモリセルの特性向上を図ることかでき
る。
[発明の実施例]
本発明の一実施例を第2図に示した工程断面図により説
明する。第3図は主要工程での平面図を示しており、第
2図の断面は第3図のA−A’位置のそれである。まず
ρ型シリコン基板21上に例えばSiO2膜22と5i
3N4膜23の積層膜を形成し、これを所定の形状にパ
ターニングして素子形成領域に第1のマスク241.2
42を形成する(第2図(a)、第3図(a))。この
パターニングにはりアクティブ・イオン・エツチング(
RIE)やイオン・ミリング、スパッタリングなど異方
性ドライエツチング法を用いるのが好ましい。又、ここ
で形成する膜は、上記材料に限る必要は全くなく、後の
シリコン基板のエツチングに際しマスクとなればよい。
明する。第3図は主要工程での平面図を示しており、第
2図の断面は第3図のA−A’位置のそれである。まず
ρ型シリコン基板21上に例えばSiO2膜22と5i
3N4膜23の積層膜を形成し、これを所定の形状にパ
ターニングして素子形成領域に第1のマスク241.2
42を形成する(第2図(a)、第3図(a))。この
パターニングにはりアクティブ・イオン・エツチング(
RIE)やイオン・ミリング、スパッタリングなど異方
性ドライエツチング法を用いるのが好ましい。又、ここ
で形成する膜は、上記材料に限る必要は全くなく、後の
シリコン基板のエツチングに際しマスクとなればよい。
従って全層SiO2あるいはSi 3 N4 I!でも
よく、その他AJL20s 、Af、ポリSiやあるい
はそれらを組み合せた多層膜のいずれであってもよい。
よく、その他AJL20s 、Af、ポリSiやあるい
はそれらを組み合せた多層膜のいずれであってもよい。
ただしポリS1を用いる場合は少くとも上部表面を他の
材料、たとえば熱酸化膜などで覆い、Si!!板る。又
ここで用いた積層膜の厚さは0.3μ〜1μm程度であ
るが、これ以外の膜厚を用いてもよいことは言うまでも
ない。
材料、たとえば熱酸化膜などで覆い、Si!!板る。又
ここで用いた積層膜の厚さは0.3μ〜1μm程度であ
るが、これ以外の膜厚を用いてもよいことは言うまでも
ない。
次に例えばCVD SiO2膜25ヲ0.3〜0.5μ
mの厚さで全面に堆積しく第2図(b)〉、例えばCF
4とH2を用いたRIE法で全面エツチングを行うこと
により、すでにパターニングされている第1のマスク2
41,242の周辺部にのみ第2のマスク251.25
2として残置させる(第2図(C)、第3図(b))。
mの厚さで全面に堆積しく第2図(b)〉、例えばCF
4とH2を用いたRIE法で全面エツチングを行うこと
により、すでにパターニングされている第1のマスク2
41,242の周辺部にのみ第2のマスク251.25
2として残置させる(第2図(C)、第3図(b))。
ここで第1゜第2のマスクは、互いに材料が異なり、従
ってエツチング特性が異なることが重要である。
ってエツチング特性が異なることが重要である。
次にこれら第1のマスク241.242および第2のマ
スク251.252を耐エツチングマスクとしてSi基
板21をRIE法によりエツチングし素子分離領域に第
1の溝26を形成する(第2図(d))。次にこの第1
の溝26にはCVDSiO2膜27を埋め込む(第2図
(P3>)、この埋め込み工程には、エッチバック平坦
化の技術を用いてもよいし又他のいがなる埋め込み技術
を用いてもよい。又基板シリコンを熱酸化して5iQ2
を形成してもよい。
スク251.252を耐エツチングマスクとしてSi基
板21をRIE法によりエツチングし素子分離領域に第
1の溝26を形成する(第2図(d))。次にこの第1
の溝26にはCVDSiO2膜27を埋め込む(第2図
(P3>)、この埋め込み工程には、エッチバック平坦
化の技術を用いてもよいし又他のいがなる埋め込み技術
を用いてもよい。又基板シリコンを熱酸化して5iQ2
を形成してもよい。
次に、第1のマスク24j、242を構成する5t3N
4膜23. その下(7)St 02 N!22を順次
除去して、メモリキャパシタ領域に形成すべき溝のスイ
ッチングトランジスタ側端部を規定するフォトレジスト
281.282を形成し、これと前記第2のマスク25
夏、252および埋込みSiO2膜27を耐エツチング
マスクとして用いてRIEにより基板をエツチングし、
メモリキャパシタ領域に第2の溝291.292を形成
する(第2図(f)、第3図(C))。図から明らかな
ように、メモリキャパシタ領域の第2の溝291゜29
2と素子分離領域の第1の溝26との間は、第2のマス
ク251.252によってセルファラインされた薄いシ
リコン層の壁で分離された状態となる。
4膜23. その下(7)St 02 N!22を順次
除去して、メモリキャパシタ領域に形成すべき溝のスイ
ッチングトランジスタ側端部を規定するフォトレジスト
281.282を形成し、これと前記第2のマスク25
夏、252および埋込みSiO2膜27を耐エツチング
マスクとして用いてRIEにより基板をエツチングし、
メモリキャパシタ領域に第2の溝291.292を形成
する(第2図(f)、第3図(C))。図から明らかな
ように、メモリキャパシタ領域の第2の溝291゜29
2と素子分離領域の第1の溝26との間は、第2のマス
ク251.252によってセルファラインされた薄いシ
リコン層の壁で分離された状態となる。
なお、第2図(f)ではフォトレジスト281゜282
を基板上に直接形成するように示したが、5102膜な
どを介して形成してもよいし、またレジスト以外のマス
ク材を用いてもよい。また例えば第1のマスク241.
242を全て除去することをせず、メモリキャパシタ領
域のみ選択的に除去し、残された第1のマスクをそのま
ま上記レジスト281.282の代りに耐エツチングマ
スクとして用いることができる。
を基板上に直接形成するように示したが、5102膜な
どを介して形成してもよいし、またレジスト以外のマス
ク材を用いてもよい。また例えば第1のマスク241.
242を全て除去することをせず、メモリキャパシタ領
域のみ選択的に除去し、残された第1のマスクをそのま
ま上記レジスト281.282の代りに耐エツチングマ
スクとして用いることができる。
この後、レジスト281..282を除去し、素子領域
に熱酸化jII等のゲート絶R膜3oを介してポリSt
の堆積、パターニングにより、キャパシタ電極313を
形成する(第2図(g))。更にその後スイッチトラン
ジスタのゲート電極311゜312を形成する。この実
施例では、キャパシタ電極313を形成した後のメモリ
キャパシタ領域に残る凹部にも重ねてポリSi 32+
、322を埋込んでいる。これは表面平坦化の目的で
行うものであり、必ずしも行わなくてよい。
に熱酸化jII等のゲート絶R膜3oを介してポリSt
の堆積、パターニングにより、キャパシタ電極313を
形成する(第2図(g))。更にその後スイッチトラン
ジスタのゲート電極311゜312を形成する。この実
施例では、キャパシタ電極313を形成した後のメモリ
キャパシタ領域に残る凹部にも重ねてポリSi 32+
、322を埋込んでいる。これは表面平坦化の目的で
行うものであり、必ずしも行わなくてよい。
本実施例の方法によると、メモリキャパシタ部の溝形成
のための耐エツチングマスクの主要部をなす第2のマス
ク251.252の形成がマスク合せを用いることなく
セルファラインで実現されているため、十分大きな溝を
開けることが可能になり、従ってメモリキャパシタの容
量を十分大きくとることができた。又隣接するメモリセ
ルの溝291と292は埋め込みSiO2膜27膜力7
されているため、パンチスルーによりこれらの溝291
.292の間で電荷の移動の生じることがなくなった。
のための耐エツチングマスクの主要部をなす第2のマス
ク251.252の形成がマスク合せを用いることなく
セルファラインで実現されているため、十分大きな溝を
開けることが可能になり、従ってメモリキャパシタの容
量を十分大きくとることができた。又隣接するメモリセ
ルの溝291と292は埋め込みSiO2膜27膜力7
されているため、パンチスルーによりこれらの溝291
.292の間で電荷の移動の生じることがなくなった。
従って隣接セル間の距離は十分に小さくすることが可能
になり高集積化が実現できた。
になり高集積化が実現できた。
以上のように本発明によって、メモリセルの特性・信頼
性が向上しただけでなく、更に微細なセルを形成し高集
積化も実現することができた。
性が向上しただけでなく、更に微細なセルを形成し高集
積化も実現することができた。
また本発明では、メモリキャパシタ領域と素子分離領域
の溝部の深さは自由にえらぶことかでき、例えば素子分
離領域の溝の深さをメモリキャパシタ領域の溝の深さよ
り大きくすることにより、セル間のバンチスルー防止を
より有効に行うことが出来る。
の溝部の深さは自由にえらぶことかでき、例えば素子分
離領域の溝の深さをメモリキャパシタ領域の溝の深さよ
り大きくすることにより、セル間のバンチスルー防止を
より有効に行うことが出来る。
なお、上記実施例では、主面に対して垂直な面をもった
溝を形成する場合のみについて述べたが、主面に対し傾
斜した面で構成された溝を形成してもよい。この様な実
施例による最終的な断面構造を第4図〜第6図に示す。
溝を形成する場合のみについて述べたが、主面に対し傾
斜した面で構成された溝を形成してもよい。この様な実
施例による最終的な断面構造を第4図〜第6図に示す。
これらの図で先の実施例と対応する部分には先の実施例
と同一符号を付しである。又上記実施例では基板の導電
型をp型としたがn型でも同様に適用できる。又反転防
止のための素子分離領域へのイオン注入やキャパシタ部
へのイオン注入や拡散など、必要な不純物の導入につい
ても特に述べていないが、これらのイオン注入や拡散を
行っても本発明の主旨と異るものとはならない。
と同一符号を付しである。又上記実施例では基板の導電
型をp型としたがn型でも同様に適用できる。又反転防
止のための素子分離領域へのイオン注入やキャパシタ部
へのイオン注入や拡散など、必要な不純物の導入につい
ても特に述べていないが、これらのイオン注入や拡散を
行っても本発明の主旨と異るものとはならない。
第4図〜第6図に示したような斜面をもった溝の構造で
は、このようなイオン注入が容易に行えるという特徴を
もつ。尚、上記実施例では素子分離領域の溝26にはS
iO2を埋め込む場合についてのみ述べたが、絶縁物で
あれば何でもよい、更に多結晶シリコンの様に導体であ
っても絶縁物層によって、基板21やゲート電極313
より分離されており実効的に絶縁体として機能すればよ
い。更には素子分離領域の溝26に、5iOz層を介し
て埋め込まれた多結晶シリコン層がキャパシタ電極31
3と電気的につながっていても、満26表面のSi基板
が反転を生じない様な条件で用いれば何ら問題を生じる
ことはない。
は、このようなイオン注入が容易に行えるという特徴を
もつ。尚、上記実施例では素子分離領域の溝26にはS
iO2を埋め込む場合についてのみ述べたが、絶縁物で
あれば何でもよい、更に多結晶シリコンの様に導体であ
っても絶縁物層によって、基板21やゲート電極313
より分離されており実効的に絶縁体として機能すればよ
い。更には素子分離領域の溝26に、5iOz層を介し
て埋め込まれた多結晶シリコン層がキャパシタ電極31
3と電気的につながっていても、満26表面のSi基板
が反転を生じない様な条件で用いれば何ら問題を生じる
ことはない。
第1図(a)、(b)は従来のメモリセルを示す平面図
と断面図、第2図(a )〜(g)は本発明の実施例を
示す工程断面図、第3図(a)〜(C)はその主要工程
の平面図、第4図〜第6図は他の実施例によるメモリセ
ルを示す断面図である。 21・・・p型シリコン基板、22・・・SiO2膜、
23・・・3i :l N4膜、241,242・・・
第1のマスク、25−CVD 5i02膜、251,2
52・・・第2のマスク、26・・・第1の溝、27・
・・素子分離用cVD Si 02膜、28t 、28
2−7’+トレジスト、291,292・・・第2の溝
、30・・・ゲート絶縁膜、311,312・・・スイ
ッチング1ヘランジスタ・グー1〜電極、313・・・
キャパシタ電極。 第1図 13+ 132
と断面図、第2図(a )〜(g)は本発明の実施例を
示す工程断面図、第3図(a)〜(C)はその主要工程
の平面図、第4図〜第6図は他の実施例によるメモリセ
ルを示す断面図である。 21・・・p型シリコン基板、22・・・SiO2膜、
23・・・3i :l N4膜、241,242・・・
第1のマスク、25−CVD 5i02膜、251,2
52・・・第2のマスク、26・・・第1の溝、27・
・・素子分離用cVD Si 02膜、28t 、28
2−7’+トレジスト、291,292・・・第2の溝
、30・・・ゲート絶縁膜、311,312・・・スイ
ッチング1ヘランジスタ・グー1〜電極、313・・・
キャパシタ電極。 第1図 13+ 132
Claims (1)
- 【特許請求の範囲】 (1) メモリキャパシタを有する半導体記憶装置の製
造方法において、半導体基板の素子形成領域に第1のマ
スクを形成する工程と、この後前記第1のマスクと異な
る材料膜を全面に堆積しこれを異方性ドライエツチング
法によりエツチングして前記第1のマスク周辺部にのみ
第2のマスクとして残置させる工程と、この後前記第1
および第2のマスクを耐エツチングマスクとして用いて
半一体基板を選択エツチングして素子分離領域に第1の
溝を形成する工程と、形成された第1の溝に絶縁膜を埋
込む工程と、この後前記第1のマスクを少くともメモリ
キャパシタ領域についてエツチング除去し前記第2のマ
スクと前記第1の溝に埋込まれた絶縁膜を耐エツチング
マスクとして用いて半導体基板を選択エツチングしてメ
モリキャパシタ領域に第2の溝を形成する工程と、形成
された第2の溝にゲート絶縁膜を介してキャパシタ電極
を形成する工程とを備えたことを特徴とする半導体記憶
装置の製造方法。 (2前記第2の溝を形成する工程は、前記第1のマスク
を全て除去してスイッチングトランジスタ領域をおおう
レジストを形成し、このレジストと前記第2のマスクお
よび前記第1の溝に埋込まれた絶縁膜を対エツチングマ
スクとして用いて基板を選択エツチングするものである
特許請求の範囲第1項記載の半導体記憶装置の製造方法
。 (3)前記第2の溝を形成する工程は、前記第1のマス
クをメモリキャパシタ領域のみ除去し、残された第1の
マスクと前記第2のマスクおよび前記第1の溝に埋込ま
れた絶縁膜を対エツチングマスクとして用いて基板を選
択エツチングするものである特許請求の範囲第1項の半
導体記憶8置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59004364A JPH0665225B2 (ja) | 1984-01-13 | 1984-01-13 | 半導体記憶装置の製造方法 |
DE8484308702T DE3473091D1 (en) | 1984-01-13 | 1984-12-13 | Method of manufacturing semiconductor memory device having trench memory capacitor |
EP84308702A EP0150597B1 (en) | 1984-01-13 | 1984-12-13 | Method of manufacturing semiconductor memory device having trench memory capacitor |
US06/681,129 US4577395A (en) | 1984-01-13 | 1984-12-13 | Method of manufacturing semiconductor memory device having trench memory capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59004364A JPH0665225B2 (ja) | 1984-01-13 | 1984-01-13 | 半導体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60148165A true JPS60148165A (ja) | 1985-08-05 |
JPH0665225B2 JPH0665225B2 (ja) | 1994-08-22 |
Family
ID=11582319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59004364A Expired - Lifetime JPH0665225B2 (ja) | 1984-01-13 | 1984-01-13 | 半導体記憶装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4577395A (ja) |
EP (1) | EP0150597B1 (ja) |
JP (1) | JPH0665225B2 (ja) |
DE (1) | DE3473091D1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6465862A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
JPH03104216A (ja) * | 1989-09-08 | 1991-05-01 | American Teleph & Telegr Co <Att> | 半導体製造方法 |
US5780332A (en) * | 1996-03-11 | 1998-07-14 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device with a trench capacitor |
JP2007165862A (ja) * | 2005-11-15 | 2007-06-28 | Toshiba Corp | 半導体装置の製造方法 |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4579812A (en) * | 1984-02-03 | 1986-04-01 | Advanced Micro Devices, Inc. | Process for forming slots of different types in self-aligned relationship using a latent image mask |
KR900000170B1 (ko) * | 1984-06-05 | 1990-01-23 | 가부시끼가이샤 도오시바 | 다이내믹형 메모리셀과 그 제조방법 |
JPS6126261A (ja) * | 1984-07-16 | 1986-02-05 | Nippon Telegr & Teleph Corp <Ntt> | 縦形mos電界効果トランジスタの製造方法 |
JPS61179568A (ja) * | 1984-12-29 | 1986-08-12 | Fujitsu Ltd | 半導体記憶装置の製造方法 |
JP2604705B2 (ja) * | 1985-04-03 | 1997-04-30 | 松下電子工業株式会社 | Mosキヤパシタの製造方法 |
US4704705A (en) * | 1985-07-19 | 1987-11-03 | Texas Instruments Incorporated | Two transistor DRAM cell and array |
JPS6251248A (ja) * | 1985-08-30 | 1987-03-05 | Toshiba Corp | 半導体装置の製造方法 |
US5462767A (en) * | 1985-09-21 | 1995-10-31 | Semiconductor Energy Laboratory Co., Ltd. | CVD of conformal coatings over a depression using alkylmetal precursors |
US4704368A (en) * | 1985-10-30 | 1987-11-03 | International Business Machines Corporation | Method of making trench-incorporated monolithic semiconductor capacitor and high density dynamic memory cells including the capacitor |
US4686552A (en) * | 1986-05-20 | 1987-08-11 | Motorola, Inc. | Integrated circuit trench cell |
JPS6376330A (ja) * | 1986-09-18 | 1988-04-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US4785337A (en) * | 1986-10-17 | 1988-11-15 | International Business Machines Corporation | Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes |
US4871630A (en) * | 1986-10-28 | 1989-10-03 | International Business Machines Corporation | Mask using lithographic image size reduction |
US4707218A (en) * | 1986-10-28 | 1987-11-17 | International Business Machines Corporation | Lithographic image size reduction |
JPS63158869A (ja) * | 1986-12-23 | 1988-07-01 | Oki Electric Ind Co Ltd | 半導体メモリ装置 |
US4860070A (en) * | 1987-01-09 | 1989-08-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device comprising trench memory cells |
JPS63198323A (ja) * | 1987-02-13 | 1988-08-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPS6450425A (en) * | 1987-08-20 | 1989-02-27 | Toshiba Corp | Formation of fine pattern |
US4870029A (en) * | 1987-10-09 | 1989-09-26 | American Telephone And Telegraph Company, At&T-Technologies, Inc. | Method of forming complementary device structures in partially processed dielectrically isolated wafers |
US4838991A (en) * | 1987-10-30 | 1989-06-13 | International Business Machines Corporation | Process for defining organic sidewall structures |
JPH01128559A (ja) * | 1987-11-13 | 1989-05-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US5258321A (en) * | 1988-01-14 | 1993-11-02 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method for semiconductor memory device having stacked trench capacitors and improved intercell isolation |
US5100823A (en) * | 1988-02-29 | 1992-03-31 | Motorola, Inc. | Method of making buried stacked transistor-capacitor |
US4918454A (en) * | 1988-10-13 | 1990-04-17 | Crystal Semiconductor Corporation | Compensated capacitors for switched capacitor input of an analog-to-digital converter |
US5208597A (en) * | 1988-10-13 | 1993-05-04 | Crystal Semiconductor | Compensated capacitors for switched capacitor input of an analog-to-digital converter |
US5049518A (en) * | 1988-12-20 | 1991-09-17 | Matsushita Electric Industrial Co., Ltd. | Method of making a trench dram cell |
JPH0362568A (ja) * | 1989-07-31 | 1991-03-18 | Hitachi Ltd | 半導体装置の製造方法 |
JPH07111966B2 (ja) * | 1989-12-22 | 1995-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
US5065273A (en) * | 1990-12-04 | 1991-11-12 | International Business Machines Corporation | High capacity DRAM trench capacitor and methods of fabricating same |
KR940006681B1 (ko) * | 1991-10-12 | 1994-07-25 | 금성일렉트론 주식회사 | 스택트렌치 셀 및 그 제조방법 |
US5275974A (en) * | 1992-07-30 | 1994-01-04 | Northern Telecom Limited | Method of forming electrodes for trench capacitors |
JP3324832B2 (ja) * | 1993-07-28 | 2002-09-17 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5521422A (en) * | 1994-12-02 | 1996-05-28 | International Business Machines Corporation | Corner protected shallow trench isolation device |
KR0161430B1 (ko) * | 1995-08-31 | 1999-02-01 | 김광호 | 스페이서를 이용한 트렌치 형성방법 |
US5627094A (en) * | 1995-12-04 | 1997-05-06 | Chartered Semiconductor Manufacturing Pte, Ltd. | Stacked container capacitor using chemical mechanical polishing |
KR100206885B1 (ko) * | 1995-12-30 | 1999-07-01 | 구본준 | 트렌치 캐패시터 메모리셀 제조방법 |
US5994202A (en) * | 1997-01-23 | 1999-11-30 | International Business Machines Corporation | Threshold voltage tailoring of the corner of a MOSFET device |
US6140234A (en) * | 1998-01-20 | 2000-10-31 | International Business Machines Corporation | Method to selectively fill recesses with conductive metal |
US6190989B1 (en) * | 1998-07-15 | 2001-02-20 | Micron Technology, Inc. | Method for patterning cavities and enhanced cavity shapes for semiconductor devices |
US6440794B1 (en) | 1999-05-28 | 2002-08-27 | International Business Machines Corporation | Method for forming an array of DRAM cells by employing a self-aligned adjacent node isolation technique |
US6815751B2 (en) * | 2002-07-01 | 2004-11-09 | International Business Machines Corporation | Structure for scalable, low-cost polysilicon DRAM in a planar capacitor |
US6649469B1 (en) * | 2002-10-11 | 2003-11-18 | Micron Technology, Inc. | Methods of forming capacitors |
US7037776B2 (en) * | 2002-12-19 | 2006-05-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Single polysilicon process for DRAM |
US7358146B2 (en) * | 2003-06-24 | 2008-04-15 | Micron Technology, Inc. | Method of forming a capacitor |
DE102004003084B3 (de) * | 2004-01-21 | 2005-10-06 | Infineon Technologies Ag | Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren |
US7153778B2 (en) * | 2004-02-20 | 2006-12-26 | Micron Technology, Inc. | Methods of forming openings, and methods of forming container capacitors |
US7291541B1 (en) * | 2004-03-18 | 2007-11-06 | National Semiconductor Corporation | System and method for providing improved trench isolation of semiconductor devices |
US7351634B2 (en) * | 2006-05-25 | 2008-04-01 | United Microelectronics Corp. | Trench-capacitor DRAM device and manufacture method thereof |
KR100835825B1 (ko) * | 2006-12-20 | 2008-06-05 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
KR101201903B1 (ko) * | 2010-07-20 | 2012-11-16 | 매그나칩 반도체 유한회사 | 반도체소자의 소자분리 구조 및 그 형성방법 |
US20150050792A1 (en) * | 2013-08-13 | 2015-02-19 | Globalfoundries Inc. | Extra narrow diffusion break for 3d finfet technologies |
US10100537B1 (en) | 2017-06-20 | 2018-10-16 | Allen Engineering Corporation | Ventilated high capacity hydraulic riding trowel |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5269589A (en) * | 1975-12-08 | 1977-06-09 | Hitachi Ltd | Semiconductor capacity element |
JPS5681968A (en) * | 1979-12-07 | 1981-07-04 | Toshiba Corp | Manufacture of semiconductor device |
US4331708A (en) * | 1980-11-04 | 1982-05-25 | Texas Instruments Incorporated | Method of fabricating narrow deep grooves in silicon |
JPS58137245A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | 大規模半導体メモリ |
-
1984
- 1984-01-13 JP JP59004364A patent/JPH0665225B2/ja not_active Expired - Lifetime
- 1984-12-13 US US06/681,129 patent/US4577395A/en not_active Expired - Lifetime
- 1984-12-13 DE DE8484308702T patent/DE3473091D1/de not_active Expired
- 1984-12-13 EP EP84308702A patent/EP0150597B1/en not_active Expired
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6465862A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
JPH03104216A (ja) * | 1989-09-08 | 1991-05-01 | American Teleph & Telegr Co <Att> | 半導体製造方法 |
US5913148A (en) * | 1989-09-08 | 1999-06-15 | Lucent Technologies Inc | Reduced size etching method for integrated circuits |
US5780332A (en) * | 1996-03-11 | 1998-07-14 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device with a trench capacitor |
US6180973B1 (en) | 1996-03-11 | 2001-01-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
JP2007165862A (ja) * | 2005-11-15 | 2007-06-28 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0150597B1 (en) | 1988-07-27 |
US4577395A (en) | 1986-03-25 |
DE3473091D1 (en) | 1988-09-01 |
JPH0665225B2 (ja) | 1994-08-22 |
EP0150597A1 (en) | 1985-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60148165A (ja) | 半導体記憶装置の製造方法 | |
US6171923B1 (en) | Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor | |
JP3320794B2 (ja) | 波状素子接点コンデンサを形成するための方法 | |
US5610083A (en) | Method of making back gate contact for silicon on insulator technology | |
US6235589B1 (en) | Method of making non-volatile memory with polysilicon spacers | |
US6459116B1 (en) | Capacitor structure | |
JPH06318680A (ja) | 半導体記憶装置およびその製造方法 | |
JP3222944B2 (ja) | Dramセルのキャパシタの製造方法 | |
JPH0685191A (ja) | 半導体メモリ装置およびその製造方法 | |
US5156993A (en) | Fabricating a memory cell with an improved capacitor | |
US6027969A (en) | Capacitor structure for a dynamic random access memory cell | |
JPH05235297A (ja) | 半導体メモリ素子の製造方法 | |
US6117732A (en) | Use of a metal contact structure to increase control gate coupling capacitance for a single polysilicon non-volatile memory cell | |
JP3764177B2 (ja) | 半導体記憶装置およびその製造方法 | |
KR100536045B1 (ko) | 불휘발성 메모리 장치의 제조방법 | |
JP2770343B2 (ja) | 半導体記憶装置の製造方法 | |
KR100243260B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
JP3173046B2 (ja) | 半導体記憶装置の製造方法 | |
JPS62137862A (ja) | 半導体装置の製造方法 | |
JPS62193274A (ja) | 半導体記憶装置とその製造方法 | |
KR0165304B1 (ko) | 반도체 메모리장치의 자기정합적인 접촉구조 및 그 제조방법 | |
JPS61107765A (ja) | 半導体メモリ装置及びその製造方法 | |
JPS61234557A (ja) | 半導体記憶装置およびその製造方法 | |
JPH0665226B2 (ja) | 半導体記憶装置の製造方法 | |
JPS6313362A (ja) | 半導体装置の製造方法 |