JPS6340323A - 微細パタ−ンの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 層間絶縁膜に設けるコンタクトホール等の微細パターン
の形成方法であって、アルゴン（Ａｒ）ガスを用いたイ
オンミリング法で層間絶縁膜に微細パターンを形成する
際に、この層間絶縁膜上にエツチング速度の遅い第１の
金属被膜と、エツチング速度の速い第２の金属被膜を真
空蒸着法、或いはスパッタ法で形成後、開口部を有する
ホトレジスト膜を形成し、このホトレジスト膜をマスク
として、その下の第２の金属被膜をイオンミリングして
、このエツチングされた金属被膜をマスクとして更にそ
の下の第２の金属被膜、および絶縁膜を反応性ドライエ
ツチングする。

そして第２の金属被膜の厚さを制御することで、絶縁膜
に開口される微細パターンの開口部の寸法を制御するよ
うにする。

〔産業上の利用分野〕

本説明は半導体装置の製造に於ける微細パターンの形成
方法に関する。

半導体装置の製造に於いては、基板上に形成した層間絶
縁膜に設けられるコンタクトホールや、或いは微細な寸
法のゲート電極等、微細な寸法のパターンが、形成され
る半導体装置の高集積化、高速化等の要求を満足するた
めに要望される。

特に衛星通信用として用いられるガリウム砒素（ＧａＡ
ｓ）等の化合物半導体基板を用いた低雑音用の電界効果
型トランジスタは、高周波動作領域に於いて利得が高く
低雑音のものが望まれ、そのためその装置の遮断周波数
の高いものが要求される。

このような電界効果型トランジスタの遮断周波数は、半
導体装置内を走行するキャリアの移動度に比例し、装置
のチャネル長さの二乗に反比例する。

そのため、半導体材料のなかで電子移動度の大゛　　き
いＧａＡｓの結晶を用い、またチャネル長さ即ちゲート
長の長さが０．５　μｍ以下のものが要求されている。

〔従来の技術〕

ＧａＡｓを基板として用いて、このような微細なパター
ンのゲート電極を有する電界効果型トランジスタの従来
の製造方法について、第７図（ａｌより第７図（ｈ）迄
を用いて説明する。

まず第７図（ａｌに示すように、予め半絶縁性のＧａＡ
ｓ基板上にエピタキシャル層を成長した基板１のゲート
電極形成予定領域上に、所定パターンのホトレジスト膜
２を、ホトリソグラフィ法を用いて形成する。

次いで第７図中）に示すように、他の素子との影響を避
けるために、該ホトレジスト膜２をマスクとして基板１
をメサ型にエツチング形成する。

更に第７図（Ｃ）に示すように、前記したホトレジスト
膜２を除去後、新たにソース、ドレイン電極形成予定領
域以外の領域にホトレジスト膜３Ａ、３Ｂ。

３Ｃをホトリソグラフィ法を用いて形成する。

更に第７図（ｄｌに示すように、後の工程で形成される
ソース電極用、およびドレイン電極用の金−ゲルマニウ
ム／金合金よりなる金属膜４を蒸着により該基板１上に
被着形成する。

更に第７図（ｅ）に示すように、前記したホトレジスト
膜３Ａ、３８．３Ｃを除去するとともにその上の金属膜
をも除去するいわゆるリフトオフ法でソース電極５、お
よびドレイン電極６を形成する。

次いで第７図（ｆｌに示すように、該基板上に再びホト
レジスト膜７を形成し、電子ビーム露光法、或いはイオ
ンビーム露光法を用いてゲート電極形成予定領域上を所
定パターンに開口し、開口部８を形成する。

次いで第７図（ｇ）に示すように、ゲート電極用の金−
アルミニウム合金よりなる金属膜９を蒸着により基板上
に被着形成する。

更に第７図（ｈｌに示すように、前記したホトレジスト
膜７を除去するとともに、その上の金属膜９をも除去し
、ゲート電極１０を基板上に形成していた。

ところでこのような第７図（ｆｌに示した、ホトレジス
トＮｔＪ！７を電子ビーム露光法、或いはイオンビーム
露光法で露光すると、露光に要する時間が長時間必要と
なり、工程が長く掛かりすぎ、コスト高となる欠点があ
る。

そこで遠紫外線露光法を用いて、ゲート長さが０．２５
μｍのパターンが得られる従来の方法を示す。

まず第８図（ａｌに示すようにＧａＡｓ基板１１上に、
第１の二酸化シリコン（ＳｉＯ２）膜１２を化学的気相
成長（ＣＶ　Ｄ）法を用いて形成する。

次いで第８図中）に示すように、該基板上にホトレジス
トＩｌ＊１３を形成後、ホトリソグラフィ法を用いてゲ
ート電極形成予定領域上に０．５μｍ幅の第１の開口部
１４を形成する。

次いで第８図（Ｃ）に示すように、ホトレジスト膜１３
をマスクとして下部の５ｉ０２膜１２を、四弗化炭素ガ
ス（ＣＦ４　）を反応ガスとして用いたりアクティブイ
オンエツチング（ＲＩ　Ｅ）法を用いてエツチングする
。

次いで第８図（ｄｌに示すように、前記したホトレジス
ト膜１３を除去した後、第２の５ｉ０２膜１４を、第１
のＳｉＯ２膜１２上にＣＶＤ法により再度被着形成する
。

次いで第８図（ｅ）に示すように、第２の５ｉ０２ＨＪ
１４をエツチングし、第１の５ｉ０２膜１２に前記した
第１の開口部１４より幅の狭い０．２５μｍの寸法を有
するＳ２の開口部１５を形成する。

このようにして第１の開口部１４を形成した第１のＳｉ
Ｏ２膜１２膜形２した後、更に第２の開口部１５を形成
した第２の５ｉ０２膜１４を形成し、この第２の開口部
１５を有する第２の５ｉ０２膜１４をマスクを用いない
でエツチングすることで、第２の５ｉ０２膜１４に形成
される開口部が微細に形成される。

次いで第８図（ｆｌに示すように、０．２５μｍの微細
な寸法に形成された開口部１５を有する第１の５ｉ０２
膜１２上にゲート電極形成用の金属膜１６を蒸着により
形成する。

更に第８図（ｇ）に示すように、金属膜１６上に所定パ
ターンのホトレジスト膜１７を形成する。

次いで第８図ｆｈ）に示すように、該ホトレジスト膜１
７をマスクとして四塩化炭素（Ｃα４）ガスを反応ガス
として用いたドライエツチング法で、或いは計ガスを用
いたイオンミリング法で金属膜１６を所定のパターンに
エツチングした後、その上のホトレジスト膜１７を除去
して微細パターンの上部がＴ字型状に広がったゲート電
極１日を形成している。

このようにすればゲート電極１８の幅の寸法ｌが、０．
２５μｍの微細なパターンのゲート電極が得られる。

〔発明が解決しようとする問題点〕

然し、上記したイオンビーム露光法、を子ビーム露光法
を用いた方法では、露光に時間が掛り過ぎ、作業効率が
悪い欠点がある。

また遠紫外線露光法を用いて、上記した絶縁膜を２回形
成して、開口部を形成する方法では、第８図（ｂ）のホ
トレジスト膜１３をマスクとして第１の５ｉ０２膜１２
を工・ノチングする工程、および第８図（ｄｌに示す第
２の５１０２Ｍ＊１４をエツチングする工程に於いて、
ＧａＡｓ基板１１がゲート部のみ、２回エツチングされ
ることになり、この部分はＡｇＧａＡｓのエピタキシャ
ル層がへテロ構造に形成されいる領域で、このエツチン
グによって形成される半導体装置のゲート電圧の闇値が
設計値よりずれる問題が生じる。

そこで、このホトレジスト膜１３をマスクとしてその下
の５ｉ０２膜をドライエツチングする際、このドライエ
ツチングの装置の電極と基板間に低電圧を印加し、基板
表面がエツチングする際に損傷を受けないようにした。

然し、この方法であるとエツチングに長時間を必要とし
、そのためホトレジスト膜の開口部が拡がり過ぎて所望
のパターンに精度良（ＳｉＯ２膜の開口部が形成されな
い。

そのため、ドライエツチング装置の電極と基板間に高電
圧を印加して短時間で５ｉ０２膜をエツチングし、しか
る後、エツチングにより損傷を受けた基板表面を熱処理
する方法も採られたが、このような方法では、ヘテロ構
造に形成されている〜ＧａＡｓの二次元電子ガス層が損
傷を受けることになり好ましくない。

本発明は上記した欠点を除去し、エツチング回数が一回
で済み、かつドライエツチング装置の基板と電極間に低
電圧を印加して長時間工・７チングした場合でも、レジ
ストパターンの開口部が広がらず微細なパターンが形成
できるようにした微細パターンの形成方法を提供するも
のである。

〔問題点を解決するための手段〕

本発明の微細パターンの形成方法は、第１図の原理図に
示すように、基板２１上に形成した層間絶縁膜２２上に
計ミリングによるエツチング速度の遅い第１の金属被膜
２３と、エツチング速度の速い第２の金属被膜２４を積
層形成した後、開口部２５を有するホトレジスト膜２６
を積層形成し、前記開口部２５を有するホトレジスト膜
２６をマスクとして下部の第２の金属膜２４をエツチン
グし、前記第２の金属膜２４の厚さを制御することで、
前記絶縁Ｉｌｌ！２２および第１の金属膜２３に開口さ
れる孔の寸法を制御するようにする。

〔作用〕

本発明の微細パターンの形成方法は、絶縁膜に形成する
微細パターンを形成するためのマスクをホトレジスト膜
よりエツチング剤に対して耐エツチング性の大きい二層
の金属膜を用いてそのパターンに対応する開口部の寸法
を微細に形成し、基板表面を損傷しないように、エツチ
ング装置の電極と基板間に印加される電圧を低電圧とし
て、長時間かけてエツチングした場合でも基板が損傷さ
れないように微細パターンが形成されるようにする。

〔実施例〕

以下、図面を用いて本発明の一実施例につき図面を用い
て詳細に説明する。

第２図に示すように、ＰｌｆＪＧ　ａ　Ａ　ｓエピタキ
シャル層を形成したＧａＡｓ基板３１上に、層間絶縁膜
として厚さが３０００人の５ｉ０２膜３２をＣＶＤ法に
より形成する。

次いで第１の金属膜としてのチタン（Ｔｉ）膜３３を蒸
着により５００人の厚さに形成する。

次いでその上にＡｒガスを用いたイオンミリングによる
エツチング速度が第１の金属膜より速い第２の金属膜と
して、金（Ａｕ）膜３４を４０００人の厚さに蒸着によ
り形成する。

更にその上にホトレジスト膜３５を６０００人の厚さに
塗布形成した後、０．５　μｍの寸法の開口部３６をホ
トリソグラフィ法を用いて形成する。

ここでＡｒガスを用いてイオンエツチングされるエツチ
ング速度は、第１の金属膜３３は１５０人／分の速度で
あり、第２の金属膜３４は５００人／分の速度で、第１
の金属膜のエツチング速度をｒＡとし、第２の金属膜の
エツチング速度をｒＢとすると第（１）式の関係が成り
立つ。

ｒ八　＜＜ｒＢ　　・・・・・・・・・（１）第３図は
その第２の金属膜３４のエツチング量、ホトレジスト膜
３５の開口部３６の寸法、第２の金属Ｉｌ！ｉ！３４の
底部に形成され、更に絶縁１ＩＩｌ！３２に形成される
パターンとの関係図である。

第２図に示すように、このように開口部３６を有するホ
トレジスト膜３５をマスクとしてＡｒガスを用いてイオ
ンミリングすると、そのエツチングされた金属イオンが
開口部３６の側壁に再付着し、それによって金属膜３４
のエツチングされる寸法ｄ１は金属膜３４がエツチング
されるにつれて第３図の曲線４１のように小さくなる。

この第３図の縦軸４２は前記した寸法ｄ１、およびホト
レジスト膜の開口部３６の寸法ｄ、のような距離、或い
は長さの寸法を示し、横軸４３は金属膜３４のエツチン
グ量（１）を示し、縦軸４４は金属膜３４がエツチング
されるテーパー角度θを示している。

そして曲線４５は、第２図に示すホトレジスト膜３５の
開口部３６の開口部寸法ｄ、がエツチングとともに拡が
る状態を示し、曲線４６はホトレジスト膜３５の厚さＬ
ｌがエツチング時間とともに薄（なる状態を示している
。

また曲線４７はエツチング時間と共にホトレジスト膜３
５の開口部３６に於けるテーパー角度が低下する状態を
示している。

ここでｄｌの寸法（即ち、後の工程で形成するゲート電
極のゲート長の寸法Ｌｇに対応する）が、０．３μｍの
パターンを得ようとすれば、曲線４１より金属膜３４の
厚さは３５００人の厚さが必要で、ｄ。

即ちゲート電極の寸法Ｌｇが０．２５μｍのパターンを
得ようとすれば、曲線４１より金属膜３４の厚さは４２
００人の厚さが必要で、またこのような金属膜３４の厚
さを決定すれば、それによってｄｌの寸法、即ちゲート
電極の寸法Ｌｇが定まるようになる。

ここで金属１１Ｒ１３４の厚さが４２００人で、Ｉ、ｇ
の寸法が０．２５μｍのものを形成する場合の電子顕微
鏡写真を第４図に示す。

図で３１はＧａＡｓの基板で、３２はＳｉＯ２膜より成
る絶縁膜、３３はＴｉよりなる第１の金属被膜、３４は
Ａｕよりなる第２の金属膜、３５はレジスト膜で、ゲー
ト長の寸法Ｌｇは０．２５μｍとなる。

更に前記した５ｉ０２膜よりなる絶縁膜３２をエツチン
グした状態の電子顕微鏡写真を第５図に示す。

図示するようにＬｇの寸法は０．３５μｍに名店がって
いるが、０．５μｍ以下の寸法であるので充分実用にな
る。

このような本発明の方法を、ＧａＡｓを基板に用いた電
界効果型ＦＥＴに実際に通用した場合に付いて述べる。

まず第６図（ａｌに示すように、ＧａＡｓの基板３１上
に厚さ３０００人のＳｉＯ２膜３２全３２し、その上に
厚さ５００人のＴｉ篩膜３および厚さ４０００人のＡｕ
膜３４を形成後、その上に０．５μｍの開口部３６を有
するホトレジスト膜３５を形成する。

次いで第６図（′ｂ）に示すように、前記レジスト膜３
５をマスクとして用いてその下のＡｕ膜３４、およびＴ
ｉ１１３３を計ガスを反応ガスとして用いたイオンミリ
ング法によりエツチングする。この場合に於いて前記し
た如く、レジスト膜３３の開口部３６の側壁、および６
膜３４の開口された側壁にＡｒイオンでミリングされた
金泥イオンが付着し、その開口部３５が底部になる程、
開口部の寸法ｌを狭めるようにする。

このＡｒガスによるイオンミリング法ではＴｉＮＩＪは
殆ど侵されない。

次いで第６図（Ｃ１に示すように、このようにエツチン
グされたＡｕ膜３４をマスクとして６膜は侵さないが、
Ｔｉ膜は侵すＣＦ４ガスと酸素ガスとの混合ガスを用い
て、その下のＴｉ１１３３およびその下のＳ　ｉ　Ｏ２
膜をエツチングする。

すると狭まった開口部を有するＡｕ膜３４をマスクとす
るような形で、微細な寸法の開口部を有する状態で５１
０２Ｍｇ！３２がエツチングされる。

次いで第６図（ｄ）に示すように、ＧａＡｓ基板は侵さ
ないが、Ａｕｌ臭３４、およびＴｉｌ臭３３がエツチン
グされる弗化水素酸を主体とせるエツチング液を用いて
Ａｕ１ｉ３４とＴｉ篩膜３をエツチングする。

次いで第６図（８１に示すようにゲート電極用の金−白
金−チタン合金の金属膜５１を蒸着、或いはスパッタ法
により被着形成する。

次いで第６図（ｆ）に示すように、該金属膜５１上に所
定パターンのホトレジスト膜５２をホトリソグラフィ法
を用いて形成する。

次いで第６図ｆｇ）に示すように、該レジスト膜５２を
マスクとして用いてＡｒガスを用いたイオンミリング法
により金属膜５１を所定パターンに工、チングしてゲー
ト電極を形成する。

その後、５ｉ０２膜３２を除去してＴ字型状のゲート電
極を形成しし、基板上にショットキー接合させてゲート
電極とする。

このようにすれば、ゲート長Ｌｇが、０．１　μＩの半
導体装置が容易に高精度に得られる。

〔発明の効果〕

以上述べたように、本発明の方法によれば、金属膜の厚
さによって形成され１、るゲート電極の幅の寸法が制御
できる。またエツチング回数が従来の２回より１回に低
減でき基板が損傷を受けることが少なくなる。

【図面の簡単な説明】

第１図は本発明の方法を示す原理図、 第２図は本発明の詳細な説明図、 第３図は本発明の方法で形成した金属膜と絶縁膜のパタ
ーン寸法との関係図、 第４図および第５図は本発明の方法で形成した絶縁膜の
パターンを含む半導体基板の結晶構造を示す電子顕微鏡
写真。 第６図（ａｌより第６図（ａ迄は、本発明の方法を用い
て電界効果型トランジスタを形成する場合の工程を示す
断面図、 第７図（ａｌより第７図ｆｈｌ迄は、従来の方法を工程
順に示す断面図、 第８図（ａｌより第８図（ｈｌ迄は、従来の方法を工程
純に示す断面図、 図に於いて、 ２１は基板、２２は層間絶縁膜、２３は第１の金属膜、
２４は第２の金属膜、２５．３６は開口部、２６．３５
はホトレジスト膜、３１はＧａＡｓ基板、３２は５ｉ０
２膜、３３はＴｉＮ黄、３４はへｕＩ臭、３５．５２は
ホトレジストＩＬ４１はエツチング量とゲート長との関
係曲線、４２．４４は縦軸、４３はエツチング量を示す
横軸、４５は開口部とエツチング量との関係曲線、４６
はレジスト膜の厚さとエツチング量との関係曲線、４７
はテーパ角度とエンチング量との関係曲線、５１は金属
膜、ｄ＋、ｊ！’は金属膜の開口部の寸法、ｄｏはボレ
ジスト膜の開口寸法、ｔは金Ｒ膜のエッチンイ寸法、Ｌ
ｌはホトレジスト膜の厚さの寸法、θムー金属膜のテー
パ角度、１４はゲート長を示す。 ト Ｔ′ を 手交８月／１オ浸ψヱ理１ 第１図 亭発明の方壜の凌明ｍ 第　２　図 一ラＩ−、促２′量（ｔ）（ヤ２ｄ属膜−ぎグ〕２４肴
陣り方３丑１杉かすＪ　ｆｆ−、チシ７゛１（Ｔ月制力
奢ｊ５Ｃｄｏ）　’ｒ”手長の膚條図第３図 第　４２．） 不鞘明め方ｔ口気昨Ｉｎ、”：淘１壇書鐘３１１・５１
・゛ ４仝ｇ７７／太はＩ−かりＬＥ−“２に膜形へｍ第６図
ＩＱ） ？ト≧帛４ｔ３ＪＪｓ　ラ「シＥｔ＝２Ｋｊけ２の骨オ
シ５〃臭の工・ソ千４し７”°Ｉすｆ門弟６図（ｂ） 第６図ｉＣ） ＄序ＩＢｆｉｔ＋１方シＥｌ−於リーｊデート電楡ｈン
Ｃメ５８にガンハ・ｌン１【θ７第６図１９） 、杢４こθ和λ罎１・屑引じ°°スｈ〃臭％Ｆ’ｆｇ：
ＲＩＭ第６図ｔ１＞ イト勇’：ＦＪＦｑＪＨに方η１ｔシｒニド４ｊＪ砿ン
乃Ｆ！工≠チルσ第６　図１９） ａＡ君万釆１？ＴＡけ番しシ゛ストバー７−ン唇ハ′門
弟　７図（Ｑｌ ＣＬ表外方シににｊ号１ｔ−Ｊメ丈ｋｔハｏ７−レπ５
ｐ＼回イ疋淘１／１７タに１て］１２づ）しシゝンＬＬ
ハ０７−シ形ハ゛ｙ第７図ＣＣ） 第７図ｔｄ） で６寥貞ラタシｋｔＪ令すＳ木りしジＺト眉歌締去工字
呈Ｕ了従朱−あｌシとに方で・ｔｊ不１−Ｌジ′スｈ〃
臭ＢＫｒｎｍ貴ｔ　　７　図　（す） 従来め７シをｔ−）φｌナシｒ“ニド４しｈ！ｍ金属η
火ｊ杉Ｆ入回第　７図（９） 従に方任にみ・プｔｙ”−トー電験形へ°ｒ≠ｆｉｌ第
７図（ｈ） ｓ’＋ｏｚＦ？＃勃八′Ｌが習 第８へ（Ｑ） Ｇシ゛７１−榎形戊ｒ将必 第８図（ｂ） Ｓ’ｔＯｚＲ莫Ｔ・ブナ＞７”ｒオデＧり第８図（Ｃ） 才２ＳｉＯｚＦ４ｉ杉八°Ｉすｆ図 画８図（ｄ） 員Ｏ！′１５１５ Ｓｉ（ｈ侯工＝ｔ＋＞？ｒｔ−ＲＩＭ 第８図ｔｅｌ 第８トｔｅｌ奮属６稟１賊゛ｒオＥＧσ第８図（ｉｌ 第８図ｃ９］ 第　８　図（ｈ）

Claims (2)

【特許請求の範囲】
1. （１）基板（２１）上に形成した層間絶縁膜（２２）上
   に、アルゴンイオンビームエッチングによるエッチング
   速度の遅い第１の金属膜（２３）と、エッチング速度の
   速い第２の金属膜（２４）を積層形成した後、開口部（
   ２５）を有するホトレジスト膜（２６）を積層形成し、
   前記開口部（２５）を有するホトレジスト膜（２６）を
   マスクとして下部の第２の金属膜（２４）をエッチング
   し、前記第２の金属膜（２４）の厚さを制御することで
   、前記絶縁膜（２２）および第１の金属膜（２３）に開
   口される孔の寸法を制御するようにしたことを特徴とす
   る微細パターンの形成方法。
2. （２）前記絶縁膜（２２）に形成された微細パターンを
   含む基板（２１）上に金属膜（５１）を形成し、該微細
   パターンを金属膜（５１）で埋め、該金属膜を所定パタ
   ーンに形成してゲート電極用金属パターンを形成するこ
   とを特徴とする特許請求の範囲第１項に記載の微細パタ
   ーンの形成方法。