KR100239400B1 - 금속 패턴 형성방법 - Google Patents

금속 패턴 형성방법 Download PDF

Info

Publication number
KR100239400B1
KR100239400B1 KR1019960061270A KR19960061270A KR100239400B1 KR 100239400 B1 KR100239400 B1 KR 100239400B1 KR 1019960061270 A KR1019960061270 A KR 1019960061270A KR 19960061270 A KR19960061270 A KR 19960061270A KR 100239400 B1 KR100239400 B1 KR 100239400B1
Authority
KR
South Korea
Prior art keywords
photoresist
metal
pattern
metal layer
metal pattern
Prior art date
Application number
KR1019960061270A
Other languages
English (en)
Other versions
KR19980043423A (ko
Inventor
송병성
민부홍
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960061270A priority Critical patent/KR100239400B1/ko
Publication of KR19980043423A publication Critical patent/KR19980043423A/ko
Application granted granted Critical
Publication of KR100239400B1 publication Critical patent/KR100239400B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 공정에서 금속 패턴에 관한 것으로, 특히 식각 공정시 수직한 형태로 식각하는 금속 패턴 형성방법에 관한 것이다.
이를위한 본 발명의 금속 패턴 형성방법은 기판상에 절연층, 금속층, 포토레지스트를 차례로 형성하는 공정과; 상기 포토레지스트를 현상 및 노광하여 금속 패턴을 정의하는 포토레지스트 패턴을 형성하는 공정과; 상기 포토레지스트 패턴을 마스크로 이용하여 Ar가스와 HBr가스를 분사하여 금속층을 식각하는 공정을 포함하여 이루어짐을 특징으로 한다.

Description

금속 패턴 형성방법
본 발명은 반도체 공정에서 금속 패턴에 관한 것으로, 특히 식각 공정시 수직한 형태로 식각하는 금속 패턴 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정에 있어서 포토레지스트(photoregister)를 이용한 공정은 집적회로(IC : Intergrated Circuit)의 발달에 큰 영향을 주었다.
즉, 미세회로 공정기술의 발달과 더불어 일정한 칩면적에 보다 많은 회로의 집적을 가능하게 하여 칩의 고집적화 및 대용량화를 가져오게 되었다.
포토레지스트를 이용한 식각 공정은 하부의 식각 대상층을 원하는 패턴으로 형성하기 위해 포토레지스트 패턴을 형성하고 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 하부의 식각 대상층을 식각하는 것이다. 이때, 후속 공정을 진행하기에 앞서 남아 있는 포토레지스트 패턴을 제거한다.
그러나 이때 식각 잔여물인 미세한 폴리머가 식각 대상층 및 웨이퍼 전면에 어느 정도 남아 있다.
이 미세한 폴리머를 제거하기 위해 전면에 폴리머 제거용액을 분사하거나 폴리머 제거용액에 담궈 제거한다.
이하, 첨부된 도면을 참조하여 종래의 금속 패턴 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 금속 패턴 형성방법을 나타낸 공정 단면도이다.
먼저, 도 1a에 도시한 바와같이 반도체 기판(1)에 절연층(2)을 형성하고, 상기 절연층(2)상에 금속층(3)을 형성한다. 그리고 상기 금속층(3)상에 포토레지스트을 증착하고 현상 및 노광공정을 이용하여 패터닝한 후, 포토레지스트 패턴(4)을 형성한다. 이때, 금속층(3)은 백금(Platinum : Pt)을 사용한다.
이어, 도 1b에 도시한 바와같이 포토레지스트 패턴(4)을 마스크로 하여 MERIE 장비에서 Ar가스를 이용하여 금속층(3)을 식각한다. 이때, 상기 포토레지스트 패턴(5)과 금속층(3)상에 폴리머(5)가 발생한다.
그리고 시간이 경과될수록 도 1c에 도시한 바와같이 상기 금속층(3)은 완전히 식각되고, 상기 포토레지스트 패턴(4)과 금속층(3)상에 더 많은 폴리머(5)가 발생된다.
이어서, 도 1d에 도시한 바와같이 포토레지스트 패턴(4)을 제거하여 금속 패턴 형성을 완료한다. 이때, 금속층(3)은 메사(Mesa)형태로 형성된다.
그러나 상기와 같은 종래의 금속 패턴형성 방법에 있어서는 다음과 같은 문제점이 있었다.
시간이 경과할수록 더 많은 폴리머가 발생되고, 상기 폴리머가 마스크로 작용하여 금속층이 수직형태가 아닌 메사형태로 식각된다.
본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로 Ar가스와 HBr가스를 이용하여 식각하는 금속 패턴 형성방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1d도는 종래의 금속 패턴 형성방법을 나타낸 공정 단면도.
제2a도 내지 제2c도는 본 발명의 금속 패턴 형성방법을 나타낸 공정 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
20 : 반도체 기판 21 : 절연층
22 : 금속층 23 : 포토레지스트 패턴
24 : 폴리머
상기와 같은 목적을 달성하기 위한 본 발명의 금속 패턴 형성방법은 기판상에 절연층, 금속층, 포토레지스트를 차례로 형성하는 공정과; 상기 포토레지스트를 현상 및 노광하여 금속 패턴을 정의하는 포토레지스트 패턴을 형성하는 공정과; 상기 포토레지스트 패턴을 마스크로 이용하여 Ar가스와 HBr가스를 분사하여 금속층을 식각하는 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 금속 패턴 형성방법에 대하여 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명의 금속 패턴 형성방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와같이 반도체 기판(20)에 절연층(21)을 형성하고, 상기 절연층(21)상에 금속층(22)을 형성한다. 그리고 상기 금속층(22)상에 포토레지스트를 증착하고 현상 및 노광공정을 이용하여 포토레지스트 패턴(23)을 형성한다. 이때, 금속층(22)은 백금을 사용한다.
이어서 상기 포토레지스트 패턴(23)을 마스크로 하여 MERIE 장비에서 Ar가스를 분사하여 상기 금속층(22)을 식각한다. 이때, 상기 포토레지스트 패턴(23) 및 중금속(22)상에 폴리머(24)가 발생한다.
이어, 도 2b에 도시한 바와같이 HBr가스를 분사하여 상기 폴리머(24)을 제거하므로 수직한 형태로 상기 금속층(22)을 식각한다.
이때, Ar가스와 HBr가스의 비율은 1:0.25~0.8이고, 압력은 10~40m Torr, 가우스는 0~80 Gauss, 파워는 100~500W이다. 그리고 상기 HBr가스의 비율이 증가할수록 수직한 형태에 가깝게 금속층(22)을 식각한다.
이어서, 도 2c에 도시한 바와같이 포토레지스트 패턴(23)을 제거하여 수직한 형태의 금속 패턴 형성을 완료한다.
이상에서 설명한 바와같이 본 발명의 금속 패턴 형성방법에 있어서는 다음과 같은 효과가 있다.
Ar가스를 이용한 식각공정에 의해 발생한 폴리머를 HBr가스를 이용하여 제거하므로 금속층을 수직한 형태로 식각 시킬수 있다.

Claims (5)

  1. 기판상에 절연층, 금속층, 포토레지스트를 차례로 형성하는 공정과; 상기 포토레지스트를 현상 및 노광하여 금속 패턴을 정의하는 포토레지스트 패턴을 형성하는 공정과; 상기 포토레지스트 패턴을 마스크로 이용하여 Ar가스와 HBr가스를 분사하여 금속층을 식각하는 공정을 포함하여 이루어짐을 특징으로 하는 금속 패턴 형성방법.
  2. 제1항에 있어서, 상기 금속층은 백금을 사용하는 것을 특징으로 하는 금속 패턴 형성방법.
  3. 제1항에 있어서, 상기 Ar가스와 HBr가스는 1:0.25~0.8 비율로 식각하는 것을 특징으로 하는 금속 패턴 형성방법.
  4. 제3항에 있어서, 금속 패턴의 특성에 따라 수직한 정도에 상응하여 상기 HBr가스의 비율을 증가하여 식각함을 특징으로 하는 금속 패턴 형성방법.
  5. 제1항에 있어서, 상기 식각공정은 MERIE 장비를 이용하여, 식각조건은 10~40m Torr, 0~80 Gauss, 100~500W 임을 특징으로 하는 금속 패턴 형성방법.
KR1019960061270A 1996-12-03 1996-12-03 금속 패턴 형성방법 KR100239400B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960061270A KR100239400B1 (ko) 1996-12-03 1996-12-03 금속 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061270A KR100239400B1 (ko) 1996-12-03 1996-12-03 금속 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR19980043423A KR19980043423A (ko) 1998-09-05
KR100239400B1 true KR100239400B1 (ko) 2000-01-15

Family

ID=19485539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061270A KR100239400B1 (ko) 1996-12-03 1996-12-03 금속 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100239400B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546273B1 (ko) * 1998-04-21 2006-04-21 삼성전자주식회사 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340323A (ja) * 1986-08-05 1988-02-20 Fujitsu Ltd 微細パタ−ンの形成方法
JPS63292630A (ja) * 1987-05-25 1988-11-29 Nec Corp 半導体素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340323A (ja) * 1986-08-05 1988-02-20 Fujitsu Ltd 微細パタ−ンの形成方法
JPS63292630A (ja) * 1987-05-25 1988-11-29 Nec Corp 半導体素子の製造方法

Also Published As

Publication number Publication date
KR19980043423A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US7943521B2 (en) Method for patterning a semiconductor device
KR100239400B1 (ko) 금속 패턴 형성방법
KR19980059903A (ko) 반도체소자의 배선 형성방법
KR100198640B1 (ko) 폴리머 제거방법
US6835644B2 (en) Method for making interconnect structures
KR100198679B1 (ko) 폴리머 제거 방법
KR100338097B1 (ko) 반도체소자의콘택홀형성방법
KR20060015949A (ko) 금속 패턴 형성 방법
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
KR100361527B1 (ko) 반도체소자의제조방법
KR100236077B1 (ko) 반도체 소자 제조방법
KR100598308B1 (ko) 반도체 소자의 다마신 패턴 형성방법
US6375859B1 (en) Process for resist clean up of metal structures on polyimide
KR100281275B1 (ko) 반도체 소자의 다결정 실리콘 배선 제조방법
KR100265340B1 (ko) 반도체소자 제조방법
US6174596B1 (en) Process for fabricating dual damascene structure by applying an etch-differentiating technique on a light sensitive organic oxide layer
KR100252916B1 (ko) 알루미늄 합금막의 부식방지방법
KR100408847B1 (ko) 반도체 제조공정시 발생된 잔존물 제거방법
KR100186508B1 (ko) 폴리머 제거 방법
KR950013693B1 (ko) 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법
KR19980020484A (ko) 감광막 제거 방법
KR0165417B1 (ko) 반도체 장치의 미세 패턴 제조방법
KR20010066140A (ko) 반도체 소자의 감광막 제거 방법
KR20010004186A (ko) 산화막의 부식을 방지할 수 있는 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee