KR100408847B1 - 반도체 제조공정시 발생된 잔존물 제거방법 - Google Patents

반도체 제조공정시 발생된 잔존물 제거방법 Download PDF

Info

Publication number
KR100408847B1
KR100408847B1 KR10-2002-0019237A KR20020019237A KR100408847B1 KR 100408847 B1 KR100408847 B1 KR 100408847B1 KR 20020019237 A KR20020019237 A KR 20020019237A KR 100408847 B1 KR100408847 B1 KR 100408847B1
Authority
KR
South Korea
Prior art keywords
stripping
metal wiring
plasma state
photoresist
metal layer
Prior art date
Application number
KR10-2002-0019237A
Other languages
English (en)
Other versions
KR20030080549A (ko
Inventor
김백원
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2002-0019237A priority Critical patent/KR100408847B1/ko
Publication of KR20030080549A publication Critical patent/KR20030080549A/ko
Application granted granted Critical
Publication of KR100408847B1 publication Critical patent/KR100408847B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 목적은 폴리머 및 포토레지스트 경화에 의한 포토레지스트 언스트립, 레지듀 및 기타 잔류물 등에 의한 결함발생을 제거, 개선할 수 있는 반도체 제조공정시 발생된 잔존물 제거방법을 제공하는 것으로, 이에 따른 잔존물 제거방법은 반도체 기판 위에 금속층을 증착하고, 증착된 금속층 위에 포토레지스트 패턴을 형성하며, 이 포토레지스트 패턴을 기반으로 상기 금속층을 식각하여 금속 배선 라인이 드러나도록 하는 금속 배선을 형성하고, 상기 금속 배선을 형성한 후에 물 가스를 플라즈마 상태로 공급해서 금속 배선을 패시베이션 하며, 상기 패시베이션을 진행한 후 산소 가스를 플라즈마 상태로 하여 스트립을 진행하고, 상기 스트립 단계 이후에 금속 배선에 남겨진 포토레지스트 레지듀를 스트립하기 위해서 플라즈마 상태의 물 가스를 이용하여 재차 스트립하는 과정으로 이루어진다.

Description

반도체 제조공정시 발생된 잔존물 제거방법 {Method for removing residence in process of semiconductor manufacture}
본 발명은 반도체 제조공정에 관한 것으로서, 좀 더 상세하게는 반도체 제조 과정 중 선택적 에치를 위해 사용되는 포토레지스트를 제거하는 과정에서 발생하는 포토레지스트 언스트립이나 레지듀를 제거하는 방법에 관한 것이다.
일반적으로 반도체 제조공정에서는 원하는 제품을 만들기 위해 디자인별로 여러 가지 회로 패턴들이 사용된다. 그 중에서도 이런 여러 가지 회로의 원활한 전기적 연결을 위해서 사용되는 금속 배선 라인은 반도체 제품이 고집적화되고 고속화되면서 점점 작은 선폭으로 제작되는 것이 요구되고 있다.
따라서 적절한 포토레지스트를 선택하는 것이 중요한 요소가 되고, 또한 금속 배선의 선폭이 작아지면서 금속 배선 형성을 위한 에치 방법으로 고전력과 낮은 압력이 사용될 뿐만 아니라 특정 장치특성에 맞는 포토레지스트가 선택된다.
그래서 사용된 포토레지스트의 특징에 따라 에치 진행 중에 발생되는 폴리머의 양과 포토레지스트를 적절히 제거하는 것이 매우 중요하다.
특히 상부 금속 배선층에서 발생하는 포토레지스트 언스트립(Photo resist unstrip) 및 레지듀(residue) 문제는 패시베이션 산화막의 본딩패드 오픈시 본딩패드 오픈을 억제하여 반도체 후공정 패키지에 문제를 야기시킬 수 있어 장치 신뢰성에도 상당한 영향을 주는 문제점이 있다.
이와 같은 문제점을 좀 더 자세히 살펴보면, 크게 두가지로 나누어 볼 수 있다. 첫 번째는 공정 중 발생하는 폴리머로 인해 포토레지스트가 적절히 제거되는 것을 방해하는 경우이고, 두 번째는 스트립 챔버의 고온으로 인해 플라즈마가 작동되기 전에 웨이퍼의 머문 시간이 증가함에 따라 포토레지스트가 경화되어 제거되지 않는 경우이다.
이와 관련된 종래의 기술은 크게 두 가지 방식으로 나타나는데, 첫 번째는 2단계로 진행하는 방식이고, 두 번째는 1단계로 진행하는 방식이다.
전자의 방식은 물을 플라즈마 상태로 만든 후 이를 이용하여 먼저 금속을 패시베이션하고, 그 뒤에 산소를 플라즈마 상태로 만든 후 이를 이용하여 포토레지스트를 제거하는 방식이다. 이 방식의 경우 포토레지스트의 언스트립 문제는 어느 정도 해결되는 효과가 있으나 챔버 분위기의 변화에 따른 부식 마진(Corrosion margin)이 부족한 것으로 알려져 있다.
후자의 방식은 물과 산소를 함께 플라즈마 상태로 전환하여 금속 패시베이션과 스트립을 동시에 진행하는 방식으로 금속 부식 마진 확보에는 유리한 측면이 있으나 챔버 조건에 따라 포토레지스트 언스트립 문제가 발생하는 문제가 있다.
본 발명은 이와 같은 종래 기술의 문제점들을 해결하기 위해 안출된 것으로, 그 목적은 폴리머 및 포토레지스트 경화에 의한 포토레지스트 언스트립, 레지듀 및 기타 잔류물 등에 의한 결함발생을 제거, 개선할 수 있는 반도체 제조공정시 발생된 잔존물 제거방법을 제공하는 데 있다.
도 1은 본 발명에 따른 잔존물 제거방법의 패시베이션 단계에서 작업 상태를 도시한 단면도.
도 2는 본 발명에 따른 잔존물 제거방법의 스트립 단계에서 작업 상태를 도시한 단면도.
도 3은 본 발명에 따른 잔존물 제거방법의 2차 스트립 단계에서 작성 상태를 도시한 단면도.
도 4는 본 발명에 따른 잔존물 제거방법을 블록으로 도시한 순서도.
도 5는 본 발명의 다른 실시예에 따른 잔존물 제거방법을 블록도으로 도시한 순서도.
상술한 목적을 달성하기 위한 본 발명의 잔존물 제거방법은 반도체 기판 위에 금속층을 증착하고, 증착된 금속층 위에 포토레지스트 패턴을 형성하며, 이 포토레지스트 패턴을 기반으로 상기 금속층을 식각하여 금속 배선 라인이 드러나도록 하는 금속 배선을 패터닝하고, 상기 금속 배선을 패터닝한 후에 물 가스를 플라즈마 상태로 공급해서 금속 배선을 패시베이션 하며, 상기 패시베이션을 진행한 후 산소 가스를 플라즈마 상태로 하여 스트립을 진행하고, 상기 스트립 단계 이후에금속 배선에 남겨진 포토레지스트 레지듀를 스트립하기 위해서 플라즈마 상태의 물 가스를 이용하여 재차 스트립하는 과정으로 이루어진다.
여기서 잔존물 제거방법은 패시베이션 및 스트립을 하기 위한 단계를 함께 진행하도록 상기 금속 배선을 식각한 후에 물 가스와 산소 가스를 혼합하여 플라즈마 상태로 공급해서 금속 배선을 패시베이션 및 스트립하고, 상기 스트립 단계 이후에 금속 배선에 남겨진 포토레지스트 레지듀를 스트립하기 위해서 플라즈마 상태의 물 가스를 이용하여 재차 스트립하는 과정으로 이루어질 수도 있다.
이하 본 발명에 따른 바람직한 일 실시예를 첨부된 도면에 의거하여 상세히 설명한다. 본 발명의 원활한 설명을 위하여 금속 배선 라인이 형성되기까지 반도체 제조공정을 간략히 살펴본다.
반도체 기판 위에 배선으로 될 금속물질을 증착하여 금속층을 형성하고, 그 금속층 위에 원하는 금속 배선 라인을 형성하기 위해서 먼저 포토레지스트를 이용하여 포토레지스트 패턴을 형성하고, 이 포토레지스트 패턴을 기반으로 에치를 실시하여 금속층을 식각시킨 다음, 포토레지스트 패턴을 스트립하여 금속 배선 라인이 드러나도록 함으로써 금속 배선 라인을 형성한다.
이러한 금속 배선 라인을 형성하는 반도체 제조공정에서 도 1은 본 발명에 따른 잔존물 제거방법의 제1단계인 패시베이션 단계의 작업 상태를 나타낸 단면도이고, 도 4는 본 발명에 따른 잔존물 제거방법을 블록으로 도시한 순서도이다.
먼저 도 1에 도시한 바와 같이, 패시베이션 단계에서 물 가스를 사용하여 포토레지스트 패턴을 부드럽게 하고, 금속 배선을 패시베이션 한다.
이 과정에 대해 좀 더 설명하면, 포토레지스트 패턴(1)을 기반으로 하여 산화막(3) 위에 형성된 금속층을 선택적으로 에치하여 금속 배선(5)을 형성하게 되는 데, 이렇게 에치가 진행되는 동안 포토레지스트 패턴(1) 위에 생성되는 폴리머(7)나 기타 레지듀가 포토레지스트 패턴(1)에 부착되어 잔존하고, 에천트로 사용되는 가스가 금속 배선(5) 측벽에 잔존하여 이후 포토레지스트 스트립 공정에서 스트립을 방해하는 물질로 작용하게 된다.
따라서 상기한 레지듀가 스트립 공정의 진행시 스트립 방해 요인으로 작용하기 때문에 레지듀를 제거하고 금속 배선(5)의 패시베이션을 하기 위해서 물 가스(H2O gas)를 플라즈마 상태로 공급해서 금속 배선(5)을 패시베이션 한다.
상기한 플라즈마 상태로 공급되는 물 가스는 챔버 내부의 압력이 1500 내지 4000 mT 인 상태에서 공급되며, 이때 공급되는 량은 400 내지 700 sccm 정도이고, 공정시간은 20 내지 60초 정도 진행하며, 공정온도는 180 내지 260℃ 인 상태에서 공정을 진행한다.
이 후의 산소를 이용한 스트립 단계에서는 도 2에 도시한 바와 같이, 산소 가스를 플라즈마 상태로 하여 스트립을 진행하게 되는데, 이때 금속 배선(5) 위에 제거되지 않은 레지듀(9)가 발생하게 된다.
그리고 도 3에서는 금속 배선(5)에 남겨진 포토레지스트 레지듀를 완전히 스트립하는 2차 스트립 단계를 나타낸다.
2차 스트립 단계의 물 플라즈마는 패시베이션 단계에서 진행된 물 플라즈마를 사용한 조건보다 더 높은 압력으로 공정을 진행하게 되며, 아울러 물의 양도 보다 많이 소요된다.
즉, 물 플라즈마가 공급되는 챔버 내부의 압력이 1500 내지 4000 mT 인 상태의 범위에서 공급하지만 바람직하기로는 패시베이션 단계의 압력조건보다 상대적으로 높은 압력으로 조건을 제공한다. 예를 들면, 패시베이션 단계에서 1500mT의 조건으로 물 플라즈마가 공급되면 2차 스트립 단계에서의 압력조건은 2000mT 또는 3000mT 등으로 조절한다.
또한 물 플라즈마의 공급량도 400 내지 700 sccm 의 범위에서 사용될 수 있겠으나 패시베이션 단계에서 사용된 물 플라즈마 공급량보다 많은 양을 공급한다.
그리고 물 플라즈마를 이용한 2차 스트립 단계의 공정시간도 20 내지 60초 정도의 범위 내에서 진행하되, 패시베이션 단계보다 더 긴 공정시간을 진행한다.
또한 2차 스트립 단계에서 180 내지 260℃ 온도 범위에서 공정을 진행한다.
이상과 같이 마지막 2차 스트립 단계까지 거치게 되면 잔류하고 있던 남은 레지듀까지 모두 제거되게 된다. 또한 마지막 단계에서 물을 추가함으로써 추가적인 금속 배선 패시베이션 강화의 측면이 있어 이는 곧 웨이퍼에 잔류하는 Cl 잔기의 량을 줄여 부식 마진 측면에서도 좋은 효과를 나타낸다.
상술한 레지듀 제거방법은 3단계로 이루어지는 경우를 설명하였고, 이외에도 도 5에 도시한 바와 같이 물 및 산소의 혼합가스로 스트립 공정을 거친 후에 추가로 물 가스를 플라즈마 상태로 2차로 스트립하게 되는 레지듀 제거방법도 가능하다.
이때 물 가스를 플라즈마 상태로 공급하는 조건은 앞서 설명한 제거방법의 2차 스트립 단계와 동일한 조건으로 실시하게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 종래 물과 산소로만 된 1단계 또는 2단계로 된 스트립 작업으로 인한 포토레지스트의 언스트립에 대한 문제점과 언스트립으로 인한 금속 부식 마진을 제어하지 못했던 문제점을 해소하게 되었다. 즉, 물 가스의 플라즈마를 이용한 스트립 작업을 추가로 실시함으로써 제거되지 않았던 레지듀를 제거할 수 있게 된다.
따라서 후속 공정의 손실을 최소화할 수 있게 되어 장치의 신뢰성을 향상시킨다.

Claims (4)

  1. 반도체 기판 위에 금속층을 증착하고, 증착된 금속층 위에 포토레지스트 패턴을 형성하며, 이 포토레지스트 패턴을 기반으로 상기 금속층을 식각하여 금속 배선 라인이 드러나도록 하는 금속 배선 형성단계;
    상기 금속 배선을 형성한 후에 물 가스를 플라즈마 상태로 공급해서 금속 배선을 패시베이션 하는 패시베이션 단계;
    상기 패시베이션 단계를 진행한 후 산소 가스를 플라즈마 상태로 하여 스트립을 진행하는 산소를 이용한 스트립 단계; 및
    상기 스트립 단계 이후에, 금속 배선에 남겨진 포토레지스트 레지듀를 스트립하기 위해서 플라즈마 상태의 물 가스를 이용하여 재차 스트립하는 2차 스트립 단계를 포함하는 반도체 제조공정시 발생된 잔존물 제거방법.
  2. 제 1 항에 있어서,
    상기 패시베이션 단계보다 상기 2차 스트립 단계에서 공급되는 플라즈마 상태의 물 가스가 압력 및 공급량이 더 크고 많은 반도체 제조공정시 발생된 잔존물 제거방법.
  3. 반도체 기판 위에 금속층을 증착하고, 증착된 금속층 위에 포토레지스트 패턴을 형성하며, 이 포토레지스트 패턴을 기반으로 상기 금속층을 식각하여 금속 배선 라인이 드러나도록 하는 금속 배선 형성단계;
    상기 금속 배선을 형성한 후에 물 가스와 산소 가스를 혼합하여 플라즈마 상태로 공급해서 금속 배선을 패시베이션 및 스트립하는 스트립 단계; 및
    상기 스트립 단계 이후에, 금속 배선에 남겨진 포토레지스트 레지듀를 스트립하기 위해서 플라즈마 상태의 물 가스를 이용하여 재차 스트립하는 2차 스트립 단계를 포함하는 반도체 제조공정시 발생된 잔존물 제거방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 패시베이션 단계와 2차 스트립 단계에서 플라즈마 상태로 공급되는 물 가스는 챔버 내부의 압력이 1500 내지 4000 mT 이고, 공급되는 량은 400 내지 700 sccm 정도이며, 공정시간은 20 내지 60초 정도 진행하고, 공정온도는 180 내지 260℃ 인 상태에서 공정을 진행하는 반도체 제조공정시 발생된 잔존물 제거방법.
KR10-2002-0019237A 2002-04-09 2002-04-09 반도체 제조공정시 발생된 잔존물 제거방법 KR100408847B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019237A KR100408847B1 (ko) 2002-04-09 2002-04-09 반도체 제조공정시 발생된 잔존물 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019237A KR100408847B1 (ko) 2002-04-09 2002-04-09 반도체 제조공정시 발생된 잔존물 제거방법

Publications (2)

Publication Number Publication Date
KR20030080549A KR20030080549A (ko) 2003-10-17
KR100408847B1 true KR100408847B1 (ko) 2003-12-06

Family

ID=32378289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0019237A KR100408847B1 (ko) 2002-04-09 2002-04-09 반도체 제조공정시 발생된 잔존물 제거방법

Country Status (1)

Country Link
KR (1) KR100408847B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100565815C (zh) * 2004-10-08 2009-12-02 西尔弗布鲁克研究有限公司 从蚀刻沟槽中移除聚合物涂层的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298188A (ja) * 1996-05-09 1997-11-18 Yamaha Corp 半導体装置の製造方法
KR19980043618A (ko) * 1996-12-04 1998-09-05 김영환 감광막 제거 방법
KR19980059903A (ko) * 1996-12-31 1998-10-07 문정환 반도체소자의 배선 형성방법
KR19990003492A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 잔류막 제거방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298188A (ja) * 1996-05-09 1997-11-18 Yamaha Corp 半導体装置の製造方法
KR19980043618A (ko) * 1996-12-04 1998-09-05 김영환 감광막 제거 방법
KR19980059903A (ko) * 1996-12-31 1998-10-07 문정환 반도체소자의 배선 형성방법
KR19990003492A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 잔류막 제거방법

Also Published As

Publication number Publication date
KR20030080549A (ko) 2003-10-17

Similar Documents

Publication Publication Date Title
US6426298B1 (en) Method of patterning a dual damascene
US5792672A (en) Photoresist strip method
JP2003092287A (ja) アッシング方法
US20030190807A1 (en) Method for manufacturing semiconductor device
US6406836B1 (en) Method of stripping photoresist using re-coating material
KR100408847B1 (ko) 반도체 제조공정시 발생된 잔존물 제거방법
KR100287173B1 (ko) 포토레지스트제거방법및이들을이용한반도체장치의제조방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100542943B1 (ko) 반도체 소자의 리페어 식각 방법
KR100484896B1 (ko) 금속 식각 공정 시 금속 부식 방지 방법
KR100524969B1 (ko) 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법
KR100361527B1 (ko) 반도체소자의제조방법
US6375859B1 (en) Process for resist clean up of metal structures on polyimide
KR100186508B1 (ko) 폴리머 제거 방법
KR100632565B1 (ko) 반도체소자의 퓨즈박스 형성방법
KR0147675B1 (ko) 반도체장치 제조시의 알루미늄합금막 식각방법
KR100431992B1 (ko) 레티클을 이용한 반도체소자의 제조방법
KR100239711B1 (ko) 반도체소자의 콘택홀 형성방법
KR100701388B1 (ko) 반도체 소자의 금속 배선 후처리 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100239400B1 (ko) 금속 패턴 형성방법
KR100236077B1 (ko) 반도체 소자 제조방법
KR100520849B1 (ko) 낮은 포토레지스트 선택비를 이용한 반도체 소자의 금속 패턴 형성방법
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101026

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee