JPH06104258A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06104258A JPH06104258A JP5082037A JP8203793A JPH06104258A JP H06104258 A JPH06104258 A JP H06104258A JP 5082037 A JP5082037 A JP 5082037A JP 8203793 A JP8203793 A JP 8203793A JP H06104258 A JPH06104258 A JP H06104258A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- pattern
- step portion
- dummy pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 121
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000011810 insulating material Substances 0.000 claims abstract description 9
- 230000002093 peripheral effect Effects 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000003860 storage Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 abstract description 25
- 239000010410 layer Substances 0.000 description 31
- 238000010586 diagram Methods 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 密集段差部とグロ−バル段差部を有する半導
体装置及びその製造方法を提供する。 【構成】 グロ−バル段差領域に段差補償のためのダミ
−パタ−ンを形成した後、密集段差部位とグロ−バル段
差部位上にＢＰＳＧ膜を形成し、ＢＰＳＧ膜を高温で熱
処理してリフロ−させる。ダミ−パタ−ンはグロ−バル
段差部位に絶縁膜を形成し、フォトリソグラフィ方法に
よりパタ−ニングして形成する。グロ−バル段差部位で
平坦な表面を有する層間絶縁膜であるＢＰＳＧ膜が形成
される。後に続く金属工程におけるノッチング現象や配
線断線現象が防止できて半導体装置の収率及び電気的特
性が大幅に向上される。
体装置及びその製造方法を提供する。 【構成】 グロ−バル段差領域に段差補償のためのダミ
−パタ−ンを形成した後、密集段差部位とグロ−バル段
差部位上にＢＰＳＧ膜を形成し、ＢＰＳＧ膜を高温で熱
処理してリフロ−させる。ダミ−パタ−ンはグロ−バル
段差部位に絶縁膜を形成し、フォトリソグラフィ方法に
よりパタ−ニングして形成する。グロ−バル段差部位で
平坦な表面を有する層間絶縁膜であるＢＰＳＧ膜が形成
される。後に続く金属工程におけるノッチング現象や配
線断線現象が防止できて半導体装置の収率及び電気的特
性が大幅に向上される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に凹凸の程度と疎密により生ずる平均
高さの差、即ちグローバル段差を平坦化するためのダミ
ーパターンを有する半導体装置及びその製造方法に関す
る。
造方法に係り、特に凹凸の程度と疎密により生ずる平均
高さの差、即ちグローバル段差を平坦化するためのダミ
ーパターンを有する半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】集積回路の集積度を高めるために単一基
板上に多くの活性素子を形成しなければならない。最初
各素子は互いに絶縁されるべきであるが、回路の所望の
機能を得るためには製造過程で特定素子を電気的に相互
接続する必要がある。ＭＯＳ及びバイポラＶＬＳＩ及び
ＵＬＳＩ装置は前記素子の多くのものの相互接続を図る
多層相互接続構造を有する。
板上に多くの活性素子を形成しなければならない。最初
各素子は互いに絶縁されるべきであるが、回路の所望の
機能を得るためには製造過程で特定素子を電気的に相互
接続する必要がある。ＭＯＳ及びバイポラＶＬＳＩ及び
ＵＬＳＩ装置は前記素子の多くのものの相互接続を図る
多層相互接続構造を有する。
【０００３】このような相互接続構造において、層数が
増加するにつれ、最上層の形状は著しく屈曲を生ずる。
例えば、二つまたはそれ以上の金属層が形成されている
半導体ウェーハを製造する場合、多数の酸化膜、多結晶
シリコン導電層及び第１金属配線層が形成されている半
導体ウェーハに第１層間絶縁膜を形成した後、第２金属
層を積層して、第１金属配線層と接続するためのファイ
アを形成する。第１層間絶縁膜の下部構造物が平でない
ので、第１層間絶縁膜の表面が平でない。そうした第１
層間絶縁膜上に第２金属層を直接に形成する場合、第２
金属層は第１層間絶縁膜中の突起及び／またはクラック
により亀裂し、第１層間絶縁膜上の金属形成が不良にな
る。このような不良が半導体装置の収率を低下させる
が、これを防止するために多層金属接続構造ではブァイ
アまたは第２金属層を形成する前に層間絶縁膜の平坦化
が必要である。
増加するにつれ、最上層の形状は著しく屈曲を生ずる。
例えば、二つまたはそれ以上の金属層が形成されている
半導体ウェーハを製造する場合、多数の酸化膜、多結晶
シリコン導電層及び第１金属配線層が形成されている半
導体ウェーハに第１層間絶縁膜を形成した後、第２金属
層を積層して、第１金属配線層と接続するためのファイ
アを形成する。第１層間絶縁膜の下部構造物が平でない
ので、第１層間絶縁膜の表面が平でない。そうした第１
層間絶縁膜上に第２金属層を直接に形成する場合、第２
金属層は第１層間絶縁膜中の突起及び／またはクラック
により亀裂し、第１層間絶縁膜上の金属形成が不良にな
る。このような不良が半導体装置の収率を低下させる
が、これを防止するために多層金属接続構造ではブァイ
アまたは第２金属層を形成する前に層間絶縁膜の平坦化
が必要である。
【０００４】ここで、メモリＩＣを例として考えれば、
一つのトランジスタと一つのキャパシタからなるセルが
マトリックス状に配列され情報を貯蔵する役割を行うセ
ルアレイ領域と、前記セルアレイを駆動して各セルに情
報を貯蔵したり伝送したり役割を行う周辺回路領域から
なるダイナミックランダムアクセスメモリ（以下ＤＲＡ
Ｍと称する）装置においては、半導体装置の超高集積化
に従ってセルキャパシタのストリッジ電極をスタック形
に形成したり、その高さを増加させセルキャパシタンス
の容量を確保する技術が開発されている。半導体装置の
集積度が増加するほどセルアレイ領域内に形成されるパ
ターンの段差が大きくなり、セルアレイ領域と周辺回路
領域間の段差も増加することになる。
一つのトランジスタと一つのキャパシタからなるセルが
マトリックス状に配列され情報を貯蔵する役割を行うセ
ルアレイ領域と、前記セルアレイを駆動して各セルに情
報を貯蔵したり伝送したり役割を行う周辺回路領域から
なるダイナミックランダムアクセスメモリ（以下ＤＲＡ
Ｍと称する）装置においては、半導体装置の超高集積化
に従ってセルキャパシタのストリッジ電極をスタック形
に形成したり、その高さを増加させセルキャパシタンス
の容量を確保する技術が開発されている。半導体装置の
集積度が増加するほどセルアレイ領域内に形成されるパ
ターンの段差が大きくなり、セルアレイ領域と周辺回路
領域間の段差も増加することになる。
【０００５】段差の形成されている半導体ウェーハを平
坦にする一番簡単な方法としては、塗布により解消した
い段差より厚くＣＶＤ−ＳｉＯ2 を蒸着することであ
る。しかし、絶縁層の厚さが増加するほど第１金属配線
層と第２金属配線層間のブァイア深さを増加させるので
これは非現実的である。さらに、第１金属層のパターン
間の距離が狭くなるにつれ、通常のＣＶＤ方法によりＳ
ｉＯ2 を蒸着すれば、絶縁膜のボイドが形成される。他
の方法としては、前述した通り層間絶縁膜を蒸着した
後、犠牲層としてレジスト層を形成してからエッチバッ
クして平坦な層間絶縁膜を形成する方法が提案されてい
る。この方法によれば、エッチバック工程時の工程条件
の調節が極めて困難であり、さらに絶縁層を蒸着する必
要があるので工程が複雑になる。
坦にする一番簡単な方法としては、塗布により解消した
い段差より厚くＣＶＤ−ＳｉＯ2 を蒸着することであ
る。しかし、絶縁層の厚さが増加するほど第１金属配線
層と第２金属配線層間のブァイア深さを増加させるので
これは非現実的である。さらに、第１金属層のパターン
間の距離が狭くなるにつれ、通常のＣＶＤ方法によりＳ
ｉＯ2 を蒸着すれば、絶縁膜のボイドが形成される。他
の方法としては、前述した通り層間絶縁膜を蒸着した
後、犠牲層としてレジスト層を形成してからエッチバッ
クして平坦な層間絶縁膜を形成する方法が提案されてい
る。この方法によれば、エッチバック工程時の工程条件
の調節が極めて困難であり、さらに絶縁層を蒸着する必
要があるので工程が複雑になる。
【０００６】一方、通常のＣＶＤ−ＳｉＯ2 の代わりに
リフロー特性のある絶縁膜を形成した後、熱処理して絶
縁膜を平坦にする方法が提案されている。例えば、文献
S.Wolf, Silicon Processing for the VLSI Era, Vol.
2, 1990, pp. 208〜209 には４．８重量％のホウ素と
４．６重量％の燐を含むＢＰＳＧ膜を形成した後、９０
０℃の窒素雰囲気で３０分間アニーリングして、ほぼ平
坦な表面を有する絶縁膜を収得すると記載されている。
近年にはＲＴＰ(Rapid Thermal Processing)方法を用い
て浅い接合領域を保つ方法があるが、蒸着とリフローを
同時に行えるＣＶＤ装置のような前記ＢＰＳＧリフロー
の改良方法が提案されている傾向にある。また、日本特
許公報特開平３−２１２９５８号（韓国特許公開第９１
−１５０４６号）には、ＢＰＳＧ膜の形成及び熱処理を
連続的に繰り返して平坦度を向上させる方法が開示され
ている。
リフロー特性のある絶縁膜を形成した後、熱処理して絶
縁膜を平坦にする方法が提案されている。例えば、文献
S.Wolf, Silicon Processing for the VLSI Era, Vol.
2, 1990, pp. 208〜209 には４．８重量％のホウ素と
４．６重量％の燐を含むＢＰＳＧ膜を形成した後、９０
０℃の窒素雰囲気で３０分間アニーリングして、ほぼ平
坦な表面を有する絶縁膜を収得すると記載されている。
近年にはＲＴＰ(Rapid Thermal Processing)方法を用い
て浅い接合領域を保つ方法があるが、蒸着とリフローを
同時に行えるＣＶＤ装置のような前記ＢＰＳＧリフロー
の改良方法が提案されている傾向にある。また、日本特
許公報特開平３−２１２９５８号（韓国特許公開第９１
−１５０４６号）には、ＢＰＳＧ膜の形成及び熱処理を
連続的に繰り返して平坦度を向上させる方法が開示され
ている。
【０００７】図１及び図２は従来のＢＰＳＧリフロー技
術を示す概略図である。図１を参照すれば、半導体基板
１００上に金属やポリシリコンを蒸着して導電層を形成
した後、パターニングして第１配線パターン１を形成す
る。次いで、パターン１の形成されている半導体基板１
００上にＢＰＳＧ膜２を形成する。図２を参照すれば、
前記ＢＰＳＧ膜２を９００℃の高温で３０分から６０分
間熱処理してリフローさせることにより殆ど段差のない
平坦な膜表面を収得する。
術を示す概略図である。図１を参照すれば、半導体基板
１００上に金属やポリシリコンを蒸着して導電層を形成
した後、パターニングして第１配線パターン１を形成す
る。次いで、パターン１の形成されている半導体基板１
００上にＢＰＳＧ膜２を形成する。図２を参照すれば、
前記ＢＰＳＧ膜２を９００℃の高温で３０分から６０分
間熱処理してリフローさせることにより殆ど段差のない
平坦な膜表面を収得する。
【０００８】このように従来のＢＰＳＧリフロー方法に
よれば、パターンが密集して形成されている密集段差か
ら構成された段差構造物とパターンが遠く離隔されてい
るグローバル段差が同時に存在する場合、グローバル段
差における平坦度が落ちて後に続く工程で金属配線にノ
ッチング現象または断線現象が生じて半導体装置の信頼
性と収率を低下させる。
よれば、パターンが密集して形成されている密集段差か
ら構成された段差構造物とパターンが遠く離隔されてい
るグローバル段差が同時に存在する場合、グローバル段
差における平坦度が落ちて後に続く工程で金属配線にノ
ッチング現象または断線現象が生じて半導体装置の信頼
性と収率を低下させる。
【０００９】図３は前記グローバル段差で形成されるＢ
ＰＳＧ膜の平でない表面を示す。同図において、参照符
号２００は半導体基板、２１はパターン、２２はＢＰＳ
Ｇ膜、Ｉ1 は密集段差部、Ｉ2 はグローバル段差部、ｘ
1 は密集段差部におけるパターン間の距離、ｘ2 はグロ
ーバル段差部におけるパターン間の距離、ｔ2 は前記Ｂ
ＰＳＧ膜２２の最上の高さとグローバル段差部における
ＢＰＳＧ２２膜の高さとの差、ｔ3 は前記パターン２１
上に形成されたＢＰＳＧ膜２２の厚さを示す。図３から
分かるように、パターン間の距離が短い密集段差部位で
は熱処理以後ＢＰＳＧ膜の良好な平坦度が得られるが、
パターン間の距離の長いグローバル段差部位では平坦度
が落ちる。
ＰＳＧ膜の平でない表面を示す。同図において、参照符
号２００は半導体基板、２１はパターン、２２はＢＰＳ
Ｇ膜、Ｉ1 は密集段差部、Ｉ2 はグローバル段差部、ｘ
1 は密集段差部におけるパターン間の距離、ｘ2 はグロ
ーバル段差部におけるパターン間の距離、ｔ2 は前記Ｂ
ＰＳＧ膜２２の最上の高さとグローバル段差部における
ＢＰＳＧ２２膜の高さとの差、ｔ3 は前記パターン２１
上に形成されたＢＰＳＧ膜２２の厚さを示す。図３から
分かるように、パターン間の距離が短い密集段差部位で
は熱処理以後ＢＰＳＧ膜の良好な平坦度が得られるが、
パターン間の距離の長いグローバル段差部位では平坦度
が落ちる。
【００１０】このようなグローバル段差部位での平でな
い程度は前記日本特許公開公報特開平３−２１２９５８
号に開示された通り、ＢＰＳＧ膜の塗布及び熱処理工程
を数回繰り返したとしてもその平坦度は改善されない。
い程度は前記日本特許公開公報特開平３−２１２９５８
号に開示された通り、ＢＰＳＧ膜の塗布及び熱処理工程
を数回繰り返したとしてもその平坦度は改善されない。
【００１１】
【発明が解決しようとする課題】従って、本発明の目的
は、グローバル段差における優れた平坦度を有する絶縁
膜を含む半導体装置及びその製造方法を提供することで
ある。
は、グローバル段差における優れた平坦度を有する絶縁
膜を含む半導体装置及びその製造方法を提供することで
ある。
【００１２】
【課題を解決するための手段】前述した目的を達成する
ために、本発明は、密集段差部位と少なくとも一つのグ
ローバル段差部位とを有する下部構造物と、前記下部構
造物の密集段差部位とグローバル段差部位とに形成され
た段差を補償するためのダミーパターンと、前記ダミー
パターンの形成された下部構造物上に形成された平坦な
絶縁膜とを含む半導体装置を提供する。
ために、本発明は、密集段差部位と少なくとも一つのグ
ローバル段差部位とを有する下部構造物と、前記下部構
造物の密集段差部位とグローバル段差部位とに形成され
た段差を補償するためのダミーパターンと、前記ダミー
パターンの形成された下部構造物上に形成された平坦な
絶縁膜とを含む半導体装置を提供する。
【００１３】前述した本発明の目的は、下部パターンが
密集して形成された密集段差部位と少なくとも一つのグ
ローバル段差部位とを有する下部構造物と、前記密集段
差部位とグローバル段差部位との間の段差を補償するた
めのダミーパターンと、前記密集段差部位に形成された
ダミーパターン上に形成された上部パターンと、前記ダ
ミーパターンの形成された下部構造物上に形成された絶
縁膜とを含む半導体装置を提供することにより達成され
る。
密集して形成された密集段差部位と少なくとも一つのグ
ローバル段差部位とを有する下部構造物と、前記密集段
差部位とグローバル段差部位との間の段差を補償するた
めのダミーパターンと、前記密集段差部位に形成された
ダミーパターン上に形成された上部パターンと、前記ダ
ミーパターンの形成された下部構造物上に形成された絶
縁膜とを含む半導体装置を提供することにより達成され
る。
【００１４】また、本発明は、半導体基板と、前記半導
体基板の表面部位に形成された不純物ドーピング領域
と、前記半導体基板上に形成された素子活性領域を限定
するフィールド酸化膜と、前記フィールド酸化膜上に形
成されたビットラインと、前記ビットラインを絶縁させ
るための絶縁膜と、前記不純物ドーピング領域と電気的
に接続して前記絶縁膜上に形成されたキャパシタのスト
リッジ電極と、前記ストリッジ電極上に形成された誘電
体膜と、前記誘電体膜上に形成されたプレート電極とを
含むセルアレイ領域のように凹凸密度の多い領域と、前
記セルアレイの周辺部に形成され、前記下層配線パター
ンを絶縁させるための絶縁膜が延びて形成されている周
辺回路のように凹凸密度の少ない領域と、前記周辺回路
領域の絶縁膜上に形成された段差補償のためのダミーパ
ターンと、前記ダミーパターンと前記凹凸密度が多い領
域の表面、例えば、セルアレイのプレート電極上に形成
された平坦な絶縁層とから構成された半導体装置を提供
する。
体基板の表面部位に形成された不純物ドーピング領域
と、前記半導体基板上に形成された素子活性領域を限定
するフィールド酸化膜と、前記フィールド酸化膜上に形
成されたビットラインと、前記ビットラインを絶縁させ
るための絶縁膜と、前記不純物ドーピング領域と電気的
に接続して前記絶縁膜上に形成されたキャパシタのスト
リッジ電極と、前記ストリッジ電極上に形成された誘電
体膜と、前記誘電体膜上に形成されたプレート電極とを
含むセルアレイ領域のように凹凸密度の多い領域と、前
記セルアレイの周辺部に形成され、前記下層配線パター
ンを絶縁させるための絶縁膜が延びて形成されている周
辺回路のように凹凸密度の少ない領域と、前記周辺回路
領域の絶縁膜上に形成された段差補償のためのダミーパ
ターンと、前記ダミーパターンと前記凹凸密度が多い領
域の表面、例えば、セルアレイのプレート電極上に形成
された平坦な絶縁層とから構成された半導体装置を提供
する。
【００１５】前記半導体装置を製造するために、本発明
によれば、密集段差部位と少なくとも一つの凹凸密度の
少ないグローバル段差部位とを有する半導体装置の製造
方法において、前記密集段差部とグローバル段差部位と
の段差を補償するためのダミーパターンを形成する工程
と、前記密集段差部位及びグローバル段差部位に絶縁膜
を形成する工程とを含む半導体装置の製造方法が提供さ
れる。こうして収得した前記絶縁膜は熱処理してリフロ
ーさせることにより前記絶縁膜を平坦にできる。前記ダ
ミーパターンは前記密集段差部位及び前記グローバル段
差部位に第１絶縁膜を形成した後、フォトリソグラフィ
ー方法によりグローバル段差部位上にダミーパターン形
成のためのフォトレジストパターンを形成し、前記フォ
トレジストパターンを食刻マスクとして用いて前記第１
絶縁膜をエッチングして形成しうる。
によれば、密集段差部位と少なくとも一つの凹凸密度の
少ないグローバル段差部位とを有する半導体装置の製造
方法において、前記密集段差部とグローバル段差部位と
の段差を補償するためのダミーパターンを形成する工程
と、前記密集段差部位及びグローバル段差部位に絶縁膜
を形成する工程とを含む半導体装置の製造方法が提供さ
れる。こうして収得した前記絶縁膜は熱処理してリフロ
ーさせることにより前記絶縁膜を平坦にできる。前記ダ
ミーパターンは前記密集段差部位及び前記グローバル段
差部位に第１絶縁膜を形成した後、フォトリソグラフィ
ー方法によりグローバル段差部位上にダミーパターン形
成のためのフォトレジストパターンを形成し、前記フォ
トレジストパターンを食刻マスクとして用いて前記第１
絶縁膜をエッチングして形成しうる。
【００１６】また、本発明は下部パターンが密集して形
成されている密集段差部位と少なくとも一つのグローバ
ル段差部位とを含む下部構造物上に前記密集段差とグロ
ーバル段差と間の段差を補償するために前記下部パター
ンを覆うダミーパターンを形成する段階と、前記密集段
差領域の前記ダミーパターン上に上部パターンを形成す
る段階と、前記ダミーパターン及び上部パターン上に絶
縁層を含む段階とから構成された半導体装置の製造方法
を提供する。
成されている密集段差部位と少なくとも一つのグローバ
ル段差部位とを含む下部構造物上に前記密集段差とグロ
ーバル段差と間の段差を補償するために前記下部パター
ンを覆うダミーパターンを形成する段階と、前記密集段
差領域の前記ダミーパターン上に上部パターンを形成す
る段階と、前記ダミーパターン及び上部パターン上に絶
縁層を含む段階とから構成された半導体装置の製造方法
を提供する。
【００１７】
【作用】本発明によれば、グローバル段差に段差補償の
ためのダミーパターンを形成することにより、グローバ
ル段差部位と密集段差部位との段差が減少される。従っ
て、密集段差とグローバル段差とを有する半導体ウェー
ハの全面にかけて平坦面を有する絶縁膜が形成される。
ためのダミーパターンを形成することにより、グローバ
ル段差部位と密集段差部位との段差が減少される。従っ
て、密集段差とグローバル段差とを有する半導体ウェー
ハの全面にかけて平坦面を有する絶縁膜が形成される。
【００１８】
【実施例】以下、添付した図面に基づき本発明の実施例
を詳細に説明する。 実施例１ 図４から図６は本発明の第１実施例を示す概略図であ
る。図４は、段差補償のためのダミーパターン形成のた
めのフォトレジストパターン３３をグローバル段差部位
に形成する段階を示す。
を詳細に説明する。 実施例１ 図４から図６は本発明の第１実施例を示す概略図であ
る。図４は、段差補償のためのダミーパターン形成のた
めのフォトレジストパターン３３をグローバル段差部位
に形成する段階を示す。
【００１９】より具体的には、半導体基板３００のよう
な下部構造物上に半導体装置の素子を構成するパターン
３１を形成する。この素子として、ゲート電極、ワード
ライン、ビットライン、金属配線、メモリセルのキャパ
シタ（メモリ装置の場合）等が挙げられる。この素子
は、導電性物質から構成され、相互間が電気的に絶縁さ
れており、必要に応じて所期回路機能を行うために特定
素子間の電気的接続を必要とする。前記半導体基板に
は、特定機能を行うため、その表面部位にｎ形またはｐ
形の不純物ドーピング領域の備えられた活性領域及びこ
れらの活性領域を電気的に分離するための素子分離領域
に形成されるフィールド酸化膜が形成されうる。前記素
子は形成される位置によって、ｘ1 のような短い間隔に
形成されたり、ｘ2 のような長い間隔に形成される。ｘ
1 のように短い間隔に形成された部位を密集段差部位Ｉ
1 とし、ｘ2 のように長い距離間隔にパターンが離れて
形成された部位をグローバル段差部位Ｉ2 とする。ｘ1
及びｘ2 の大きさは形成される素子の厚さとこれを絶縁
するために形成される絶縁膜の厚さにより異なる。本実
施例において、素子間の間隔が前記絶縁膜の最終所定厚
さと前記素子の高さの差（図６のｔ1 ）より３倍以上大
きい場合は、グローバル段差部位Ｉ2 とし、小さい場合
は密集段差部位Ｉ1 とする。即ち、グローバル段差部位
Ｉ2 のｘ2 は３ｔ 1 より大きく、密集段差部位Ｉ1 のｘ
1 は３ｔ1 より小さい。
な下部構造物上に半導体装置の素子を構成するパターン
３１を形成する。この素子として、ゲート電極、ワード
ライン、ビットライン、金属配線、メモリセルのキャパ
シタ（メモリ装置の場合）等が挙げられる。この素子
は、導電性物質から構成され、相互間が電気的に絶縁さ
れており、必要に応じて所期回路機能を行うために特定
素子間の電気的接続を必要とする。前記半導体基板に
は、特定機能を行うため、その表面部位にｎ形またはｐ
形の不純物ドーピング領域の備えられた活性領域及びこ
れらの活性領域を電気的に分離するための素子分離領域
に形成されるフィールド酸化膜が形成されうる。前記素
子は形成される位置によって、ｘ1 のような短い間隔に
形成されたり、ｘ2 のような長い間隔に形成される。ｘ
1 のように短い間隔に形成された部位を密集段差部位Ｉ
1 とし、ｘ2 のように長い距離間隔にパターンが離れて
形成された部位をグローバル段差部位Ｉ2 とする。ｘ1
及びｘ2 の大きさは形成される素子の厚さとこれを絶縁
するために形成される絶縁膜の厚さにより異なる。本実
施例において、素子間の間隔が前記絶縁膜の最終所定厚
さと前記素子の高さの差（図６のｔ1 ）より３倍以上大
きい場合は、グローバル段差部位Ｉ2 とし、小さい場合
は密集段差部位Ｉ1 とする。即ち、グローバル段差部位
Ｉ2 のｘ2 は３ｔ 1 より大きく、密集段差部位Ｉ1 のｘ
1 は３ｔ1 より小さい。
【００２０】再度図４を参照すれば、前記パターン３１
の形成されている半導体基板３００の上部全面に第１絶
縁膜３２を塗布する。形成された第１絶縁膜３２の厚さ
は前記半導体基板３００上に形成されるパターン３１の
高さにより変わるが、前記図３に示した通り、追って形
成されるＢＰＳＧ膜の最上の高さとグローバル段差部に
おけるＢＰＳＧ膜の高さの差ｔ3 が補償できる程の厚さ
が好適である。
の形成されている半導体基板３００の上部全面に第１絶
縁膜３２を塗布する。形成された第１絶縁膜３２の厚さ
は前記半導体基板３００上に形成されるパターン３１の
高さにより変わるが、前記図３に示した通り、追って形
成されるＢＰＳＧ膜の最上の高さとグローバル段差部に
おけるＢＰＳＧ膜の高さの差ｔ3 が補償できる程の厚さ
が好適である。
【００２１】この際、前記第１絶縁膜３２は前記パター
ン３１を構成する物質に対して湿式または乾式食刻工程
で食刻選択比の大きい物質を使った方が好適である。本
実施例においては絶縁物質を使用したが、前記パターン
と電気的に分離されダミーパターンが形成される場合は
導電性物質を使用することもできる。このような絶縁物
質としては、ＢＰＳＧを使用するのが好適であり、前記
第１絶縁膜３２を形成した後、図３に示した通り高温で
熱処理して前記第１絶縁膜をリフローさせうる。
ン３１を構成する物質に対して湿式または乾式食刻工程
で食刻選択比の大きい物質を使った方が好適である。本
実施例においては絶縁物質を使用したが、前記パターン
と電気的に分離されダミーパターンが形成される場合は
導電性物質を使用することもできる。このような絶縁物
質としては、ＢＰＳＧを使用するのが好適であり、前記
第１絶縁膜３２を形成した後、図３に示した通り高温で
熱処理して前記第１絶縁膜をリフローさせうる。
【００２２】次いで、前記第１絶縁膜３２上にフォトレ
ジストを塗布してフォトレジスト膜を形成した後、グロ
ーバル段差部位Ｉ2 に前記フォトレジスト膜をパターニ
ングして適当なフォトレジストパターン３３を形成させ
る。この際、密集段差部位Ｉ 1 のパターンとフォトレジ
ストパターン３３間の間隔はパターン３１の形状及び大
きさ、絶縁膜の所期厚さにより変わる。
ジストを塗布してフォトレジスト膜を形成した後、グロ
ーバル段差部位Ｉ2 に前記フォトレジスト膜をパターニ
ングして適当なフォトレジストパターン３３を形成させ
る。この際、密集段差部位Ｉ 1 のパターンとフォトレジ
ストパターン３３間の間隔はパターン３１の形状及び大
きさ、絶縁膜の所期厚さにより変わる。
【００２３】図５は第１絶縁膜パターン３２’及び第２
絶縁膜形成段階を示す。前記フォトレジストパターン３
３をエッチングマスクとして用いて、前記第１絶縁膜３
２を湿式または乾式食刻して、グローバル段差部位Ｉ2
に下部構造物上の密集段差部位とグローバル段差部位と
の段差を補償するためのダミーパターンである第１絶縁
膜パターン３２’を形成する。続けて、前記パターン３
１及び第１絶縁膜パターン３２’が形成された半導体基
板３００の全面に、リフロー可能な絶縁物質、例えばＢ
ＰＳＧを塗布して第２絶縁膜３４を３，０００から５，
０００Åの厚さに形成する。
絶縁膜形成段階を示す。前記フォトレジストパターン３
３をエッチングマスクとして用いて、前記第１絶縁膜３
２を湿式または乾式食刻して、グローバル段差部位Ｉ2
に下部構造物上の密集段差部位とグローバル段差部位と
の段差を補償するためのダミーパターンである第１絶縁
膜パターン３２’を形成する。続けて、前記パターン３
１及び第１絶縁膜パターン３２’が形成された半導体基
板３００の全面に、リフロー可能な絶縁物質、例えばＢ
ＰＳＧを塗布して第２絶縁膜３４を３，０００から５，
０００Åの厚さに形成する。
【００２４】図６は前記第２絶縁膜３４をリフローして
平坦な表面を有する絶縁膜３４’を収得する段階を示
す。前記第２絶縁膜３４を８００℃から９００℃程度の
高温で３０分から１時間熱処理して半導体ウェーハの全
面に形成された前記第２絶縁膜３４をリフローして平坦
な絶縁膜３４’を収得する。しかし、必要に応じて前記
段階は省くこともできる。例えば、パターン３１として
金属配線層が形成されている場合、前記熱処理段階によ
り金属配線層が劣化するので、前記熱処理工程は省略す
る。
平坦な表面を有する絶縁膜３４’を収得する段階を示
す。前記第２絶縁膜３４を８００℃から９００℃程度の
高温で３０分から１時間熱処理して半導体ウェーハの全
面に形成された前記第２絶縁膜３４をリフローして平坦
な絶縁膜３４’を収得する。しかし、必要に応じて前記
段階は省くこともできる。例えば、パターン３１として
金属配線層が形成されている場合、前記熱処理段階によ
り金属配線層が劣化するので、前記熱処理工程は省略す
る。
【００２５】実施例２ 図７から図９は本発明の第２実施例を示す概略図であ
る。ＤＲＡＭ装置の集積度が増大するにつれ、各メモリ
セルの占有面積が減少する。よって、セルキャパシタの
蓄積容量を確保するためにスタック形キャパシタ形成技
術が幅広く用いられており、スタック形キャパシタによ
りセルアレイ領域と周辺回路領域間に段差が増加するこ
とになる。本実施例においては、前述したＤＲＡＭ装置
の周辺回路領域とセルアレイ領域の平坦化方法に対して
説明する。
る。ＤＲＡＭ装置の集積度が増大するにつれ、各メモリ
セルの占有面積が減少する。よって、セルキャパシタの
蓄積容量を確保するためにスタック形キャパシタ形成技
術が幅広く用いられており、スタック形キャパシタによ
りセルアレイ領域と周辺回路領域間に段差が増加するこ
とになる。本実施例においては、前述したＤＲＡＭ装置
の周辺回路領域とセルアレイ領域の平坦化方法に対して
説明する。
【００２６】図７は前述した高集積半導体メモリ装置の
断面図である。図７において、参照符号４００は半導体
基板、４１は活性領域を限定するための素子分離領域に
形成されたフィールド酸化膜、４２はセルアレイ領域の
半導体基板表面部位に形成された不純物ドーピング領
域、４３は周辺回路領域の半導体基板表面部位に形成さ
れた不純物ドーピング領域、４４はセルアレイ領域の前
記フィールド酸化膜４１上に形成されたビットライン、
４５はスタック形キャパシタのストリッジ電極、４６は
誘電体膜、４７はプレート電極、５１は前記ビットライ
ン４４を絶縁させるための絶縁膜を示す。ここで、前記
セルアレイ領域の半導体基板の表面部位に形成された不
純物ドーピング領域４２は伝送トランジスタのソース領
域である。図７からわかるように、セルキャパシタのス
トリッジ電極４５の高さｔ5 が高くなり、ビットライン
４４はストリッジ電極４５の下に形成される。このよう
な構造を有する高集積半導体装置において、セルアレイ
領域には各素子が積層して形成されている反面、周辺回
路領域には割合に少数の素子が形成されるため、セルア
レイ領域と周辺回路領域間の段差ｔ4 が大きくなる。そ
の後、金属配線を形成する場合は前記セルアレイ領域と
周辺回路領域間の境界部には急激な傾斜度を有する絶縁
膜により金属配線のノッチングや断線現象が生ずる。
断面図である。図７において、参照符号４００は半導体
基板、４１は活性領域を限定するための素子分離領域に
形成されたフィールド酸化膜、４２はセルアレイ領域の
半導体基板表面部位に形成された不純物ドーピング領
域、４３は周辺回路領域の半導体基板表面部位に形成さ
れた不純物ドーピング領域、４４はセルアレイ領域の前
記フィールド酸化膜４１上に形成されたビットライン、
４５はスタック形キャパシタのストリッジ電極、４６は
誘電体膜、４７はプレート電極、５１は前記ビットライ
ン４４を絶縁させるための絶縁膜を示す。ここで、前記
セルアレイ領域の半導体基板の表面部位に形成された不
純物ドーピング領域４２は伝送トランジスタのソース領
域である。図７からわかるように、セルキャパシタのス
トリッジ電極４５の高さｔ5 が高くなり、ビットライン
４４はストリッジ電極４５の下に形成される。このよう
な構造を有する高集積半導体装置において、セルアレイ
領域には各素子が積層して形成されている反面、周辺回
路領域には割合に少数の素子が形成されるため、セルア
レイ領域と周辺回路領域間の段差ｔ4 が大きくなる。そ
の後、金属配線を形成する場合は前記セルアレイ領域と
周辺回路領域間の境界部には急激な傾斜度を有する絶縁
膜により金属配線のノッチングや断線現象が生ずる。
【００２７】図８は第１絶縁膜４８及びフォトレジスト
パターン４９の形成段階を示す。図７のように形成され
た半導体装置を有するウェーハの全面に、前記段差ｔ4
をある程度補償できる厚さ（ｔ4 ±５，０００Å）にＢ
ＰＳＧのような絶縁物質を形成して第１絶縁膜４８を形
成する。この際、必要に応じては収得した第１絶縁膜４
８を熱処理してリフローさせうる。その後、前記第１絶
縁膜４８上にフォトレジストを塗布してフォトレジスト
層を形成した後、セルアレイ領域を除いた周辺回路領域
部にフォトリソグラフィ工程によりフォトレジストパタ
ーン４９を形成する。この際、前記リフロー工程を第１
絶縁膜４８のパターニングの次に移してもよい。また、
前記フォトレジストパターン４９はセルアレイ領域から
周辺回路領域に延びて形成されたセルキャパシタのプレ
ート電極４７の一端と重畳するように形成した方が好適
である。
パターン４９の形成段階を示す。図７のように形成され
た半導体装置を有するウェーハの全面に、前記段差ｔ4
をある程度補償できる厚さ（ｔ4 ±５，０００Å）にＢ
ＰＳＧのような絶縁物質を形成して第１絶縁膜４８を形
成する。この際、必要に応じては収得した第１絶縁膜４
８を熱処理してリフローさせうる。その後、前記第１絶
縁膜４８上にフォトレジストを塗布してフォトレジスト
層を形成した後、セルアレイ領域を除いた周辺回路領域
部にフォトリソグラフィ工程によりフォトレジストパタ
ーン４９を形成する。この際、前記リフロー工程を第１
絶縁膜４８のパターニングの次に移してもよい。また、
前記フォトレジストパターン４９はセルアレイ領域から
周辺回路領域に延びて形成されたセルキャパシタのプレ
ート電極４７の一端と重畳するように形成した方が好適
である。
【００２８】図９は第１絶縁膜パターン４８’及び平坦
な表面を有する第２絶縁膜５０の形成段階を示す。前記
フォトレジストパターン４９をエッチングマスクとして
乾式または湿式食刻により第１絶縁膜４８をエッチング
してダミーパターンである第１絶縁膜パターン４８’を
形成した後、収得した結果物の全面にＢＰＳＧを３，０
００から５，０００Åの厚さに塗布して第２絶縁膜を形
成した後、実施例１と同様の方法で第２絶縁膜を高温熱
処理してリフローさせて平坦な表面を有する第２絶縁膜
５０を収得する。また、熱処理段階は実施例１で説明し
た通り省略することもできる。
な表面を有する第２絶縁膜５０の形成段階を示す。前記
フォトレジストパターン４９をエッチングマスクとして
乾式または湿式食刻により第１絶縁膜４８をエッチング
してダミーパターンである第１絶縁膜パターン４８’を
形成した後、収得した結果物の全面にＢＰＳＧを３，０
００から５，０００Åの厚さに塗布して第２絶縁膜を形
成した後、実施例１と同様の方法で第２絶縁膜を高温熱
処理してリフローさせて平坦な表面を有する第２絶縁膜
５０を収得する。また、熱処理段階は実施例１で説明し
た通り省略することもできる。
【００２９】実施例３ 図１０から図１２は本発明の第３実施例を示す概略図で
ある。本実施例は第２実施例と同様のＤＲＡＭ素子に関
するものであるが、グローバル段差部位の平坦度をさら
に優秀にするため、半導体基板のセルアレイ領域に凹部
を形成した後、該凹部にＤＲＡＭ装置を形成した半導体
ウェーハを平坦化する方法を示す。
ある。本実施例は第２実施例と同様のＤＲＡＭ素子に関
するものであるが、グローバル段差部位の平坦度をさら
に優秀にするため、半導体基板のセルアレイ領域に凹部
を形成した後、該凹部にＤＲＡＭ装置を形成した半導体
ウェーハを平坦化する方法を示す。
【００３０】このようにセルアレイ領域の半導体基板に
凹部を形成する方法は、例えばアメリカ特許4,882,289
号に開示されている。図１０から図１２において、参照
符号は前記実施例２の図７から図９においてと同一の部
材を指す。図１０は凹んだセルアレイ領域に形成された
ＤＲＡＭ素子の断面図である。セルアレイ部の半導体基
板４００をｔ6 の深さに凹部を形成した後、セルアレイ
領域及び周辺回路領域の不純物ドーピング領域４２、４
３とフィールド酸化膜４１を形成した後、結果物上に絶
縁膜５１、ビットライン４４、ストリッジ電極４５、キ
ャパシタの誘電体膜４６及びプレート電極４７を形成す
る。
凹部を形成する方法は、例えばアメリカ特許4,882,289
号に開示されている。図１０から図１２において、参照
符号は前記実施例２の図７から図９においてと同一の部
材を指す。図１０は凹んだセルアレイ領域に形成された
ＤＲＡＭ素子の断面図である。セルアレイ部の半導体基
板４００をｔ6 の深さに凹部を形成した後、セルアレイ
領域及び周辺回路領域の不純物ドーピング領域４２、４
３とフィールド酸化膜４１を形成した後、結果物上に絶
縁膜５１、ビットライン４４、ストリッジ電極４５、キ
ャパシタの誘電体膜４６及びプレート電極４７を形成す
る。
【００３１】図１１は第１絶縁膜４８及びフォトレジス
トパターン４８の形成段階を示す。前記実施例２と同様
に、前記実施例２よりｔ6 ほど薄い厚さを有するように
ＢＰＳＧのような絶縁物質を蒸着して第１絶縁膜４８を
形成した後、第１絶縁膜４８を熱処理してリフローさせ
る。その後、前記実施例２と同様に、前記第１絶縁膜４
８上にフォトレジストを塗布してフォトレジスト膜を形
成した後、セルアレイ領域を除いた周辺回路領域部位に
フォトリソグラフィ工程によりフォトレジストパターン
４９を形成する。
トパターン４８の形成段階を示す。前記実施例２と同様
に、前記実施例２よりｔ6 ほど薄い厚さを有するように
ＢＰＳＧのような絶縁物質を蒸着して第１絶縁膜４８を
形成した後、第１絶縁膜４８を熱処理してリフローさせ
る。その後、前記実施例２と同様に、前記第１絶縁膜４
８上にフォトレジストを塗布してフォトレジスト膜を形
成した後、セルアレイ領域を除いた周辺回路領域部位に
フォトリソグラフィ工程によりフォトレジストパターン
４９を形成する。
【００３２】図１２は第１絶縁膜パターン４８’及び平
坦な表面を有する第２絶縁膜５０の形成段階を示す。前
記実施例２と同様に、前記フォトレジストパターン４９
をエッチングマスクとして乾式または湿式食刻により第
１絶縁膜４８をエッチングしてダミーパターンである第
１絶縁膜パターン４８’を形成した後、収得した結果物
の全面にＢＰＳＧを３，０００から５，０００Åの厚さ
に塗布して第２絶縁膜を形成した後、第２絶縁膜を高温
熱処理してリフローさせ平坦な表面を有する第２絶縁膜
５０を収得する。また、この熱処理段階は実施例１で説
明した通り省略することもできる。
坦な表面を有する第２絶縁膜５０の形成段階を示す。前
記実施例２と同様に、前記フォトレジストパターン４９
をエッチングマスクとして乾式または湿式食刻により第
１絶縁膜４８をエッチングしてダミーパターンである第
１絶縁膜パターン４８’を形成した後、収得した結果物
の全面にＢＰＳＧを３，０００から５，０００Åの厚さ
に塗布して第２絶縁膜を形成した後、第２絶縁膜を高温
熱処理してリフローさせ平坦な表面を有する第２絶縁膜
５０を収得する。また、この熱処理段階は実施例１で説
明した通り省略することもできる。
【００３３】実施例４ 図１３及び図１４は本発明の第４実施例を示す概略図で
ある。図１３はグローバル段差部位に段差補償のための
ダミーパターン形成のためのフォトレジストパターン３
３の形成段階を示す。より具体的には、実施例１と同一
の方法で、半導体基板３００と同一の下部構造物状に、
半導体装置の素子を構成するパターン５１を形成し、前
記パターン３１の形成されている半導体基板３００上
に、上部全面にかけて第１絶縁膜３２を塗布する。ここ
で、第１絶縁膜３２の厚さｔ10はｔ11とｔ12の和以上で
ある（ｔ 11は下部パターンの高さであり、ｔ12は後続く
工程で形成される上部パターン（図１４に示す５４）の
高さである。）前記第１絶縁膜３２は湿式または乾式食
刻できる低温酸化物またはＢＰＳＧを用いて形成するの
が好適である。
ある。図１３はグローバル段差部位に段差補償のための
ダミーパターン形成のためのフォトレジストパターン３
３の形成段階を示す。より具体的には、実施例１と同一
の方法で、半導体基板３００と同一の下部構造物状に、
半導体装置の素子を構成するパターン５１を形成し、前
記パターン３１の形成されている半導体基板３００上
に、上部全面にかけて第１絶縁膜３２を塗布する。ここ
で、第１絶縁膜３２の厚さｔ10はｔ11とｔ12の和以上で
ある（ｔ 11は下部パターンの高さであり、ｔ12は後続く
工程で形成される上部パターン（図１４に示す５４）の
高さである。）前記第１絶縁膜３２は湿式または乾式食
刻できる低温酸化物またはＢＰＳＧを用いて形成するの
が好適である。
【００３４】次いで、前記第１絶縁膜３２上にフォトレ
ジストを塗布してフォトレジスト膜を形成した後、実施
例１と同様の方法でグローバル段差部位Ｉ2 に前記フォ
トレジスト膜をパターニングして適当なフォトレジスト
パターン３３を形成させる。図１４は下部パターン５１
を覆う第１絶縁膜パターン３２”、上部パターン５４及
び第２絶縁膜３４の形成段階を示す。
ジストを塗布してフォトレジスト膜を形成した後、実施
例１と同様の方法でグローバル段差部位Ｉ2 に前記フォ
トレジスト膜をパターニングして適当なフォトレジスト
パターン３３を形成させる。図１４は下部パターン５１
を覆う第１絶縁膜パターン３２”、上部パターン５４及
び第２絶縁膜３４の形成段階を示す。
【００３５】前記フォトレジストパターン３３をエッチ
ングマスクとして用いて密集段差部位の前記第１絶縁膜
３２の一部を食刻して、密集段差部位Ｉ1 とグローバル
段差部位Ｉ2 との段差を補償するダミーパターンである
下部パターンを覆う第１絶縁膜パターン３２”を形成す
る。ここで、ｔ13は下部パターン５１上の第１絶縁膜パ
ターン３２”の厚さである。第１絶縁膜３２がＢＰＳＧ
より構成されている場合は、収得した第１絶縁膜パター
ン３２”は任意に熱処理してリフローさせうる。
ングマスクとして用いて密集段差部位の前記第１絶縁膜
３２の一部を食刻して、密集段差部位Ｉ1 とグローバル
段差部位Ｉ2 との段差を補償するダミーパターンである
下部パターンを覆う第１絶縁膜パターン３２”を形成す
る。ここで、ｔ13は下部パターン５１上の第１絶縁膜パ
ターン３２”の厚さである。第１絶縁膜３２がＢＰＳＧ
より構成されている場合は、収得した第１絶縁膜パター
ン３２”は任意に熱処理してリフローさせうる。
【００３６】次いで、第１絶縁膜パターン３２”上に上
部パターン５４を形成し、上部パターン５４及び第１絶
縁膜パターン３２”が形成されている半導体基板３００
の全面に、実施例１と同様の方法で絶縁物質を第２絶縁
膜を２，０００から３０００Åの厚さに形成する。その
後、実施例１と同様の方法で、第２絶縁膜を熱処理して
平坦な表面を有する第２絶縁膜を形成する。この段階は
実施例１で説明した通り必要に応じて省略することもで
きる。
部パターン５４を形成し、上部パターン５４及び第１絶
縁膜パターン３２”が形成されている半導体基板３００
の全面に、実施例１と同様の方法で絶縁物質を第２絶縁
膜を２，０００から３０００Åの厚さに形成する。その
後、実施例１と同様の方法で、第２絶縁膜を熱処理して
平坦な表面を有する第２絶縁膜を形成する。この段階は
実施例１で説明した通り必要に応じて省略することもで
きる。
【００３７】実施例５ 図１５は本発明の第５実施例を示す概略図である。実施
例４と同様の方法で、半導体基板３００と同様の下部構
造物上に半導体装置の素子を構成する下部パターン５１
を形成した後、下部パターン５１の形成された半導体基
板３００の全面に第１絶縁層を形成してから第１絶縁層
上にフォトレジストを塗布してフォトレジスト膜を形成
する。グローバル段差部位Ｉ2 のフォトレジスト膜をパ
ターニングして適当なフォトレジストパターンを収得す
る。フォトレジストパターンをエッチングマスクとして
密集段差部位Ｉ1 の第１絶縁膜の全てを除去して、グロ
ーバル段差部位Ｉ2 に、段差補償のためのダミーパター
ンである第１絶縁膜パターン３２’を形成する。
例４と同様の方法で、半導体基板３００と同様の下部構
造物上に半導体装置の素子を構成する下部パターン５１
を形成した後、下部パターン５１の形成された半導体基
板３００の全面に第１絶縁層を形成してから第１絶縁層
上にフォトレジストを塗布してフォトレジスト膜を形成
する。グローバル段差部位Ｉ2 のフォトレジスト膜をパ
ターニングして適当なフォトレジストパターンを収得す
る。フォトレジストパターンをエッチングマスクとして
密集段差部位Ｉ1 の第１絶縁膜の全てを除去して、グロ
ーバル段差部位Ｉ2 に、段差補償のためのダミーパター
ンである第１絶縁膜パターン３２’を形成する。
【００３８】次いで、第１絶縁膜パターン３２’の形成
されている結果物の全面に、ＢＰＳＧまたはＨＴＯを蒸
着して下部パターン上の厚さがｔ13になるよう第３絶縁
膜３６を形成する。次いで、実施例４と同様の方法で、
第３絶縁膜３６上に上部パターン５４及び第２絶縁膜３
４を形成する。
されている結果物の全面に、ＢＰＳＧまたはＨＴＯを蒸
着して下部パターン上の厚さがｔ13になるよう第３絶縁
膜３６を形成する。次いで、実施例４と同様の方法で、
第３絶縁膜３６上に上部パターン５４及び第２絶縁膜３
４を形成する。
【００３９】実施例６ 図１６から図１９は本発明の第６実施例を示す概略図で
ある。図１６は下部パターンであるビットライン４４の
形成段階を示す。ここで、参照番号４００、４１、４２
及び４３は図７と同一の部位を示す。参照符号４０はト
ランジスタのゲート電極であり、４０’はフィールド酸
化膜上に形成されたワードラインを示す。半導体基板３
００上にソース、ドレイン領域及びゲート電極より構成
されたトランジスタ及びワードラインを形成した後、半
導体基板の全面にゲート電極及びワードラインを絶縁さ
せるための絶縁膜６０を形成する。半導体基板の表面部
位に形成された不純物ドーピング領域であるドレイン領
域とビットラインを接続する接触口を形成した後、通常
の方法によりドレイン領域と電気的に接続するビットラ
イン４４を形成する。
ある。図１６は下部パターンであるビットライン４４の
形成段階を示す。ここで、参照番号４００、４１、４２
及び４３は図７と同一の部位を示す。参照符号４０はト
ランジスタのゲート電極であり、４０’はフィールド酸
化膜上に形成されたワードラインを示す。半導体基板３
００上にソース、ドレイン領域及びゲート電極より構成
されたトランジスタ及びワードラインを形成した後、半
導体基板の全面にゲート電極及びワードラインを絶縁さ
せるための絶縁膜６０を形成する。半導体基板の表面部
位に形成された不純物ドーピング領域であるドレイン領
域とビットラインを接続する接触口を形成した後、通常
の方法によりドレイン領域と電気的に接続するビットラ
イン４４を形成する。
【００４０】図１７は第１絶縁膜６２及びフォトレジス
トパターン６４を形成する。図１６の段階後結果物の全
面にＢＰＳＧのような絶縁物質を６，０００から８，０
００Åの厚さに蒸着する。前記収得した第１絶縁膜５２
は必要に応じて熱処理してリフローさせ得る。次いで、
実施例２と同様の方法で、第１絶縁膜６２上にフォトレ
ジストを塗布してフォトレジスト膜を形成した後、通常
の方法でフォトレジストパターン６４を形成する。
トパターン６４を形成する。図１６の段階後結果物の全
面にＢＰＳＧのような絶縁物質を６，０００から８，０
００Åの厚さに蒸着する。前記収得した第１絶縁膜５２
は必要に応じて熱処理してリフローさせ得る。次いで、
実施例２と同様の方法で、第１絶縁膜６２上にフォトレ
ジストを塗布してフォトレジスト膜を形成した後、通常
の方法でフォトレジストパターン６４を形成する。
【００４１】図１８は絶縁膜６０上に形成されたビット
ライン４４を覆う第１絶縁膜パターン６２’及びストリ
ッジ電極をソース領域と接続する接触口を形成する段階
を示す。実施例４と同一の方法で、フォトレジストパタ
ーン６４をエッチングマスクとして用いて第１絶縁膜４
８を湿式または乾式食刻してセルアレイ領域と周辺回路
領域間の段差を補償するためのダミーパターンである第
１絶縁膜パターン６２’を形成する。本実施例において
は、実施例４と同一の方法で第１絶縁膜パターン６２’
が形成されることを示すが、前記第１絶縁膜パターン６
２’の代わりに実施例５と類似した方法が適用されう
る。
ライン４４を覆う第１絶縁膜パターン６２’及びストリ
ッジ電極をソース領域と接続する接触口を形成する段階
を示す。実施例４と同一の方法で、フォトレジストパタ
ーン６４をエッチングマスクとして用いて第１絶縁膜４
８を湿式または乾式食刻してセルアレイ領域と周辺回路
領域間の段差を補償するためのダミーパターンである第
１絶縁膜パターン６２’を形成する。本実施例において
は、実施例４と同一の方法で第１絶縁膜パターン６２’
が形成されることを示すが、前記第１絶縁膜パターン６
２’の代わりに実施例５と類似した方法が適用されう
る。
【００４２】次いで、フォトレジストパターン６４を除
去して後、第１絶縁膜パターン６２’と絶縁膜６０を通
常のフォトリソグラフィー工程により除去して、キャパ
シタのストリッジ電極をソース領域と接続させるための
接触口を形成する。図１９は上部パターンであるトラン
ジスタのキャパシタを形成して本発明の半導体装置を完
成する段階を示す。図１８の段階後、不純物のドーピン
グされたポリシリコンを蒸着して厚さが４，０００から
５，０００Åであり、ソース領域に電気的に接続された
第１導電層を形成しパターニングしてセル単位に分離さ
れたストリッジ電極４５を形成する。次いで、誘電体膜
４６とプレート電極４７を順次に形成してセルアレイ領
域のキャパシタを完成する。その後、ＨＴＯを塗布して
プレート電極４７を保護するための絶縁膜７０を形成
し、実施例４と同一の方法で、キャパシタと第１絶縁膜
パターン６２’の形成されている結果物の全面に絶縁物
質を塗布して厚さ約３，０００から４，０００Åの第２
絶縁膜を形成する。実施例１と同様に、前記第２絶縁膜
は熱処理してリフローさせ平坦な表面を有する絶縁膜７
２を形成しうる。
去して後、第１絶縁膜パターン６２’と絶縁膜６０を通
常のフォトリソグラフィー工程により除去して、キャパ
シタのストリッジ電極をソース領域と接続させるための
接触口を形成する。図１９は上部パターンであるトラン
ジスタのキャパシタを形成して本発明の半導体装置を完
成する段階を示す。図１８の段階後、不純物のドーピン
グされたポリシリコンを蒸着して厚さが４，０００から
５，０００Åであり、ソース領域に電気的に接続された
第１導電層を形成しパターニングしてセル単位に分離さ
れたストリッジ電極４５を形成する。次いで、誘電体膜
４６とプレート電極４７を順次に形成してセルアレイ領
域のキャパシタを完成する。その後、ＨＴＯを塗布して
プレート電極４７を保護するための絶縁膜７０を形成
し、実施例４と同一の方法で、キャパシタと第１絶縁膜
パターン６２’の形成されている結果物の全面に絶縁物
質を塗布して厚さ約３，０００から４，０００Åの第２
絶縁膜を形成する。実施例１と同様に、前記第２絶縁膜
は熱処理してリフローさせ平坦な表面を有する絶縁膜７
２を形成しうる。
【００４３】以上本発明を実施例をもって具体的に説明
してきたが、本発明はこれらの実施例に限定されず、当
業者が通常有する知識の範囲内でその変形や改良が可能
である。
してきたが、本発明はこれらの実施例に限定されず、当
業者が通常有する知識の範囲内でその変形や改良が可能
である。
【００４４】
【発明の効果】以上述べたように、本発明によればグロ
ーバル段差部位に段差補償のためのダミーパターンを形
成することにより、密集段差とグローバル段差を有する
半導体ウェーハを全面にかけて緩慢な平坦面を有する絶
縁膜が形成された。したがって、後に続く金属配線工程
を施す場合、グローバル段差によるノッチング現象や金
属配線の断線現象が生じない安定した金属配線が形成で
き、半導体装置の工程収率及び電気特性が大幅に向上さ
れる。
ーバル段差部位に段差補償のためのダミーパターンを形
成することにより、密集段差とグローバル段差を有する
半導体ウェーハを全面にかけて緩慢な平坦面を有する絶
縁膜が形成された。したがって、後に続く金属配線工程
を施す場合、グローバル段差によるノッチング現象や金
属配線の断線現象が生じない安定した金属配線が形成で
き、半導体装置の工程収率及び電気特性が大幅に向上さ
れる。
【図１】半導体装置の断面図であって、従来のＢＰＳＧ
リフロー技術を示す概略図である。
リフロー技術を示す概略図である。
【図２】半導体装置の断面図であって、従来のＢＰＳＧ
リフロー技術を示す概略図である。
リフロー技術を示す概略図である。
【図３】半導体装置の断面図であって、従来のグローバ
ル段差で形成されるＢＰＳＧ膜の平でない表面を示す概
略図である。
ル段差で形成されるＢＰＳＧ膜の平でない表面を示す概
略図である。
【図４】半導体装置の断面図であって、本発明の第１実
施例を示す概略図である。
施例を示す概略図である。
【図５】半導体装置の断面図であって、本発明の第１実
施例を示す概略図である。
施例を示す概略図である。
【図６】半導体装置の断面図であって、本発明の第１実
施例を示す概略図である。
施例を示す概略図である。
【図７】半導体装置の断面図であって、本発明の第２実
施例を示す概略図である。
施例を示す概略図である。
【図８】半導体装置の断面図であって、本発明の第２実
施例を示す概略図である。
施例を示す概略図である。
【図９】半導体装置の断面図であって、本発明の第２実
施例を示す概略図である。
施例を示す概略図である。
【図１０】半導体装置の断面図であって、本発明の第３
実施例を示す概略図である。
実施例を示す概略図である。
【図１１】半導体装置の断面図であって、本発明の第３
実施例を示す概略図である。
実施例を示す概略図である。
【図１２】半導体装置の断面図であって、本発明の第３
実施例を示す概略図である。
実施例を示す概略図である。
【図１３】半導体装置の断面図であって、本発明の第４
実施例を示す概略図である。
実施例を示す概略図である。
【図１４】半導体装置の断面図であって、本発明の第４
実施例を示す概略図である。
実施例を示す概略図である。
【図１５】半導体装置の断面図であって、本発明の第５
実施例を示す概略図である。
実施例を示す概略図である。
【図１６】半導体装置の断面図であって、本発明の第６
実施例を示す概略図である。
実施例を示す概略図である。
【図１７】半導体装置の断面図であって、本発明の第６
実施例を示す概略図である。
実施例を示す概略図である。
【図１８】半導体装置の断面図であって、本発明の第６
実施例を示す概略図である。
実施例を示す概略図である。
【図１９】半導体装置の断面図であって、本発明の第６
実施例を示す概略図である。
実施例を示す概略図である。
３１ 素子パターン ３２、４８ 第１絶縁膜 ３３、４９ フォトレジストパターン ３４ 第２絶縁膜 ４１ フィールド酸化膜 ４２ 不純物ドーピング領域 ４４ ビットライン ４５ ストリッジ電極 ３００ 半導体基板
フロントページの続き (72)発明者 朴 永薫 大韓民国 京畿道 水原市 長安区 華西 １洞 11−11番地 華西アパート 15棟 506号 (72)発明者 朴 源模 大韓民国 ソウル特別市 瑞草区 瑞草４ 洞 山193−３番地 極東アパート 12棟 108号 (72)発明者 安 智弘 大韓民国 ソウル特別市 松坡区 三田洞 11−２番地
Claims (30)
- 【請求項１】 密集段差部位と少なくとも一つのグロー
バル段差部位とを有する下部構造物と、 前記密集段差部位とグローバル段差部位との間の段差を
補償するためのダミーパターンと、 前記ダミーパターンの形成された下部構造物上に形成さ
れた平坦な絶縁膜とを含む半導体装置。 - 【請求項２】 前記ダミーパターンはグローバル段差部
位に形成されることを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 前記ダミーパターンは前記密集段差部位
のパターンを覆うことを特徴とする請求項１記載の半導
体装置。 - 【請求項４】 前記下部構造物は、その上に導電性パタ
ーンが形成されている半導体基板であることを特徴とす
る請求項１記載の半導体装置。 - 【請求項５】 前記下部構造物は半導体基板上に形成さ
れた絶縁膜と前記半導体基板の表面部位の不純物ドーピ
ング領域に電気的に接続して形成されたストリッジ電
極、前記ストリッジ電極上に形成された誘電体膜及び前
記誘電体膜上に形成されたプレート電極から構成された
キャパシタを含むことを特徴とする請求項１記載の半導
体装置。 - 【請求項６】 前記グローバル段差部位の段差間の距離
は前記密集段差の下部構造物上に形成された絶縁膜の厚
さの３倍以上であることを特徴とする請求項１記載の半
導体装置。 - 【請求項７】 前記密集段差部位はスタック形キャパシ
タの形成されたセルアレイ領域部位であり、前記グロー
バル段差部位は周辺回路領域であることを特徴とする請
求項１記載の半導体装置。 - 【請求項８】 前記セルアレイ領域は前記半導体基板の
凹部に形成されることを特徴とする請求項７記載の半導
体装置。 - 【請求項９】 前記ダミーパターンは前記キャパシタの
プレート電極と一部重畳して周辺回路領域に形成される
ことを特徴とする請求項８記載の半導体装置。 - 【請求項１０】 前記ダミーパターンは絶縁物質からな
ることを特徴とする請求項１記載の半導体装置。 - 【請求項１１】 前記平坦な絶縁膜はＢＰＳＧ膜である
ことを特徴とする請求項１記載の半導体装置。 - 【請求項１２】 半導体基板と、 前記半導体基板の表面部位に形成された不純物ドーピン
グ領域と、 前記半導体基板上に形成された素子活性領域を限定する
フィールド酸化膜と、 前記フィールド酸化膜上に形成されたビットラインと、
前記ビットラインを絶縁させるための絶縁膜と、前記不
純物ドーピング領域と電気的に接続して前記絶縁膜上に
形成されたキャパシタのストリッジ電極と、前記ストリ
ッジ電極上に形成された誘電体膜と、前記誘電体膜上に
形成されたプレート電極とを含むセルアレイ領域と、 前記セルアレイの周辺部に形成され、前記ビットライン
を絶縁させるための絶縁膜が延びて形成されている周辺
回路領域と、 前記周辺回路領域とセルアレイ領域との段差を補償のた
めのダミーパターンと、 前記ダミーパターンと前記セルアレイのプレート電極上
に形成された平坦な絶縁層とから構成された半導体装
置。 - 【請求項１３】 前記セルアレイ領域は前記半導体基板
の凹部に形成されたことを特徴とする請求項１２記載の
半導体装置。 - 【請求項１４】 前記ダミーパターンは前記キャパシタ
のプレート電極と一部重畳して周辺回路領域に形成され
ることを特徴とする請求項１２項記載の半導体装置。 - 【請求項１５】 下部パターンが密集して形成された密
集段差部位と少なくとも一つのグローバル段差部位を有
する下部構造物と、 前記密集段差部位とグローバル段差部位との間の段差を
補償するためのダミパターンと、 前記密集段差部位に形成されたダミーパターン上に形成
された上部パターンと、 前記ダミーパターンの形成された下部構造物上に形成さ
れた絶縁膜とを含む半導体装置。 - 【請求項１６】 前記密集段差部位はセルアレイ領域で
あり、前記グローバル段差部位は周辺回路領域であるこ
とを特徴とする請求項１５記載の半導体装置。 - 【請求項１７】 前記下部パターンはビットラインであ
り、前記上部パターンはキャパシタであることを特徴と
する請求項１５記載の半導体装置。 - 【請求項１８】 前記ダミーパターンは前記グローバル
段差部位に形成され、前記ダミーパターンと前記下部パ
ターンを覆う絶縁膜をさらに含むことを特徴とする請求
項１５記載の半導体装置。 - 【請求項１９】 密集段差部位と少なくとも一つのグロ
ーバル段差部位とを有する半導体装置の製造方法におい
て、 前記密集段差部位と前記グローバル段差部位との間の段
差を補償するためのダミーパターンを形成する工程と、 前記密集段差部位及びグローバル段差部位に絶縁膜を形
成する工程を含むことを特徴とする半導体装置の製造方
法。 - 【請求項２０】 前記方法は前記絶縁膜を熱処理してリ
フローすることにより前記絶縁膜を平坦化する工程を含
むことを特徴とする請求項１９記載の半導体装置の製造
方法。 - 【請求項２１】 前記ダミーパターンは前記密集段差部
位及び前記グローバル段差部位に第１絶縁膜を形成した
後、フォトリソグラフィー方法によりグローバル段差部
位上にダミーパターン形成のためのフォトレジストパタ
ーンを形成し、前記フォトレジストパターンを蝕刻マス
クとして用いて前記第１絶縁膜をエッチングして形成す
ることを特徴とする請求項１９記載の半導体装置の製造
方法。 - 【請求項２２】 前記密集段差部位の第１絶縁膜の全て
が除去されることを特徴とする請求項１９記載の半導体
装置の製造方法。 - 【請求項２３】 前記密集段差部位の第１絶縁膜が部分
的に除去されることを特徴とする請求項１９記載の半導
体装置の製造方法。 - 【請求項２４】 前記第１絶縁膜がＢＰＳＧ膜であるこ
とを特徴とする請求項２０記載の半導体装置の製造方
法。 - 【請求項２５】 前記第１絶縁膜を形成した後熱処理し
て前記第１絶縁膜の表面を平坦化する段階をさらに含む
ことを特徴とする請求項２４記載の半導体装置の製造方
法。 - 【請求項２６】 半導体基板の表面部位に形成された不
純物ドーピング領域と、前記半導体基板上に形成された
素子活性領域を限定するフィールド酸化膜と、前記フィ
ールド酸化膜上に形成されたビットラインと、前記ビッ
トラインを絶縁させるための絶縁膜と、前記不純物ドー
ピング領域と電気的に接続して前記絶縁膜上に形成され
たキャパシタのストリッジ電極と、前記ストリッジ電極
上に形成された誘電体膜と、前記誘電体膜上に形成され
たプレート電極を含むセルアレイ領域と、前記セルアレ
イの周辺部に形成され、前記ビットラインを絶縁させる
ための絶縁膜が延びて形成されている周辺回路領域とか
ら構成された半導体装置の平坦化方法において、 前記周辺回路領域の絶縁膜上に形成された段差を補償す
るためのダミーパターンを形成する段階と、 前記ダミーパターンと前記セルアレイのプレート電極上
に絶縁層を形成する段階と、 前記絶縁層を熱処理してリフローさせることにより前記
絶縁層の表面を平坦にする段階とから構成されることを
特徴とする半導体装置の平坦化方法。 - 【請求項２７】 前記絶縁膜がＢＰＳＧ膜であることを
特徴とする請求項２６記載の半導体装置の平坦化方法。 - 【請求項２８】 前記セルアレイ領域は前記半導体基板
の凹部に形成されることを特徴とする請求項２６記載の
半導体装置の平坦化方法。 - 【請求項２９】 前記ダミーパターンは、前記キャパシ
タのプレート電極と一部重畳して周辺回路領域に形成さ
れることを特徴とする請求項２６記載の半導体装置の平
坦化方法。 - 【請求項３０】 下部パターンが密集して形成されてい
る密集段差部位と少なくとも一つのグローバル段差部位
とを含む下部構造物上に前記密集段差とグローバル段差
と間の段差を補償するために前記下部パターンを覆うダ
ミーパターンを形成する段階と、 前記密集段差領域の前記ダミーパターン上に上部パター
ンを形成する段階と、 前記ダミーパターン及び上部パターン上に絶縁層を含む
段階から構成された半導体装置の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920006393A KR100230350B1 (ko) | 1992-04-16 | 1992-04-16 | 반도체 장치 및 그 제조 방법 |
| KR1019920020972A KR960005252B1 (ko) | 1992-11-10 | 1992-11-10 | 반도체 장치의 제조방법 |
| KR1992P6393 | 1992-11-10 | ||
| KR1992P20972 | 1992-11-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104258A true JPH06104258A (ja) | 1994-04-15 |
| JP2820187B2 JP2820187B2 (ja) | 1998-11-05 |
Family
ID=26629021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5082037A Expired - Fee Related JP2820187B2 (ja) | 1992-04-16 | 1993-04-08 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5488007A (ja) |
| JP (1) | JP2820187B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583458B1 (en) | 1998-10-14 | 2003-06-24 | Fujitsu Limited | Semiconductor integrated circuit including a DRAM and an analog circuit |
| JP2009109337A (ja) * | 2007-10-30 | 2009-05-21 | Minebea Co Ltd | 曲げセンサ |
| JP2013069845A (ja) * | 2011-09-22 | 2013-04-18 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828476B2 (ja) * | 1991-06-07 | 1996-03-21 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR0121297B1 (en) * | 1992-04-16 | 1997-11-15 | Fujitsu Ltd | Semiconductor device and process of producing the same |
| US5605857A (en) * | 1993-02-12 | 1997-02-25 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
| JP2940432B2 (ja) * | 1995-04-27 | 1999-08-25 | ヤマハ株式会社 | 半導体装置とその製造方法 |
| US5541135A (en) * | 1995-05-30 | 1996-07-30 | Motorola, Inc. | Method of fabricating a flip chip semiconductor device having an inductor |
| TW341721B (en) * | 1996-03-14 | 1998-10-01 | Matsushita Electric Ind Co Ltd | Formation of flat pattern, flat pattern forming apparatus, and semiconductor integrated circuit device |
| US5674773A (en) * | 1996-03-15 | 1997-10-07 | Vanguard International Semiconductor Corporation | Method for planarizing high step-height integrated circuit structures |
| US5998295A (en) | 1996-04-10 | 1999-12-07 | Altera Corporation | Method of forming a rough region on a substrate |
| US5888900A (en) * | 1996-07-30 | 1999-03-30 | Kawasaki Steel Corporation | Method for manufacturing semiconductor device and reticle for wiring |
| KR100419748B1 (ko) * | 1996-09-06 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| US6413870B1 (en) * | 1996-09-30 | 2002-07-02 | International Business Machines Corporation | Process of removing CMP scratches by BPSG reflow and integrated circuit chip formed thereby |
| JP3110328B2 (ja) * | 1996-11-19 | 2000-11-20 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
| EP0849787A1 (de) * | 1996-12-18 | 1998-06-24 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer intergrierten Schaltungsanordnung |
| JP2923912B2 (ja) * | 1996-12-25 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
| JP3749776B2 (ja) * | 1997-02-28 | 2006-03-01 | 株式会社東芝 | 半導体装置 |
| JP3159108B2 (ja) * | 1997-03-27 | 2001-04-23 | ヤマハ株式会社 | 半導体装置とその製造方法 |
| JPH1131695A (ja) * | 1997-07-10 | 1999-02-02 | Mitsubishi Electric Corp | 回路パターンが形成されたウェハおよびその製造方法 |
| JP3137051B2 (ja) * | 1997-10-08 | 2001-02-19 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100301038B1 (ko) | 1998-03-02 | 2001-09-06 | 윤종용 | 씨오비(cob)를구비한반도체메모리장치및그제조방법 |
| TW369726B (en) | 1998-05-04 | 1999-09-11 | United Microelectronics Corp | Structure and producing method of microlens on color filter of sensor device |
| JPH11345946A (ja) * | 1998-06-01 | 1999-12-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3219146B2 (ja) * | 1998-10-13 | 2001-10-15 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JP2000124421A (ja) * | 1998-10-20 | 2000-04-28 | Nec Corp | 半導体記憶装置とその製造方法 |
| US6077738A (en) * | 1999-06-25 | 2000-06-20 | Taiwan Semiconductor Manufacturing Company | Inter-level dielectric planarization approach for a DRAM crown capacitor process |
| KR100356135B1 (ko) * | 1999-12-08 | 2002-10-19 | 동부전자 주식회사 | 반도체 장치의 제조방법 |
| JP2001168098A (ja) * | 1999-12-10 | 2001-06-22 | Seiko Epson Corp | 半導体装置及びパターンデータ作成方法 |
| US6333221B1 (en) | 2000-07-20 | 2001-12-25 | United Microelectronics Corp. | Method for improving planarization of an ILD layer |
| KR100363093B1 (ko) * | 2000-07-28 | 2002-12-05 | 삼성전자 주식회사 | 반도체 소자의 층간 절연막 평탄화 방법 |
| US6984581B2 (en) * | 2000-12-21 | 2006-01-10 | Intel Corporation | Structural reinforcement of highly porous low k dielectric films by ILD posts |
| JP4115138B2 (ja) * | 2002-02-07 | 2008-07-09 | 東京エレクトロン株式会社 | 塗布装置 |
| US7323417B2 (en) * | 2004-09-21 | 2008-01-29 | Molecular Imprints, Inc. | Method of forming a recessed structure employing a reverse tone process |
| US7205244B2 (en) * | 2004-09-21 | 2007-04-17 | Molecular Imprints | Patterning substrates employing multi-film layers defining etch-differential interfaces |
| US7547504B2 (en) * | 2004-09-21 | 2009-06-16 | Molecular Imprints, Inc. | Pattern reversal employing thick residual layers |
| KR100703970B1 (ko) * | 2005-06-16 | 2007-04-06 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
| US7259102B2 (en) * | 2005-09-30 | 2007-08-21 | Molecular Imprints, Inc. | Etching technique to planarize a multi-layer structure |
| EP2151856A1 (en) * | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Relaxation of strained layers |
| TWI457984B (zh) * | 2008-08-06 | 2014-10-21 | Soitec Silicon On Insulator | 應變層的鬆弛方法 |
| EP2159836B1 (en) * | 2008-08-25 | 2017-05-31 | Soitec | Stiffening layers for the relaxation of strained layers |
| CN113725227B (zh) * | 2021-08-18 | 2023-12-01 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481358A (en) * | 1987-09-24 | 1989-03-27 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPH02262338A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3976524A (en) * | 1974-06-17 | 1976-08-24 | Ibm Corporation | Planarization of integrated circuit surfaces through selective photoresist masking |
| JPS58210634A (ja) * | 1982-05-31 | 1983-12-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61287245A (ja) * | 1985-06-14 | 1986-12-17 | Hitachi Ltd | 多層配線法 |
| US4662064A (en) * | 1985-08-05 | 1987-05-05 | Rca Corporation | Method of forming multi-level metallization |
| JPS6377122A (ja) * | 1986-09-19 | 1988-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0821682B2 (ja) * | 1987-04-24 | 1996-03-04 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4783238A (en) * | 1987-07-31 | 1988-11-08 | Hughes Aircraft Company | Planarized insulation isolation |
| US5244841A (en) * | 1988-11-10 | 1993-09-14 | Applied Materials, Inc. | Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing |
| US5204288A (en) * | 1988-11-10 | 1993-04-20 | Applied Materials, Inc. | Method for planarizing an integrated circuit structure using low melting inorganic material |
| JPH02180052A (ja) * | 1988-12-29 | 1990-07-12 | Nec Corp | 半導体装置の製造方法 |
| JPH02271617A (ja) * | 1989-04-13 | 1990-11-06 | Fuji Electric Co Ltd | 半導体集積回路の製造方法 |
| DE58908781D1 (de) * | 1989-09-08 | 1995-01-26 | Siemens Ag | Verfahren zur globalen Planarisierung von Oberflächen für integrierte Halbleiterschaltungen. |
| JPH03212958A (ja) * | 1990-01-18 | 1991-09-18 | Toshiba Corp | 半導体装置の製造方法 |
| JP2519569B2 (ja) * | 1990-04-27 | 1996-07-31 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| JPH0645327A (ja) * | 1991-01-09 | 1994-02-18 | Nec Corp | 半導体装置の製造方法 |
| US5245213A (en) * | 1991-10-10 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Planarized semiconductor product |
| KR960003864B1 (ko) * | 1992-01-06 | 1996-03-23 | 삼성전자주식회사 | 반도체 메모리장치 및 그 제조방법 |
| KR0137229B1 (ko) * | 1993-02-01 | 1998-04-29 | 모리시다 요이찌 | 반도체 기억장치 및 그 제조방법 |
-
1993
- 1993-04-08 JP JP5082037A patent/JP2820187B2/ja not_active Expired - Fee Related
- 1993-04-16 US US08/042,490 patent/US5488007A/en not_active Expired - Lifetime
-
1997
- 1997-04-22 US US08/838,044 patent/US5965939A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481358A (en) * | 1987-09-24 | 1989-03-27 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPH02262338A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583458B1 (en) | 1998-10-14 | 2003-06-24 | Fujitsu Limited | Semiconductor integrated circuit including a DRAM and an analog circuit |
| US7118957B2 (en) | 1998-10-14 | 2006-10-10 | Fujitsu Limited | Semiconductor integrated circuit including a DRAM and an analog circuit |
| US7361552B2 (en) | 1998-10-14 | 2008-04-22 | Fujitsu Limited | Semiconductor integrated circuit including a DRAM and an analog circuit |
| JP2009109337A (ja) * | 2007-10-30 | 2009-05-21 | Minebea Co Ltd | 曲げセンサ |
| JP2013069845A (ja) * | 2011-09-22 | 2013-04-18 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5488007A (en) | 1996-01-30 |
| US5965939A (en) | 1999-10-12 |
| JP2820187B2 (ja) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2820187B2 (ja) | 半導体装置の製造方法 | |
| US7488644B2 (en) | Method of fabricating a semiconductor device | |
| US7510963B2 (en) | Semiconductor device having multilayer interconnection structure and manufacturing method thereof | |
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| US6479341B1 (en) | Capacitor over metal DRAM structure | |
| JP2930016B2 (ja) | 半導体装置の製造方法 | |
| JPH10135333A (ja) | 半導体装置のコンタクト製造方法 | |
| KR100189963B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| JPH06188381A (ja) | Ｄｒａｍセルのキャパシタおよびその製造方法 | |
| US5409855A (en) | Process for forming a semiconductor device having a capacitor | |
| JP3605493B2 (ja) | 半導体装置の製造方法 | |
| JP2741672B2 (ja) | スタック形ｄｒａｍセルのキャパシタ製造方法 | |
| US5989953A (en) | Method for manufacturing DRAM capacitor | |
| US6333221B1 (en) | Method for improving planarization of an ILD layer | |
| US6184075B1 (en) | Method of fabricating interconnect lines and plate electrodes of a storage capacitor in a semiconductor device | |
| JP2853426B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0821697B2 (ja) | 半導体メモリ装置の製造方法 | |
| US6054360A (en) | Method of manufacturing a semiconductor memory device with a stacked capacitor wherein an electrode of the capacitor is shaped using a high melting point metal film | |
| KR100318684B1 (ko) | 반도체 메모리 장치의 캐패시터 제조 방법 | |
| JP4011870B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100230350B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100357189B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3172229B2 (ja) | 半導体装置の製造方法 | |
| US6117768A (en) | Void-free tungsten-plug contact for ULSI interconnection | |
| JP2002217388A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |