JP2013069845A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013069845A JP2013069845A JP2011207073A JP2011207073A JP2013069845A JP 2013069845 A JP2013069845 A JP 2013069845A JP 2011207073 A JP2011207073 A JP 2011207073A JP 2011207073 A JP2011207073 A JP 2011207073A JP 2013069845 A JP2013069845 A JP 2013069845A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- convex
- manufacturing
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体装置1は、半導体構造11の上面領域に形成された島状の絶縁膜20と、絶縁膜20の上面領域に配列された複数の凸状絶縁部23と、これら凸状絶縁部23と絶縁膜20とを被覆する層間絶縁膜26とを備える。
【選択図】図3
Description
図3は、本発明に係る実施の形態1の半導体装置1の構成を概略的に示す断面図である。図3に示される半導体装置1は、横型二重拡散構造を有するNチャネル型のLDMOS(Laterally Double Diffused Metal Oxide Semiconductor)である。図中のX軸方向は、半導体装置1を構成するP型半導体基板11の上面(主面)の面内方向に平行な横方向であり、Z軸方向は、半導体装置1の厚み方向であり且つX軸方向に垂直な方向である。また、Y軸方向は、X軸方向とZ軸方向の双方と垂直な方向である。
温度900℃のドライ酸素雰囲気下で処理時間が600分〜800分、
温度950℃のドライ酸素雰囲気下で処理時間が250分〜450分、
温度1000℃のドライ酸素雰囲気下で処理時間が100分〜250分。
温度900℃のドライ酸素雰囲気下で処理時間が400分〜600分、
温度950℃のドライ酸素雰囲気下で処理時間が150分〜350分、
温度1000℃のドライ酸素雰囲気下で処理時間が50分〜150分。
フィールド絶縁膜20上に酸化ダミーパターン23を形成する工程は、LDMOS構造に限定されず、他の半導体構造に適用することが可能である。図12は、本発明の実施の形態2の半導体装置の製造工程の一部を概略的に示す断面図である。
図14は、本発明の実施の形態3の半導体装置の構造を概略的に示す断面図である。図14の構造では、半導体基板11K上のフィールド絶縁膜20Kの上面領域に複数の凸状絶縁部からなる酸化ダミーパターン23Dが形成されている。この酸化ダミーパターン23Dは、実施の形態1の酸化ダミーパターン23と同様の工程で形成される。また、酸化ダミーパターン23Dを被覆する層間絶縁膜26Kが形成されており、この層間絶縁膜26K上に上部配線層40が横方向に延在している。
以上、図面を参照して本発明の種々の実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な形態を採用することもできる。たとえば、図7(B)及び図8(B)に示したように、ダミーパターン23Pと酸化ダミーパターン23は、ストライプ状に形成されているが、この形状に限定されるものではない。たとえば、ダミーパターン23Pが複数の柱状導電部で構成されてもよい。
Claims (14)
- 半導体構造の上面領域に島状の絶縁膜を形成する工程と、
前記絶縁膜の上面領域に配列された複数の凸状導電部を形成する工程と、
前記複数の凸状導電部を熱酸化して複数の凸状絶縁部を形成する工程と、
前記複数の凸状絶縁部と前記絶縁膜とを被覆するように層間絶縁膜を堆積させる工程と
を備えることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記絶縁膜の当該上面領域に前記複数の凸状導電部と並ぶように下部配線層を形成する工程をさらに備え、
前記下部配線層と前記複数の凸状導電部とは同一工程で形成される
ことを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法であって、
前記複数の凸状導電部を形成する当該工程は、
前記半導体構造と前記絶縁膜との上に導電性材料層を成膜する工程と、
前記導電性材料層を半導体リソグラフィとエッチングとでパターニングする工程と
を含むことを特徴とする半導体装置の製造方法。 - 請求項2または3に記載の半導体装置の製造方法であって、
前記層間絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記層間絶縁膜を選択的にエッチングすることにより前記層間絶縁膜にコンタクトホールを形成する工程と、
前記コンタクトホールに導電性材料を埋設してコンタクトプラグを形成する工程と、
前記層間絶縁膜上に前記コンタクトプラグを介して前記下部配線層と電気的に接続される上部配線層を形成する工程と
をさらに備えることを特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記半導体構造の上面の面内方向における前記絶縁膜の一端の近傍で前記半導体構造の上面にゲート絶縁膜を成膜する工程をさらに備え、
前記下部配線層は、前記ゲート絶縁膜の上面領域から前記絶縁膜の当該上面領域にまで延在するゲート電極であり、
前記上部配線層は、前記ゲート電極の延在方向に沿って前記複数の凸状絶縁部の直上の領域に張り出すように形成される
ことを特徴とする半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法であって、
前記層間絶縁膜を堆積させる工程の前に、前記半導体構造の当該上面付近にN型またはP型の不純物イオンを選択的に導入し、当該導入された不純物イオンを熱処理で活性化させてソース領域及びドレイン領域を形成する工程をさらに備え、
前記ソース領域及びドレイン領域を形成する当該工程では、前記複数の凸状絶縁部の未酸化部分が熱酸化される
ことを特徴とする半導体装置の製造方法。 - 請求項1から6のうちのいずれか1項に記載の半導体装置の製造方法であって、
前記層間絶縁膜を熱処理でリフローさせる工程をさらに備え、
前記層間絶縁膜を熱処理でリフローさせる当該工程では、前記複数の凸状絶縁部の未酸化部分が熱酸化される
ことを特徴とする半導体装置の製造方法。 - 請求項1から7のうちのいずれか1項に記載の半導体装置の製造方法であって、前記複数の凸状導電部は、当該複数の凸状導電部の上端がストライプ状をなすように形成されることを特徴とする半導体装置の製造方法。
- 請求項1から8に記載の半導体装置の製造方法であって、前記各凸状導電部の横方向の幅は、0.1μm以下であることを特徴とする半導体装置の製造方法。
- 請求項1から9のうちのいずれか1項に記載の半導体装置の製造方法であって、前記層間絶縁膜は、CVD法により形成されることを特徴とする半導体装置の製造方法。
- 請求項10に記載の半導体装置の製造方法であって、前記層間絶縁膜の厚さは、1.0μm以上であることを特徴とする半導体装置の製造方法。
- 半導体構造と、
前記半導体構造の上面領域に形成された島状の絶縁膜と、
前記絶縁膜の上面領域に配列された複数の凸状絶縁部と、
前記絶縁膜と前記複数の凸状絶縁部とを被覆する層間絶縁膜と
を備えることを特徴とする半導体装置。 - 請求項12に記載の半導体装置であって、
前記絶縁膜の当該上面領域に前記複数の凸状絶縁部と並んで形成され、前記層間絶縁膜により被覆されている下部配線層をさらに備え、
前記複数の凸状絶縁部は、前記下部配線層を構成する導電性材料と同じ材料の酸化物からなる
ことを特徴とする半導体装置。 - 請求項13に記載の半導体装置であって、
前記半導体構造の上面の面内方向における前記絶縁膜の一端の近傍で前記半導体構造の上面に形成されたゲート絶縁膜と、
前記層間絶縁膜上に形成された上部配線層と
をさらに備え、
前記下部配線層は、前記ゲート絶縁膜の上面領域から前記絶縁膜の当該上面領域にまで延在するゲート電極であり、
前記上部配線層は、前記層間絶縁膜内に埋設されたコンタクトプラグを介して前記下部配線層と電気的に接続されており、且つ、前記ゲート電極の延在方向に沿って前記複数の凸状絶縁部の直上の領域に張り出すように形成されている
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011207073A JP5986361B2 (ja) | 2011-09-22 | 2011-09-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011207073A JP5986361B2 (ja) | 2011-09-22 | 2011-09-22 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013069845A true JP2013069845A (ja) | 2013-04-18 |
JP5986361B2 JP5986361B2 (ja) | 2016-09-06 |
Family
ID=48475193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011207073A Active JP5986361B2 (ja) | 2011-09-22 | 2011-09-22 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5986361B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10026819B2 (en) | 2016-07-08 | 2018-07-17 | Samsung Electronics Co., Ltd. | High voltage semiconductor devices including main conductive pattern, auxiliary conductive pattern, and spacer therebetween |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02222162A (ja) * | 1989-02-22 | 1990-09-04 | Sharp Corp | 半導体装置の製造方法 |
JPH04287326A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH05175342A (ja) * | 1991-12-20 | 1993-07-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH06104258A (ja) * | 1992-04-16 | 1994-04-15 | Samsung Electron Co Ltd | 半導体装置およびその製造方法 |
JPH06244367A (ja) * | 1993-02-19 | 1994-09-02 | Hitachi Ltd | 半導体集積回路装置 |
JPH08213361A (ja) * | 1995-01-31 | 1996-08-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH09289305A (ja) * | 1996-04-19 | 1997-11-04 | Rohm Co Ltd | 半導体装置 |
JPH11297996A (ja) * | 1998-04-08 | 1999-10-29 | Sony Corp | 半導体装置およびその製造方法 |
JP2000294763A (ja) * | 1999-04-06 | 2000-10-20 | Nec Corp | 半導体装置 |
JP2002353444A (ja) * | 2001-05-28 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
-
2011
- 2011-09-22 JP JP2011207073A patent/JP5986361B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02222162A (ja) * | 1989-02-22 | 1990-09-04 | Sharp Corp | 半導体装置の製造方法 |
JPH04287326A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH05175342A (ja) * | 1991-12-20 | 1993-07-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH06104258A (ja) * | 1992-04-16 | 1994-04-15 | Samsung Electron Co Ltd | 半導体装置およびその製造方法 |
JPH06244367A (ja) * | 1993-02-19 | 1994-09-02 | Hitachi Ltd | 半導体集積回路装置 |
JPH08213361A (ja) * | 1995-01-31 | 1996-08-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH09289305A (ja) * | 1996-04-19 | 1997-11-04 | Rohm Co Ltd | 半導体装置 |
JPH11297996A (ja) * | 1998-04-08 | 1999-10-29 | Sony Corp | 半導体装置およびその製造方法 |
JP2000294763A (ja) * | 1999-04-06 | 2000-10-20 | Nec Corp | 半導体装置 |
JP2002353444A (ja) * | 2001-05-28 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10026819B2 (en) | 2016-07-08 | 2018-07-17 | Samsung Electronics Co., Ltd. | High voltage semiconductor devices including main conductive pattern, auxiliary conductive pattern, and spacer therebetween |
Also Published As
Publication number | Publication date |
---|---|
JP5986361B2 (ja) | 2016-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8884362B2 (en) | Semiconductor device and manufacturing method of the same | |
US8963260B2 (en) | Power semiconductor device and fabrication method thereof | |
JP5684450B2 (ja) | 半導体装置及びその製造方法 | |
TWI455287B (zh) | 功率半導體元件之終端結構及其製作方法 | |
US20110012132A1 (en) | Semiconductor Device | |
CN102947937A (zh) | 半导体装置及半导体装置的制造方法 | |
US20130228857A1 (en) | Method of forming an assymetric poly gate for optimum termination design in trench power mosfets | |
JP2008098593A (ja) | 半導体装置及びその製造方法 | |
CN105321824B (zh) | 半导体装置的制造方法 | |
US20200287044A1 (en) | Semiconductor device | |
US8269312B2 (en) | Semiconductor device with resistive element | |
US10141415B2 (en) | Combined gate and source trench formation and related structure | |
US20130307064A1 (en) | Power transistor device and fabricating method thereof | |
JP2010157588A (ja) | 半導体装置及びその製造方法 | |
US20100276810A1 (en) | Semiconductor device and fabrication method thereof | |
JP5367390B2 (ja) | 半導体装置及びその製造方法 | |
TWI567977B (zh) | 金氧半場效電晶體及其製造方法 | |
JP5986361B2 (ja) | 半導体装置及びその製造方法 | |
KR100935770B1 (ko) | 반도체 소자 및 이의 제조방법 | |
JP2008140805A (ja) | 半導体装置 | |
US7157772B2 (en) | Semiconductor device and method of fabricating the same | |
JP2012142487A (ja) | 半導体装置およびその製造方法 | |
JP4260777B2 (ja) | 半導体装置及びその製造方法 | |
TW201334182A (zh) | 半導體裝置及其製作方法 | |
US9230988B2 (en) | Mechanisms for forming radio frequency (RF) area of integrated circuit structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5986361 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |