JP2004207676A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2004207676A JP2004207676A JP2003173235A JP2003173235A JP2004207676A JP 2004207676 A JP2004207676 A JP 2004207676A JP 2003173235 A JP2003173235 A JP 2003173235A JP 2003173235 A JP2003173235 A JP 2003173235A JP 2004207676 A JP2004207676 A JP 2004207676A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitrogen
- layer
- wiring
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 126
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 61
- 239000007789 gas Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000004544 sputter deposition Methods 0.000 claims abstract description 45
- 229910018182 Al—Cu Inorganic materials 0.000 claims abstract description 36
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 44
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 36
- 229910052786 argon Inorganic materials 0.000 claims description 22
- 229910045601 alloy Inorganic materials 0.000 claims description 19
- 239000000956 alloy Substances 0.000 claims description 19
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 9
- 238000000151 deposition Methods 0.000 abstract description 4
- 229910000881 Cu alloy Inorganic materials 0.000 abstract description 2
- 230000036039 immunity Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 123
- 238000012360 testing method Methods 0.000 description 56
- 230000015572 biosynthetic process Effects 0.000 description 28
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 21
- 230000001186 cumulative effect Effects 0.000 description 19
- 239000010936 titanium Substances 0.000 description 17
- 101100532097 Vitis rotundifolia RUN1 gene Proteins 0.000 description 15
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】半導体素子の高集積化に伴い、配線の微細化、薄膜化が進んでいる。その結果、配線断面積が小さくなり、電流密度が上がっている。従来のＡｌ合金配線形成方法では、この電流密度の上昇に対してエレクトロマイグレーション（ＥＭ）寿命保証が厳しくなっており、信頼性低下の問題が生じている。Ａｌ−Ｃｕ合金配線において、エレクトロマイグレーション（ＥＭ）耐性の優れた配線を形成する方法が望まれている。
【解決手段】下地絶縁膜１０２上に、バリア層１０４、Ａｌ−Ｃｕ膜１０６及び反射防止膜１０８を順次スパッタリングして積層していく配線層方法において、Ａｌ−Ｃｕ膜１０６を形成する際の成膜室中のガスに、微量の窒素含有Ａｒガスを用いてスパッタリングを行うことにより、Ａｌ−Ｃｕ膜１０６を形成する。
【選択図】 図１
【解決手段】下地絶縁膜１０２上に、バリア層１０４、Ａｌ−Ｃｕ膜１０６及び反射防止膜１０８を順次スパッタリングして積層していく配線層方法において、Ａｌ−Ｃｕ膜１０６を形成する際の成膜室中のガスに、微量の窒素含有Ａｒガスを用いてスパッタリングを行うことにより、Ａｌ−Ｃｕ膜１０６を形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体素子の製造方法、特に多層配線の形成方法に関する。
【０００２】
【従来の技術】
従来の半導体素子では、金属合金による配線層が広く用いられている。
【０００３】
中でも、アルミニウム合金配線（Ａｌ合金配線）は、配線材料として低抵抗で加工性に優れているため広く用いられてきた。
【０００４】
このＡｌ合金配線層を成膜する際に窒素ガスが存在すると、結晶粒径が小さくなったり、ボイドが生じやすくなったりすることが知られており、これにより膜質が低下するとされていた。このため、Ａｌ合金配線層をスパッタリングにより成膜する際には、窒素の混入を極力抑えて行っていた。
【０００５】
また、Ａｌ合金配線層が窒化されていると、絶縁性が高くなり、導通不良をおこすことが知られている（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開平７−５８２０３号公報（第３−４頁）
【０００７】
【発明が解決しようとする課題】
近年、半導体素子の高集積化に伴い、配線の微細化、薄膜化が進んでいる。その結果、配線断面積が小さくなり、電流密度が上がっている。従来のＡｌ合金配線形成方法では、この電流密度の上昇に対してエレクトロマイグレーション（ＥＭ）寿命保証が厳しくなっており、信頼性低下の問題が生じている。
【０００８】
従って、ＥＭ耐性の向上するＡｌ合金配線層、特に近年多くの半導体素子に用いられているＡｌ−Ｃｕ合金配線層の形成方法が望まれている。
【０００９】
【課題を解決するための手段】
そこで、この出願に係る発明者は、Ａｌ−Ｃｕ合金配線層を形成する際に、窒素が混入すると形成された配線のＥＭ寿命にどのような影響をあたえるかについて鋭意研究を行ったところ、成膜時に、微量の窒素ガスを存在させてＡｌ−Ｃｕ合金配線層を形成すれば、ＥＭ耐性の優れた配線を有する半導体素子が得られるという結論に達した。
【００１０】
この発明の半導体素子の製造方法によれば、スパッタリング成膜室においてＡｌ−Ｃｕ合金配線層をスパッタリング形成するにあたり、成膜室中の窒素含有アルゴンガスの窒素含有濃度を、１２ｐｐｍより高くかつ１０００ｐｐｍより低くしてスパッタリングを行うことを特徴とする。
【００１１】
この発明の半導体素子の製造方法によれば、従来の窒素をできるかぎり成膜室中に存在させずにＡｌ−Ｃｕ合金配線層を形成した場合よりもＥＭ寿命を向上させることができる。
【００１２】
また、この発明の半導体素子の製造方法によれば、従来から用いられている配線形成方法の金属配線層をスパッタリングにより成膜する際に、成膜室中に微量の窒素を存在させてスパッタリングを行うだけで良い。よって、工程の増加や新たな装置を必要とせず、しかも形成される配線層のＥＭ耐性を容易に向上させることができる。
【００１３】
成膜室中の窒素含有アルゴンガスの窒素含有濃度は、好適には５０ｐｐｍ〜５００ｐｐｍの範囲に、さらに好適には、１００ｐｐｍ〜２５０ｐｐｍの範囲にするのが良い。このような範囲に成膜室中の窒素含有アルゴンガスの窒素含有濃度を制御すると、ＥＭ寿命を向上させることができる。
【００１４】
成膜室中の窒素含有アルゴンガスの窒素含有濃度は、アルゴンガスの流量と窒素添加アルゴンガスの流量とを調節することにより制御できる。
【００１５】
この発明の半導体素子の製造方法によれば、成膜室中の窒素含有アルゴンガスの窒素含有濃度をアルゴンガスと窒素添加アルゴンガスの流量を調節することで簡単に制御できるので、工程の増加や新たな装置を必要とせず、しかも形成される配線層のＥＭ耐性を容易に向上させることができる。
【００１６】
また、成膜室中の窒素含有アルゴンガスの窒素含有濃度は、Ａｌ−Ｃｕ合金配線層の形成前にバリア層の最上層を窒素中でスパッタリングを行うことによりＴｉＮ膜で形成し、次いでＡｌ−Ｃｕ合金配線層をアルゴンガスを成膜ガスに用いてスパッタリングし、この時のスパッタリングの際の加熱により、ＴｉＮ膜に含まれる過剰の窒素が成膜室中に放出することにより制御できる。
【００１７】
この発明の半導体素子の製造方法によれば、従来から用いられている配線形成方法において、バリア層の最上層のＴｉＮ膜をスパッタリングにより成膜するさいに、成膜ガスに窒素のみを用いてスパッタリングするだけで良い。よって、工程の増加や新たな装置を必要とせず、しかも形成される配線層のＥＭ耐性を容易に向上させることができる。
【００１８】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。なお、図中、各構成成分の寸法、形状及び配置関係は、この発明が理解できる程度に概略的に示してあるにすぎない。また、以下に述べる使用材料、膜厚、注入エネルギーその他の数値的条件は、この発明の範囲内の一例にすぎない。また、各図において、同様の構成成分については、同一の番号を付し、その重複する説明を省略することもある。また、断面を表すハッチング等については、一部省略して示している。
【００１９】
１．配線層の形成方法
図１を参照して、この発明の実施の形態による配線層形成方法を説明する。
【００２０】
図１（Ａ）−（Ｄ）は、半導体素子の配線の製造工程図であって、各図は製造段階で得られた配線層の部分的構造を断面で示している。以下の説明においては、配線層の形成方法について着目し、配線形成の他の工程（パターニング等）については従来技術と同様であるため、説明を省略する。
【００２１】
この実施の形態では、金属配線層にＡｌ−Ｃｕ合金を用いた例につき説明する。
【００２２】
まず、半導体下地１００を用意する。従来技術と同様に、公知のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）技術により半導体下地１００上に下地絶縁膜１０２を成膜する（図１（Ａ））。この下地絶縁膜１０２は多層配線の際には、金属配線層間絶縁膜として働き、例えばＰ−ＴＥＯＳ（ＴＥＯＳ（ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を原料ガスとして用いたプラズマＣＶＤ法により形成するシリコン酸化膜）で形成する。この下地絶縁膜１０２を前処理として、３５０℃、１分間加熱する。この前処理は、後工程のスパッタリングのさいに、下地からの脱ガスによるＡｌ腐食を防ぐために行い、スパッタリング時の温度よりも高い温度で処理して、下地中の水分等を除去する。
【００２３】
次いで、下地絶縁膜１０２表面上の不純物を取り除くため、下地絶縁膜１０２をスパッタエッチング（例えば１０ｎｍ）する（図示せず）。
【００２４】
次に、バリア層１０４として、例えばＴｉ膜１０４ａを３０ｎｍ、ＴｉＮ膜
１０４ｂを２０ｎｍ、Ｔｉ膜１０４ｃを５ｎｍ、順次スパッタリングにより積層する（図１（Ｂ））。このスパッタリングのターゲットとしてＴｉ（チタン）ターゲットを用いる。このバリア層１０４はＡｌ−Ｃｕ合金配線層に従来から用いられており、Ｔｉ膜はＡｌ−Ｃｕ合金配線層の配向性を良くして膜質を向上させ、及びＴｉＮ膜はＡｌとＴｉの反応性を抑える働きをする。
【００２５】
次に、Ａｌ−Ｃｕ合金配線層として、Ａｌ−Ｃｕ膜１０６をスパッタリングによりたとえば４００ｎｍ成膜する（図１（Ｃ））。このときのスパッタリング成膜室の容積は、スパッタリング成膜中は一定の容積で固定されていればよい。スパッタリングの成膜温度はたとえば２３０℃、成膜材料はＡｌ−Ｃｕ合金（Ｃｕ含有率：０．５％）のターゲットを用いることができる。このスパッタリングを行う間、成膜室内の窒素含有濃度を、所定の窒素含有濃度（１２ｐｐｍより高くかつ１０００ｐｐｍより低い濃度）にしておく。窒素含有濃度の調節は、Ａｒガスと窒素添加Ａｒガスの流量により調節する。成膜室内の残留ガス分圧から算出される成膜室内の窒素含有濃度（単位：ｐｐｍ）と窒素添加Ａｒガスから算出される換算窒素流量（単位：ｓｃｃｍ）との相関関係が比例関係にあるかの確認については、後述する試験配線の形成方法で説明する。
【００２６】
この実施の形態では、窒素添加Ａｒガスとして、成膜室内の窒素含有濃度が２００ｐｐｍ未満の場合には、０．１％窒素添加Ａｒガスを、また、２００ｐｐｍ以上の場合は０．５％窒素添加Ａｒガスを用いている。後述する試験配線では、窒素含有濃度が５７ｐｐｍと１２０ｐｐｍとの場合に０．１％窒素添加Ａｒガスを用い、窒素含有濃度が２０７ｐｐｍと５００ｐｐｍとの場合に０．５％窒素添加Ａｒガスを用いて形成している。
【００２７】
Ａｌ−Ｃｕ膜１０６の上面に、反射防止膜（ＡＲＭ：ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｍａｔｅｒｉａｌ）１０８として、Ｔｉ膜１０８ａを５ｎｍ、及びＴｉＮ膜１０８ｂを５０ｎｍ順次スパッタリングにより積層する（図１（Ｄ））。このスパッタリングのターゲットとしてＴｉ（チタン）ターゲットを用いる。この反射防止膜１０８は、前述のバリア層１０４の働きに加えて、配線のホトリソエッチングによるパターニング工程での露光の反射を防止するものである。
【００２８】
このようにして、バリア層１０４、Ａｌ−Ｃｕ膜１０６及び反射防止膜１０８を含む配線層１１０が形成される。この配線層１１０を公知のホトリソエッチング技術により所望の配線パターンにパターニングして配線が形成できる。
【００２９】
この実施の形態の形成方法に従って形成された半導体素子のＡｌ−Ｃｕ合金配線層のＥＭ寿命は、後述する実験結果からも明らかなように、窒素をできるかぎり成膜室中に存在させないようにした従来の形成方法に従って形成されたＡｌ−Ｃｕ合金配線層の場合よりも向上している。
【００３０】
また、この配線層の形成方法は、従来から用いられている配線形成方法の金属配線層をスパッタリングにより成膜する際に、成膜室中に微量の窒素を存在させてスパッタリングを行うだけで良い。よって、この発明の形成方法によれば、工程の増加や新たな装置を必要とせず、しかも形成される配線層のＥＭ耐性を容易に向上させることができる。
【００３１】
成膜室中の窒素含有濃度を制御する方法として、以下のような手順も考えられる。バリア層を複数のＴｉ膜とＴｉＮ膜とで積層する構成とし、かつバリア層の最上層をＴｉＮ膜とする。バリア層の最上層のＴｉＮ膜をスパッタリングするさいに、成膜ガスとして窒素のみを用いて成膜する。このように窒素のみを成膜ガスに用いて、ＴｉＮ膜のスパッタリングを行うと、過剰の窒素がＴｉＮ膜中にとりこまれる。次に、バリア層の最上層のＴｉＮ膜上にＡｌ−Ｃｕ膜をＡｒガスを成膜ガスに用いてスパッタリングにより成膜する。この際の加熱により、ＴｉＮ膜中に存在していた過剰の窒素が、成膜室中に放出される。これにより、Ａｌ−Ｃｕ膜のスパッタリングの際に、窒素添加Ａｒガスを用いずに成膜室中に窒素を含有させることができる。バリア層の最上層のＴｉＮ膜の膜厚と、Ａｌ−Ｃｕ膜のスパッタリングの際の成膜温度とにより、窒素含有濃度の制御を行う。好ましくは、この成膜温度は、２００℃〜４００℃の範囲内とするのが良い。
【００３２】
この配線層の形成方法によれば、従来の窒素をできるかぎり成膜室中に存在させずにＡｌ−Ｃｕ合金配線層を形成した場合よりもＥＭ寿命を向上させることができる。
【００３３】
また、この配線層の形成方法は、従来から用いられている配線形成方法において、バリア層の最上層のＴｉＮ膜をスパッタリングにより成膜するさいに、成膜ガスに窒素のみを用いてスパッタリングするだけで良い。よって、工程の増加や新たな装置を必要とせず、容易にＥＭ耐性を向上させることができる。
【００３４】
２．ＥＭ耐性試験
（２−１）試験配線の形成
上述の金属配線層形成方法を用いて試験配線を形成し、これについて累積故障率の測定試験、すなわちＥＭ耐性試験を行う。
【００３５】
図２に試験配線の構造概略図を示す。試験配線は、一定区間毎に上又は下にシフトされた二層レベルの配線になっており、第１配線層（Ｍ１層と称する）と第２配線層（Ｍ２層と称する）は、スルーホール（ＴＨ：Ｔｈｒｏｕｇｈ Ｈｏｌｅ）に設けられた導電層（ＴＨ層と称する）で接続されている。
【００３６】
図２（Ａ）は、試験配線２００を上面から見た図であり、配線パターンがわかるように配線層部分のみを示し、酸化膜等を省略している。このような配線パターンを持った試験配線２００を、電極パッド２０４ａ及び２０４ｂに接続して通電することにより、ＥＭ耐性試験を行う。スルーホール（ＴＨ）形成領域２０２は、同一のハッチングが示されている部分すべてがＴＨ形成領域２０２を表している。Ｍ１層２０８及びＭ２層２１０についても同様である。この構成例では、図の紙面に垂直な方向に上下方向をとって示してあり、Ｍ１層２０８は下側位置のレベルにあり、また、Ｍ２層２１０は上側位置のレベルにある。
【００３７】
図２（Ｂ）は、図２（Ａ）中に示した領域２０６の拡大図である。隣接する順次の第１配線層（Ｍ１層）２０８は、ＴＨ層２２１を介してこれらＭ１層２０８の中間にある第２配線層（Ｍ２層）２１０と接続されている。すなわち、試験配線２００は、Ｍ１層→ＴＨ層→Ｍ２層→ＴＨ層→Ｍ１層という接続の繰り返しで構成されている。
【００３８】
この試験配線２００は、配線幅Ｗ：２．０μｍ、配線長Ｌ：５０００μｍ及びスルーホール（ＴＨ）設置箇所すなわちＴＨ層２２１の設置箇所：５０箇所（設置間隔Ｓ：１００μｍ）の配線パターンで形成されている。ここで、設置間隔ＳはＴＨの中心間の距離である。また、ＴＨ層２２１は、一つのスルーホール形成領域２０２中に、４個設けられており、それぞれのＴＨ層２２１が配線幅方向に等間隔で、直線的に設けられている。２つのＴＨ層間の距離は０．２６μｍである。さらに、上面から見たＴＨ層２２１の形状は、０．２６μｍ×０．２６μｍの正方形である。
【００３９】
試験配線は、窒素添加Ａｒガスを成膜室中に導入するガスボンベの切り換えのため、第１回配線試験（ＲＵＮ１）と第２回配線試験（ＲＵＮ２）にわけて形成している。成膜室中の窒素含有濃度が、ＲＵＮ１は２００ｐｐｍ未満の場合であり、かつ０．１％窒素添加Ａｒボンベを用いている。同様に、ＲＵＮ２は２００ｐｐｍ以上の場合であり、かつ０．５％窒素添加Ａｒボンベを用いている。
【００４０】
図３は、図２（Ｂ）中のＩ−Ｉで切断した断面図である。図３（Ａ）は、ＲＵＮ１の試験配線の断面図、図３（Ｂ）は、ＲＵＮ２の試験配線の断面図である。
【００４１】
図３（Ａ）を用いて、ＲＵＮ１の試験配線の構造を説明する。試験配線は、下地酸化膜２１２上にパターニングされたＭ１層２０８ａが形成され、ＴＨ層２２１によって上層のパターニングされたＭ２層２１０ａと接続されている。Ｍ１層２０８ａは、下層から順にバリア層２１４、Ａｌ−Ｃｕ膜２１６及び反射防止膜２１８が積層されている。バリア層２１４は、下層から順にＴｉ膜２１４ａ、ＴｉＮ膜２１４ｂ及びＴｉ膜２１４ｃが積層されている。反射防止膜２１８は、下層から順にＴｉ膜２１８ａ及びＴｉＮ膜２１８ｂが積層されている。ＴＨ層２２１は、バリアメタル２２０がタングステンプラグ（以下Ｗプラグと称する。）２２２ａの下面及び側面を覆っている。Ｍ２層２１０ａは、下層から順にバリア層２２４、Ａｌ−Ｃｕ膜２２６、反射防止膜２２８が積層されている。バリア層２２４は、下層から順にＴｉ膜２２４ａ、ＴｉＮ膜２２４ｂ及びＴｉ膜２２４ｃが積層されている。反射防止膜２２８は、ホトリソエッチングの際の反射防止のみを目的としているので、ＴｉＮ膜による単層としている。Ｍ１層２０８ａの上面と側面及びバリアメタル２２０の側面は、酸化膜２３０ａ及び２３０ｂでそれぞれ覆われている。酸化膜２３０ａ及び２３０ｂはひとつのつながった酸化膜であるが、膜厚の薄い部分、すなわちＭ１層２０８ａ上面に接している部分を２３０ａとし、及び膜厚の厚い部分すなわち、下地酸化膜２１２上面に接している部分を２３０ｂとしている。酸化膜２３０ａ及び２３０ｂと、Ｍ２層２１０ａとを覆うように、酸化膜２３２が積層され、さらに酸化膜２３２の上面全体に窒化膜２３４が積層されている。
【００４２】
ＲＵＮ２で用いた試験配線は、ＲＵＮ１と同様の構造をしているが、上層の酸化膜２３２は設けられておらず、従って、窒化膜２３６で酸化膜２３０ａ及び２３０ｂと、Ｍ２層２１０ａとを覆っている（図３（Ｂ））。
【００４３】
試験配線形成の工程について、図４及び図５を用いて概略を説明する。図４及び図５は、それぞれ、図２（Ｂ）中のＩＩ−ＩＩで切断した断面部分に相当する。Ｍ１層及びＭ２層の成膜条件については、後述する。Ａｌ−Ｃｕ膜をスパッタリングする成膜室中の窒素含有濃度は、Ａｒガスと窒素添加Ａｒガスのそれぞれの流量を調節することで制御している。
【００４４】
まず、前述の配線層の形成方法と同様の条件で、下地酸化膜２１２上にＭ１層２０７を形成する（図４（Ａ））。下地酸化膜２１２には、Ｐ−ＴＥＯＳを用いている。
【００４５】
このＭ１層２０７を公知のホトリソエッチング技術により、上面から見たパターンが図２（Ａ）に示したパターンのＭ１層２０８部分になるようにパターニングする（図４（Ｂ））。このパターニングで残存した、互いに隣接するＭ１層パターンを２０８ａ及び２０８ｂで示す。このパターン間の間隙を２０８ｃで示す。ただし、図２（Ａ）のＴＨ形成領域２０２の下部にも、Ｍ１層２０８は存在している。次いで、酸化膜２３０を形成し、その後、公知の平坦化技術（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化する（図４（Ｃ）及び図４（Ｄ））。
【００４６】
公知のホトリソエッチング技術により、ＴＨ形成予定領域をＭ１層２０８ａ及び２０８ｂのそれぞれの表面に達する開口２３１として、それぞれ、形成する（図４（Ｅ））。開口２３１の中心間の距離は、前述したＴＨ層２２１の設置間隔Ｓである。この構成例では、これらの開口２３１は、両Ｍ１層２０８ａ及び２０８ｂの対向端側に設けている。バリアメタル２２０を、Ｔｉターゲットを用いた窒素との反応性スパッタリングによりＴｉＮ膜で形成する（図示せず）。次いで、ＣＶＤ技術によりタングステン（Ｗ）膜２２２を７００ｎｍ成膜する（図５（Ａ））。Ｗ膜２２２は、それぞれの開口２３１を埋め込んでいる。
【００４７】
ＣＭＰにより酸化膜２３０ａ及び２３０ｂの表面までＷ膜２２２の平坦化を行って、Ｗプラグ２２２ａ及び２２２ｂを形成する（図５（Ｂ））。これらＷプラグ２２２ａ及び２２２ｂは、開口２３１中に残存しているタングステン膜の部分で形成されている。さらに、Ｍ１層２０７と同様の工程でＭ２層２０９を積層して形成する（図５（Ｃ））。公知のホトリソエッチング技術により、上面から見たパターンが図２（Ａ）に示したＭ２層２１０部分になるようにパターニングする。このパターニングで残存したＭ２層パターンを２１０ａで示す（図５（Ｄ））。この場合も、図２（Ａ）のＴＨ形成領域２０２の上部にＭ２層２１０は存在している。
【００４８】
その後、ＲＵＮ１では、酸化膜２３２をＣＶＤ（化学気相成長）法により８００ｎｍの膜厚で積層する。次いで、水素ガス中、４００℃で３０分間シンターした後、窒化膜２３４をプラズマＣＶＤ法により４００ｎｍの膜厚で積層して試験配線が形成される。ＲＵＮ２では窒化膜２３６をプラズマＣＶＤ法により４００ｎｍの膜厚で積層し、水素ガス中、４００℃で３０分間シンターして、試験配線が形成される。
【００４９】
下地酸化膜の表面のスパッタエッチング及び各層のスパッタリングの条件を以下に示す。表１はＭ１層の成膜条件を示し、及び、表２はＭ２層の成膜条件を示している。
【００５０】
【表１】
【００５１】
【表２】
【００５２】
成膜条件として、膜厚（ｎｍ）、ガス流量（ｓｃｃｍ）、スパッタ電力（ｋＷ）及び成膜温度（℃）を示している。ガス流量は成膜室中に流すガスの流量を表しており、Ａｒはアルゴンガス及び窒素は窒素ガスである。加熱Ａｒガスは、成膜温度を上昇させるために用いるアルゴンガスのことである。
【００５３】
表１、表２中の※１で示したＡｒ及び加熱Ａｒガスの流量は、成膜室中の窒素含有濃度によって異なるので、詳細を表３及び表４にそれぞれ示している。
【００５４】
ここで、各試験配線のＡｌ−Ｃｕ膜形成の際のスパッタリングにおける成膜条件を表３及び表４にそれぞれ示す。ここでの成膜材料はＡｌ−Ｃｕ（Ｃｕ含有率：０．５％）のターゲットを用いている。
【００５５】
【表３】
【００５６】
【表４】
【００５７】
第１回配線試験（ＲＵＮ１）の条件、すなわち、２００ｐｐｍ未満の窒素含有濃度の条件を表３に示し、及び第２回配線試験（ＲＵＮ２）の条件、すなわち、２００ｐｐｍ以上の条件を表４に示している。それぞれについて、成膜室中のガス流量（ｓｃｃｍ）、残留ガス分圧（Ｐａ）及び窒素含有濃度（ｐｐｍ）を示している。残留ガス分圧は、水（Ｈ２Ｏ）、窒素（Ｎ２）、酸素（Ｏ２）及びアルゴン（Ａｒ）について測定している。この窒素残留ガス分圧（窒素分圧ともいう）とＡｒ残留ガス分圧（Ａｒ分圧）とによって、窒素含有濃度を算出している。
【００５８】
窒素含有濃度（ｐｐｍ）＝（窒素分圧（Ｐａ）／Ａｒ分圧（Ｐａ））×１０６この分圧から算出した窒素含有濃度と換算窒素流量の関係が、比例関係を保っているかを確認するために、図６及び図７に相関関係のグラフをそれぞれ示している。
【００５９】
横軸は換算窒素流量（ｓｃｃｍ）及び縦軸は窒素含有濃度（ｐｐｍ）を表す。図６にＲＵＮ１の結果を示し及び図７にＲＵＮ２の結果を示している。両グラフともほぼ右上がりの直線を示す。これらの測定結果から、換算窒素流量と窒素含有濃度が比例関係を保っていることがわかる。よって、換算窒素流量を変化させることで、窒素含有濃度を制御できることが確かめられた。
【００６０】
表３及び表４に示したように、スパッタリングに混入する窒素の濃度を１０ｐｐｍ〜４０００ｐｐｍの範囲内の値に設定して試験配線を形成した。ＲＵＮ１では、窒素含有濃度によって、Ｓ１（１２ｐｐｍ）、ＬＶ１（５７ｐｐｍ）及びＬＶ２（１２０ｐｐｍ）の３つの条件で試験配線を形成している。同様に、ＲＵＮ２では、窒素含有濃度によって、Ｓ２（１０ｐｐｍ）、ＬＶ３（２０７ｐｐｍ）、ＬＶ４（５００ｐｐｍ）、ＬＶ５（１０３３ｐｐｍ）、ＬＶ６（２０６７ｐｐｍ）及びＬＶ７（４０００ｐｐｍ）の６つの条件で試験配線を形成している。このとき、ＲＵＮ１のＳ１（窒素含有濃度１２ｐｐｍ）とＲＵＮ２のＳ２（窒素含有濃度１０ｐｐｍ）は、窒素添加Ａｒガスを用いずに窒素を含有させないようにスパッタリングを行ったものであるが、通常この程度（１２ｐｐｍ以下）の濃度の窒素はスパッタリング時に存在してしまう。よって、Ｓ１をＬＶ１及びＬＶ２に対する窒素を混入させなかった場合の基準として、Ｓ２をＬＶ３〜ＬＶ７に対する窒素を混入させなかった場合の基準として用いてＬＶ１〜ＬＶ７の試験配線のＥＭ耐性が向上したかどうかを判断している。
【００６１】
（２−２）ＥＭ耐性の測定
これらのＳ１、Ｓ２及びＬＶ１〜ＬＶ７の試験配線に対して、累積故障率の測定試験を行った。
【００６２】
この試験は、初期抵抗に対して１０％の抵抗増加をした試験配線を故障（すなわちＥＭ寿命）として、累積故障率（Ｃｕｍｕｌａｔｉｖｅ Ｆａｉｌｕｒｅ）を調べるものである。試験条件は、試験温度２００℃及び電流密度１．０Ｅ６Ａ／ｃｍ２の条件で行った。
【００６３】
図８にＲＵＮ１の累積故障率の試験結果を示し及び図９にＲＵＮ２の累積故障率の試験結果を示す。横軸は試験時間（単位：ｈｒ）及び縦軸は累積故障率（単位：％）を表している。
【００６４】
Ｓ１の試験配線の累積故障率は、約１３９時間で１０％程度、約１４６時間で５０％、約１５８時間で９０％に達する。ＬＶ１の試験配線の累積故障率は、約１６３時間で１０％程度、約１７７時間で５０％、約１８１時間で９０％に達する。ＬＶ２の試験配線の累積故障率は、約２０１時間で１０％程度、約２０４時間で５０％、約２１９時間で９０％に達する（図８）。
【００６５】
Ｓ２の試験配線の累積故障率は、約１０．４時間で５％程度、約１１．４時間で５０％、約１１．７時間で９５％に達する。ＬＶ３の試験配線の累積故障率は、約１５．０時間で５％程度、約１６．０時間で５０％、約１８時間で９５％に達する。ＬＶ４の試験配線の累積故障率は、約１３．６時間で５％程度、約１４．２時間で５０％、約１５．５時間で９５％に達する。ＬＶ５の試験配線の累積故障率は、約１０．８時間で５％程度、約１１．５時間で５０％、約１２．７時間で９５％に達する。ＬＶ６の試験配線の累積故障率は、約７．２時間で５％程度、約９．１時間で５０％、約９．３時間で９５％に達する。ＬＶ７の試験配線の累積故障率は、約３．５時間で５％程度、約４．２時間で５０％、約４．５時間で９５％に達する（図９）。
【００６６】
ＲＵＮ１ではＬＶ１及びＬＶ２ともにＳ１よりも故障するまでの時間が長くなっており、この事実からＥＭ寿命が長くなっていることがわかる。ＲＵＮ２では、ＬＶ３及びＬＶ４について、基準となるＳ２より明らかに故障するまでの時間が長くなっており、この事実からＥＭ寿命が長くなっていることがわかる。
【００６７】
基準となるＳ１及びＳ２に対してＥＭ寿命が長くなっていることを分かりやすく示すために、ＭＴＦ増加率と窒素含有濃度の相関関係を考える。
【００６８】
ＭＴＦ（ｍｅａｎ ｔｉｍｅ ｔｏ ｆａｉｌｕｒｅ）は、試験した母体数の累積故障率が５０％に達する時間（単位：ｈｒ）であり、図８、図９の結果から求めることができる。
【００６９】
ＲＵＮ１では、Ｓ１を基準にしてＭＴＦの値の増加率（ＭＴＦ増加率）をＬＶ１、ＬＶ２について算出した。ＲＵＮ２でも同様に、Ｓ２を基準にしてＬＶ３〜ＬＶ７のＭＴＦ増加率を算出した。
【００７０】
表５に各窒素含有濃度でのＭＴＦの値及びＭＴＦ増加率を示す。ＭＴＦ増加率が正の値をとっていれば、ＭＴＦが大きくなっており、また、負の値をとっていれば、ＭＴＦが小さくなっていることがわかる。
【００７１】
【表５】
【００７２】
この窒素含有濃度とＭＴＦ増加率の相関関係を図１０に示す。グラフの横軸は成膜室中の窒素含有濃度（単位：ｐｐｍ）を示し及び縦軸はＭＴＦ増加率（単位：％）を示している。
【００７３】
図１０のＭＴＦと成膜室中の窒素含有濃度との関係は、従来から言われているように、１０００ｐｐｍを越える窒素含有濃度では、ＭＴＦ増加率が負の値となり、この事実から、従来の成膜室中に窒素を含まないようにスパッタリングした場合よりＭＴＦが小さい値をとっていることがわかる。しかしながら、窒素含有濃度が１２ｐｐｍを越えて１０００ｐｐｍを越えない範囲では、ＭＴＦ増加率が正の値となり、この事実から、従来の成膜室中に窒素を含まないようにスパッタリングした場合よりＭＴＦが大きい値をとっていることがわかる。
【００７４】
成膜室中の窒素含有アルゴンガスの窒素含有濃度が５０ｐｐｍ〜５００ｐｐｍの範囲では、２０％以上のＭＴＦ増加率を示しているので、この範囲は好適な濃度範囲であることがわかる。また、成膜室中の窒素含有アルゴンガスの窒素含有濃度が１００ｐｐｍ〜２５０ｐｐｍの範囲では、４０％前後のＭＴＦ増加率を示しているので、この範囲は、より好適な範囲であることがわかる。
【００７５】
よって、成膜室中の窒素含有濃度を１２ｐｐｍより高くかつ１０００ｐｐｍより低くしてスパッタリングを行うことによりＡｌ−Ｃｕ膜を形成した配線は、従来方法にしたがって、すなわち、成膜室中にできるかぎり窒素を含まないようにしてスパッタリングを行うことによりＡｌ−Ｃｕ膜を形成した従来の配線よりもＭＴＦの値が大きくなり、しかもＥＭ寿命が長くなる、すなわち、ＥＭ耐性が向上することがわかる。
【００７６】
【発明の効果】
上述した実施の形態からも明らかなように、この発明の配線形成方法を用いた半導体素子の製造方法によれば、ＥＭ耐性の優れた配線を形成できる。
【００７７】
また、従来の工程をそのまま用い、Ａｌ−Ｃｕ合金配線層を形成する際に、成膜ガスに対して窒素を混入させるだけでよいので、工程の増加や新たな装置を用いる必要がない。すなわち、このような手順で容易にＥＭ耐性を向上させることができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）は、この発明による配線層形成の工程図である。
【図２】試験配線の構造概略図である。
【図３】試験配線の一部の断面図である。
【図４】（Ａ）〜（Ｅ）は、試験配線形成の工程概略図である。
【図５】（Ａ）〜（Ｄ）は、試験配線形成の工程概略図である。
【図６】ＲＵＮ１の窒素含有濃度と換算窒素流量の相関関係を表すグラフである。
【図７】ＲＵＮ２の窒素含有濃度と換算窒素流量の相関関係を表すグラフである。
【図８】ＲＵＮ１の累積故障率の結果を表すグラフである。
【図９】ＲＵＮ２の累積故障率の結果を表すグラフである。
【図１０】窒素含有濃度とＭＴＦ増加率の相関関係を表すグラフである。
【符号の説明】
１００：半導体下地
１０２：下地絶縁膜
１０４、２１４、２２４：バリア層
１０４ａ、１０４ｃ、１０８ａ、２１４ａ、２１４ｃ、２１８ａ、２２４ａ、２２４ｃ：Ｔｉ膜
１０４ｂ、１０８ｂ、２１４ｂ、２１８ｂ、２２４ｂ：ＴｉＮ膜
１０６、２１６、２２６：Ａｌ−Ｃｕ膜
１０８、２１８、２２８：反射防止膜（ＡＲＭ）
１１０：配線層
２００：試験配線
２０２：ＴＨ形成領域
２０４ａ、２０４ｂ：電極パッド
２０６：領域
２０７、２０８、２０８ａ、２０８ｂ：Ｍ１層
２０８ｃ：間隙
２０９、２１０、２１０ａ：Ｍ２層
２１２：下地酸化膜
２２０：バリアメタル
２２１：ＴＨ層
２２２：Ｗ膜
２２２ａ、２２２ｂ：Ｗプラグ
２３０、２３０ａ、２３０ｂ、２３２：酸化膜
２３１：開口
２３４、２３６：窒化膜
【発明の属する技術分野】
この発明は、半導体素子の製造方法、特に多層配線の形成方法に関する。
【０００２】
【従来の技術】
従来の半導体素子では、金属合金による配線層が広く用いられている。
【０００３】
中でも、アルミニウム合金配線（Ａｌ合金配線）は、配線材料として低抵抗で加工性に優れているため広く用いられてきた。
【０００４】
このＡｌ合金配線層を成膜する際に窒素ガスが存在すると、結晶粒径が小さくなったり、ボイドが生じやすくなったりすることが知られており、これにより膜質が低下するとされていた。このため、Ａｌ合金配線層をスパッタリングにより成膜する際には、窒素の混入を極力抑えて行っていた。
【０００５】
また、Ａｌ合金配線層が窒化されていると、絶縁性が高くなり、導通不良をおこすことが知られている（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開平７−５８２０３号公報（第３−４頁）
【０００７】
【発明が解決しようとする課題】
近年、半導体素子の高集積化に伴い、配線の微細化、薄膜化が進んでいる。その結果、配線断面積が小さくなり、電流密度が上がっている。従来のＡｌ合金配線形成方法では、この電流密度の上昇に対してエレクトロマイグレーション（ＥＭ）寿命保証が厳しくなっており、信頼性低下の問題が生じている。
【０００８】
従って、ＥＭ耐性の向上するＡｌ合金配線層、特に近年多くの半導体素子に用いられているＡｌ−Ｃｕ合金配線層の形成方法が望まれている。
【０００９】
【課題を解決するための手段】
そこで、この出願に係る発明者は、Ａｌ−Ｃｕ合金配線層を形成する際に、窒素が混入すると形成された配線のＥＭ寿命にどのような影響をあたえるかについて鋭意研究を行ったところ、成膜時に、微量の窒素ガスを存在させてＡｌ−Ｃｕ合金配線層を形成すれば、ＥＭ耐性の優れた配線を有する半導体素子が得られるという結論に達した。
【００１０】
この発明の半導体素子の製造方法によれば、スパッタリング成膜室においてＡｌ−Ｃｕ合金配線層をスパッタリング形成するにあたり、成膜室中の窒素含有アルゴンガスの窒素含有濃度を、１２ｐｐｍより高くかつ１０００ｐｐｍより低くしてスパッタリングを行うことを特徴とする。
【００１１】
この発明の半導体素子の製造方法によれば、従来の窒素をできるかぎり成膜室中に存在させずにＡｌ−Ｃｕ合金配線層を形成した場合よりもＥＭ寿命を向上させることができる。
【００１２】
また、この発明の半導体素子の製造方法によれば、従来から用いられている配線形成方法の金属配線層をスパッタリングにより成膜する際に、成膜室中に微量の窒素を存在させてスパッタリングを行うだけで良い。よって、工程の増加や新たな装置を必要とせず、しかも形成される配線層のＥＭ耐性を容易に向上させることができる。
【００１３】
成膜室中の窒素含有アルゴンガスの窒素含有濃度は、好適には５０ｐｐｍ〜５００ｐｐｍの範囲に、さらに好適には、１００ｐｐｍ〜２５０ｐｐｍの範囲にするのが良い。このような範囲に成膜室中の窒素含有アルゴンガスの窒素含有濃度を制御すると、ＥＭ寿命を向上させることができる。
【００１４】
成膜室中の窒素含有アルゴンガスの窒素含有濃度は、アルゴンガスの流量と窒素添加アルゴンガスの流量とを調節することにより制御できる。
【００１５】
この発明の半導体素子の製造方法によれば、成膜室中の窒素含有アルゴンガスの窒素含有濃度をアルゴンガスと窒素添加アルゴンガスの流量を調節することで簡単に制御できるので、工程の増加や新たな装置を必要とせず、しかも形成される配線層のＥＭ耐性を容易に向上させることができる。
【００１６】
また、成膜室中の窒素含有アルゴンガスの窒素含有濃度は、Ａｌ−Ｃｕ合金配線層の形成前にバリア層の最上層を窒素中でスパッタリングを行うことによりＴｉＮ膜で形成し、次いでＡｌ−Ｃｕ合金配線層をアルゴンガスを成膜ガスに用いてスパッタリングし、この時のスパッタリングの際の加熱により、ＴｉＮ膜に含まれる過剰の窒素が成膜室中に放出することにより制御できる。
【００１７】
この発明の半導体素子の製造方法によれば、従来から用いられている配線形成方法において、バリア層の最上層のＴｉＮ膜をスパッタリングにより成膜するさいに、成膜ガスに窒素のみを用いてスパッタリングするだけで良い。よって、工程の増加や新たな装置を必要とせず、しかも形成される配線層のＥＭ耐性を容易に向上させることができる。
【００１８】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。なお、図中、各構成成分の寸法、形状及び配置関係は、この発明が理解できる程度に概略的に示してあるにすぎない。また、以下に述べる使用材料、膜厚、注入エネルギーその他の数値的条件は、この発明の範囲内の一例にすぎない。また、各図において、同様の構成成分については、同一の番号を付し、その重複する説明を省略することもある。また、断面を表すハッチング等については、一部省略して示している。
【００１９】
１．配線層の形成方法
図１を参照して、この発明の実施の形態による配線層形成方法を説明する。
【００２０】
図１（Ａ）−（Ｄ）は、半導体素子の配線の製造工程図であって、各図は製造段階で得られた配線層の部分的構造を断面で示している。以下の説明においては、配線層の形成方法について着目し、配線形成の他の工程（パターニング等）については従来技術と同様であるため、説明を省略する。
【００２１】
この実施の形態では、金属配線層にＡｌ−Ｃｕ合金を用いた例につき説明する。
【００２２】
まず、半導体下地１００を用意する。従来技術と同様に、公知のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）技術により半導体下地１００上に下地絶縁膜１０２を成膜する（図１（Ａ））。この下地絶縁膜１０２は多層配線の際には、金属配線層間絶縁膜として働き、例えばＰ−ＴＥＯＳ（ＴＥＯＳ（ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を原料ガスとして用いたプラズマＣＶＤ法により形成するシリコン酸化膜）で形成する。この下地絶縁膜１０２を前処理として、３５０℃、１分間加熱する。この前処理は、後工程のスパッタリングのさいに、下地からの脱ガスによるＡｌ腐食を防ぐために行い、スパッタリング時の温度よりも高い温度で処理して、下地中の水分等を除去する。
【００２３】
次いで、下地絶縁膜１０２表面上の不純物を取り除くため、下地絶縁膜１０２をスパッタエッチング（例えば１０ｎｍ）する（図示せず）。
【００２４】
次に、バリア層１０４として、例えばＴｉ膜１０４ａを３０ｎｍ、ＴｉＮ膜
１０４ｂを２０ｎｍ、Ｔｉ膜１０４ｃを５ｎｍ、順次スパッタリングにより積層する（図１（Ｂ））。このスパッタリングのターゲットとしてＴｉ（チタン）ターゲットを用いる。このバリア層１０４はＡｌ−Ｃｕ合金配線層に従来から用いられており、Ｔｉ膜はＡｌ−Ｃｕ合金配線層の配向性を良くして膜質を向上させ、及びＴｉＮ膜はＡｌとＴｉの反応性を抑える働きをする。
【００２５】
次に、Ａｌ−Ｃｕ合金配線層として、Ａｌ−Ｃｕ膜１０６をスパッタリングによりたとえば４００ｎｍ成膜する（図１（Ｃ））。このときのスパッタリング成膜室の容積は、スパッタリング成膜中は一定の容積で固定されていればよい。スパッタリングの成膜温度はたとえば２３０℃、成膜材料はＡｌ−Ｃｕ合金（Ｃｕ含有率：０．５％）のターゲットを用いることができる。このスパッタリングを行う間、成膜室内の窒素含有濃度を、所定の窒素含有濃度（１２ｐｐｍより高くかつ１０００ｐｐｍより低い濃度）にしておく。窒素含有濃度の調節は、Ａｒガスと窒素添加Ａｒガスの流量により調節する。成膜室内の残留ガス分圧から算出される成膜室内の窒素含有濃度（単位：ｐｐｍ）と窒素添加Ａｒガスから算出される換算窒素流量（単位：ｓｃｃｍ）との相関関係が比例関係にあるかの確認については、後述する試験配線の形成方法で説明する。
【００２６】
この実施の形態では、窒素添加Ａｒガスとして、成膜室内の窒素含有濃度が２００ｐｐｍ未満の場合には、０．１％窒素添加Ａｒガスを、また、２００ｐｐｍ以上の場合は０．５％窒素添加Ａｒガスを用いている。後述する試験配線では、窒素含有濃度が５７ｐｐｍと１２０ｐｐｍとの場合に０．１％窒素添加Ａｒガスを用い、窒素含有濃度が２０７ｐｐｍと５００ｐｐｍとの場合に０．５％窒素添加Ａｒガスを用いて形成している。
【００２７】
Ａｌ−Ｃｕ膜１０６の上面に、反射防止膜（ＡＲＭ：ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｍａｔｅｒｉａｌ）１０８として、Ｔｉ膜１０８ａを５ｎｍ、及びＴｉＮ膜１０８ｂを５０ｎｍ順次スパッタリングにより積層する（図１（Ｄ））。このスパッタリングのターゲットとしてＴｉ（チタン）ターゲットを用いる。この反射防止膜１０８は、前述のバリア層１０４の働きに加えて、配線のホトリソエッチングによるパターニング工程での露光の反射を防止するものである。
【００２８】
このようにして、バリア層１０４、Ａｌ−Ｃｕ膜１０６及び反射防止膜１０８を含む配線層１１０が形成される。この配線層１１０を公知のホトリソエッチング技術により所望の配線パターンにパターニングして配線が形成できる。
【００２９】
この実施の形態の形成方法に従って形成された半導体素子のＡｌ−Ｃｕ合金配線層のＥＭ寿命は、後述する実験結果からも明らかなように、窒素をできるかぎり成膜室中に存在させないようにした従来の形成方法に従って形成されたＡｌ−Ｃｕ合金配線層の場合よりも向上している。
【００３０】
また、この配線層の形成方法は、従来から用いられている配線形成方法の金属配線層をスパッタリングにより成膜する際に、成膜室中に微量の窒素を存在させてスパッタリングを行うだけで良い。よって、この発明の形成方法によれば、工程の増加や新たな装置を必要とせず、しかも形成される配線層のＥＭ耐性を容易に向上させることができる。
【００３１】
成膜室中の窒素含有濃度を制御する方法として、以下のような手順も考えられる。バリア層を複数のＴｉ膜とＴｉＮ膜とで積層する構成とし、かつバリア層の最上層をＴｉＮ膜とする。バリア層の最上層のＴｉＮ膜をスパッタリングするさいに、成膜ガスとして窒素のみを用いて成膜する。このように窒素のみを成膜ガスに用いて、ＴｉＮ膜のスパッタリングを行うと、過剰の窒素がＴｉＮ膜中にとりこまれる。次に、バリア層の最上層のＴｉＮ膜上にＡｌ−Ｃｕ膜をＡｒガスを成膜ガスに用いてスパッタリングにより成膜する。この際の加熱により、ＴｉＮ膜中に存在していた過剰の窒素が、成膜室中に放出される。これにより、Ａｌ−Ｃｕ膜のスパッタリングの際に、窒素添加Ａｒガスを用いずに成膜室中に窒素を含有させることができる。バリア層の最上層のＴｉＮ膜の膜厚と、Ａｌ−Ｃｕ膜のスパッタリングの際の成膜温度とにより、窒素含有濃度の制御を行う。好ましくは、この成膜温度は、２００℃〜４００℃の範囲内とするのが良い。
【００３２】
この配線層の形成方法によれば、従来の窒素をできるかぎり成膜室中に存在させずにＡｌ−Ｃｕ合金配線層を形成した場合よりもＥＭ寿命を向上させることができる。
【００３３】
また、この配線層の形成方法は、従来から用いられている配線形成方法において、バリア層の最上層のＴｉＮ膜をスパッタリングにより成膜するさいに、成膜ガスに窒素のみを用いてスパッタリングするだけで良い。よって、工程の増加や新たな装置を必要とせず、容易にＥＭ耐性を向上させることができる。
【００３４】
２．ＥＭ耐性試験
（２−１）試験配線の形成
上述の金属配線層形成方法を用いて試験配線を形成し、これについて累積故障率の測定試験、すなわちＥＭ耐性試験を行う。
【００３５】
図２に試験配線の構造概略図を示す。試験配線は、一定区間毎に上又は下にシフトされた二層レベルの配線になっており、第１配線層（Ｍ１層と称する）と第２配線層（Ｍ２層と称する）は、スルーホール（ＴＨ：Ｔｈｒｏｕｇｈ Ｈｏｌｅ）に設けられた導電層（ＴＨ層と称する）で接続されている。
【００３６】
図２（Ａ）は、試験配線２００を上面から見た図であり、配線パターンがわかるように配線層部分のみを示し、酸化膜等を省略している。このような配線パターンを持った試験配線２００を、電極パッド２０４ａ及び２０４ｂに接続して通電することにより、ＥＭ耐性試験を行う。スルーホール（ＴＨ）形成領域２０２は、同一のハッチングが示されている部分すべてがＴＨ形成領域２０２を表している。Ｍ１層２０８及びＭ２層２１０についても同様である。この構成例では、図の紙面に垂直な方向に上下方向をとって示してあり、Ｍ１層２０８は下側位置のレベルにあり、また、Ｍ２層２１０は上側位置のレベルにある。
【００３７】
図２（Ｂ）は、図２（Ａ）中に示した領域２０６の拡大図である。隣接する順次の第１配線層（Ｍ１層）２０８は、ＴＨ層２２１を介してこれらＭ１層２０８の中間にある第２配線層（Ｍ２層）２１０と接続されている。すなわち、試験配線２００は、Ｍ１層→ＴＨ層→Ｍ２層→ＴＨ層→Ｍ１層という接続の繰り返しで構成されている。
【００３８】
この試験配線２００は、配線幅Ｗ：２．０μｍ、配線長Ｌ：５０００μｍ及びスルーホール（ＴＨ）設置箇所すなわちＴＨ層２２１の設置箇所：５０箇所（設置間隔Ｓ：１００μｍ）の配線パターンで形成されている。ここで、設置間隔ＳはＴＨの中心間の距離である。また、ＴＨ層２２１は、一つのスルーホール形成領域２０２中に、４個設けられており、それぞれのＴＨ層２２１が配線幅方向に等間隔で、直線的に設けられている。２つのＴＨ層間の距離は０．２６μｍである。さらに、上面から見たＴＨ層２２１の形状は、０．２６μｍ×０．２６μｍの正方形である。
【００３９】
試験配線は、窒素添加Ａｒガスを成膜室中に導入するガスボンベの切り換えのため、第１回配線試験（ＲＵＮ１）と第２回配線試験（ＲＵＮ２）にわけて形成している。成膜室中の窒素含有濃度が、ＲＵＮ１は２００ｐｐｍ未満の場合であり、かつ０．１％窒素添加Ａｒボンベを用いている。同様に、ＲＵＮ２は２００ｐｐｍ以上の場合であり、かつ０．５％窒素添加Ａｒボンベを用いている。
【００４０】
図３は、図２（Ｂ）中のＩ−Ｉで切断した断面図である。図３（Ａ）は、ＲＵＮ１の試験配線の断面図、図３（Ｂ）は、ＲＵＮ２の試験配線の断面図である。
【００４１】
図３（Ａ）を用いて、ＲＵＮ１の試験配線の構造を説明する。試験配線は、下地酸化膜２１２上にパターニングされたＭ１層２０８ａが形成され、ＴＨ層２２１によって上層のパターニングされたＭ２層２１０ａと接続されている。Ｍ１層２０８ａは、下層から順にバリア層２１４、Ａｌ−Ｃｕ膜２１６及び反射防止膜２１８が積層されている。バリア層２１４は、下層から順にＴｉ膜２１４ａ、ＴｉＮ膜２１４ｂ及びＴｉ膜２１４ｃが積層されている。反射防止膜２１８は、下層から順にＴｉ膜２１８ａ及びＴｉＮ膜２１８ｂが積層されている。ＴＨ層２２１は、バリアメタル２２０がタングステンプラグ（以下Ｗプラグと称する。）２２２ａの下面及び側面を覆っている。Ｍ２層２１０ａは、下層から順にバリア層２２４、Ａｌ−Ｃｕ膜２２６、反射防止膜２２８が積層されている。バリア層２２４は、下層から順にＴｉ膜２２４ａ、ＴｉＮ膜２２４ｂ及びＴｉ膜２２４ｃが積層されている。反射防止膜２２８は、ホトリソエッチングの際の反射防止のみを目的としているので、ＴｉＮ膜による単層としている。Ｍ１層２０８ａの上面と側面及びバリアメタル２２０の側面は、酸化膜２３０ａ及び２３０ｂでそれぞれ覆われている。酸化膜２３０ａ及び２３０ｂはひとつのつながった酸化膜であるが、膜厚の薄い部分、すなわちＭ１層２０８ａ上面に接している部分を２３０ａとし、及び膜厚の厚い部分すなわち、下地酸化膜２１２上面に接している部分を２３０ｂとしている。酸化膜２３０ａ及び２３０ｂと、Ｍ２層２１０ａとを覆うように、酸化膜２３２が積層され、さらに酸化膜２３２の上面全体に窒化膜２３４が積層されている。
【００４２】
ＲＵＮ２で用いた試験配線は、ＲＵＮ１と同様の構造をしているが、上層の酸化膜２３２は設けられておらず、従って、窒化膜２３６で酸化膜２３０ａ及び２３０ｂと、Ｍ２層２１０ａとを覆っている（図３（Ｂ））。
【００４３】
試験配線形成の工程について、図４及び図５を用いて概略を説明する。図４及び図５は、それぞれ、図２（Ｂ）中のＩＩ−ＩＩで切断した断面部分に相当する。Ｍ１層及びＭ２層の成膜条件については、後述する。Ａｌ−Ｃｕ膜をスパッタリングする成膜室中の窒素含有濃度は、Ａｒガスと窒素添加Ａｒガスのそれぞれの流量を調節することで制御している。
【００４４】
まず、前述の配線層の形成方法と同様の条件で、下地酸化膜２１２上にＭ１層２０７を形成する（図４（Ａ））。下地酸化膜２１２には、Ｐ−ＴＥＯＳを用いている。
【００４５】
このＭ１層２０７を公知のホトリソエッチング技術により、上面から見たパターンが図２（Ａ）に示したパターンのＭ１層２０８部分になるようにパターニングする（図４（Ｂ））。このパターニングで残存した、互いに隣接するＭ１層パターンを２０８ａ及び２０８ｂで示す。このパターン間の間隙を２０８ｃで示す。ただし、図２（Ａ）のＴＨ形成領域２０２の下部にも、Ｍ１層２０８は存在している。次いで、酸化膜２３０を形成し、その後、公知の平坦化技術（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化する（図４（Ｃ）及び図４（Ｄ））。
【００４６】
公知のホトリソエッチング技術により、ＴＨ形成予定領域をＭ１層２０８ａ及び２０８ｂのそれぞれの表面に達する開口２３１として、それぞれ、形成する（図４（Ｅ））。開口２３１の中心間の距離は、前述したＴＨ層２２１の設置間隔Ｓである。この構成例では、これらの開口２３１は、両Ｍ１層２０８ａ及び２０８ｂの対向端側に設けている。バリアメタル２２０を、Ｔｉターゲットを用いた窒素との反応性スパッタリングによりＴｉＮ膜で形成する（図示せず）。次いで、ＣＶＤ技術によりタングステン（Ｗ）膜２２２を７００ｎｍ成膜する（図５（Ａ））。Ｗ膜２２２は、それぞれの開口２３１を埋め込んでいる。
【００４７】
ＣＭＰにより酸化膜２３０ａ及び２３０ｂの表面までＷ膜２２２の平坦化を行って、Ｗプラグ２２２ａ及び２２２ｂを形成する（図５（Ｂ））。これらＷプラグ２２２ａ及び２２２ｂは、開口２３１中に残存しているタングステン膜の部分で形成されている。さらに、Ｍ１層２０７と同様の工程でＭ２層２０９を積層して形成する（図５（Ｃ））。公知のホトリソエッチング技術により、上面から見たパターンが図２（Ａ）に示したＭ２層２１０部分になるようにパターニングする。このパターニングで残存したＭ２層パターンを２１０ａで示す（図５（Ｄ））。この場合も、図２（Ａ）のＴＨ形成領域２０２の上部にＭ２層２１０は存在している。
【００４８】
その後、ＲＵＮ１では、酸化膜２３２をＣＶＤ（化学気相成長）法により８００ｎｍの膜厚で積層する。次いで、水素ガス中、４００℃で３０分間シンターした後、窒化膜２３４をプラズマＣＶＤ法により４００ｎｍの膜厚で積層して試験配線が形成される。ＲＵＮ２では窒化膜２３６をプラズマＣＶＤ法により４００ｎｍの膜厚で積層し、水素ガス中、４００℃で３０分間シンターして、試験配線が形成される。
【００４９】
下地酸化膜の表面のスパッタエッチング及び各層のスパッタリングの条件を以下に示す。表１はＭ１層の成膜条件を示し、及び、表２はＭ２層の成膜条件を示している。
【００５０】
【表１】
【表２】
成膜条件として、膜厚（ｎｍ）、ガス流量（ｓｃｃｍ）、スパッタ電力（ｋＷ）及び成膜温度（℃）を示している。ガス流量は成膜室中に流すガスの流量を表しており、Ａｒはアルゴンガス及び窒素は窒素ガスである。加熱Ａｒガスは、成膜温度を上昇させるために用いるアルゴンガスのことである。
【００５３】
表１、表２中の※１で示したＡｒ及び加熱Ａｒガスの流量は、成膜室中の窒素含有濃度によって異なるので、詳細を表３及び表４にそれぞれ示している。
【００５４】
ここで、各試験配線のＡｌ−Ｃｕ膜形成の際のスパッタリングにおける成膜条件を表３及び表４にそれぞれ示す。ここでの成膜材料はＡｌ−Ｃｕ（Ｃｕ含有率：０．５％）のターゲットを用いている。
【００５５】
【表３】
【表４】
第１回配線試験（ＲＵＮ１）の条件、すなわち、２００ｐｐｍ未満の窒素含有濃度の条件を表３に示し、及び第２回配線試験（ＲＵＮ２）の条件、すなわち、２００ｐｐｍ以上の条件を表４に示している。それぞれについて、成膜室中のガス流量（ｓｃｃｍ）、残留ガス分圧（Ｐａ）及び窒素含有濃度（ｐｐｍ）を示している。残留ガス分圧は、水（Ｈ２Ｏ）、窒素（Ｎ２）、酸素（Ｏ２）及びアルゴン（Ａｒ）について測定している。この窒素残留ガス分圧（窒素分圧ともいう）とＡｒ残留ガス分圧（Ａｒ分圧）とによって、窒素含有濃度を算出している。
【００５８】
窒素含有濃度（ｐｐｍ）＝（窒素分圧（Ｐａ）／Ａｒ分圧（Ｐａ））×１０６この分圧から算出した窒素含有濃度と換算窒素流量の関係が、比例関係を保っているかを確認するために、図６及び図７に相関関係のグラフをそれぞれ示している。
【００５９】
横軸は換算窒素流量（ｓｃｃｍ）及び縦軸は窒素含有濃度（ｐｐｍ）を表す。図６にＲＵＮ１の結果を示し及び図７にＲＵＮ２の結果を示している。両グラフともほぼ右上がりの直線を示す。これらの測定結果から、換算窒素流量と窒素含有濃度が比例関係を保っていることがわかる。よって、換算窒素流量を変化させることで、窒素含有濃度を制御できることが確かめられた。
【００６０】
表３及び表４に示したように、スパッタリングに混入する窒素の濃度を１０ｐｐｍ〜４０００ｐｐｍの範囲内の値に設定して試験配線を形成した。ＲＵＮ１では、窒素含有濃度によって、Ｓ１（１２ｐｐｍ）、ＬＶ１（５７ｐｐｍ）及びＬＶ２（１２０ｐｐｍ）の３つの条件で試験配線を形成している。同様に、ＲＵＮ２では、窒素含有濃度によって、Ｓ２（１０ｐｐｍ）、ＬＶ３（２０７ｐｐｍ）、ＬＶ４（５００ｐｐｍ）、ＬＶ５（１０３３ｐｐｍ）、ＬＶ６（２０６７ｐｐｍ）及びＬＶ７（４０００ｐｐｍ）の６つの条件で試験配線を形成している。このとき、ＲＵＮ１のＳ１（窒素含有濃度１２ｐｐｍ）とＲＵＮ２のＳ２（窒素含有濃度１０ｐｐｍ）は、窒素添加Ａｒガスを用いずに窒素を含有させないようにスパッタリングを行ったものであるが、通常この程度（１２ｐｐｍ以下）の濃度の窒素はスパッタリング時に存在してしまう。よって、Ｓ１をＬＶ１及びＬＶ２に対する窒素を混入させなかった場合の基準として、Ｓ２をＬＶ３〜ＬＶ７に対する窒素を混入させなかった場合の基準として用いてＬＶ１〜ＬＶ７の試験配線のＥＭ耐性が向上したかどうかを判断している。
【００６１】
（２−２）ＥＭ耐性の測定
これらのＳ１、Ｓ２及びＬＶ１〜ＬＶ７の試験配線に対して、累積故障率の測定試験を行った。
【００６２】
この試験は、初期抵抗に対して１０％の抵抗増加をした試験配線を故障（すなわちＥＭ寿命）として、累積故障率（Ｃｕｍｕｌａｔｉｖｅ Ｆａｉｌｕｒｅ）を調べるものである。試験条件は、試験温度２００℃及び電流密度１．０Ｅ６Ａ／ｃｍ２の条件で行った。
【００６３】
図８にＲＵＮ１の累積故障率の試験結果を示し及び図９にＲＵＮ２の累積故障率の試験結果を示す。横軸は試験時間（単位：ｈｒ）及び縦軸は累積故障率（単位：％）を表している。
【００６４】
Ｓ１の試験配線の累積故障率は、約１３９時間で１０％程度、約１４６時間で５０％、約１５８時間で９０％に達する。ＬＶ１の試験配線の累積故障率は、約１６３時間で１０％程度、約１７７時間で５０％、約１８１時間で９０％に達する。ＬＶ２の試験配線の累積故障率は、約２０１時間で１０％程度、約２０４時間で５０％、約２１９時間で９０％に達する（図８）。
【００６５】
Ｓ２の試験配線の累積故障率は、約１０．４時間で５％程度、約１１．４時間で５０％、約１１．７時間で９５％に達する。ＬＶ３の試験配線の累積故障率は、約１５．０時間で５％程度、約１６．０時間で５０％、約１８時間で９５％に達する。ＬＶ４の試験配線の累積故障率は、約１３．６時間で５％程度、約１４．２時間で５０％、約１５．５時間で９５％に達する。ＬＶ５の試験配線の累積故障率は、約１０．８時間で５％程度、約１１．５時間で５０％、約１２．７時間で９５％に達する。ＬＶ６の試験配線の累積故障率は、約７．２時間で５％程度、約９．１時間で５０％、約９．３時間で９５％に達する。ＬＶ７の試験配線の累積故障率は、約３．５時間で５％程度、約４．２時間で５０％、約４．５時間で９５％に達する（図９）。
【００６６】
ＲＵＮ１ではＬＶ１及びＬＶ２ともにＳ１よりも故障するまでの時間が長くなっており、この事実からＥＭ寿命が長くなっていることがわかる。ＲＵＮ２では、ＬＶ３及びＬＶ４について、基準となるＳ２より明らかに故障するまでの時間が長くなっており、この事実からＥＭ寿命が長くなっていることがわかる。
【００６７】
基準となるＳ１及びＳ２に対してＥＭ寿命が長くなっていることを分かりやすく示すために、ＭＴＦ増加率と窒素含有濃度の相関関係を考える。
【００６８】
ＭＴＦ（ｍｅａｎ ｔｉｍｅ ｔｏ ｆａｉｌｕｒｅ）は、試験した母体数の累積故障率が５０％に達する時間（単位：ｈｒ）であり、図８、図９の結果から求めることができる。
【００６９】
ＲＵＮ１では、Ｓ１を基準にしてＭＴＦの値の増加率（ＭＴＦ増加率）をＬＶ１、ＬＶ２について算出した。ＲＵＮ２でも同様に、Ｓ２を基準にしてＬＶ３〜ＬＶ７のＭＴＦ増加率を算出した。
【００７０】
表５に各窒素含有濃度でのＭＴＦの値及びＭＴＦ増加率を示す。ＭＴＦ増加率が正の値をとっていれば、ＭＴＦが大きくなっており、また、負の値をとっていれば、ＭＴＦが小さくなっていることがわかる。
【００７１】
【表５】
この窒素含有濃度とＭＴＦ増加率の相関関係を図１０に示す。グラフの横軸は成膜室中の窒素含有濃度（単位：ｐｐｍ）を示し及び縦軸はＭＴＦ増加率（単位：％）を示している。
【００７３】
図１０のＭＴＦと成膜室中の窒素含有濃度との関係は、従来から言われているように、１０００ｐｐｍを越える窒素含有濃度では、ＭＴＦ増加率が負の値となり、この事実から、従来の成膜室中に窒素を含まないようにスパッタリングした場合よりＭＴＦが小さい値をとっていることがわかる。しかしながら、窒素含有濃度が１２ｐｐｍを越えて１０００ｐｐｍを越えない範囲では、ＭＴＦ増加率が正の値となり、この事実から、従来の成膜室中に窒素を含まないようにスパッタリングした場合よりＭＴＦが大きい値をとっていることがわかる。
【００７４】
成膜室中の窒素含有アルゴンガスの窒素含有濃度が５０ｐｐｍ〜５００ｐｐｍの範囲では、２０％以上のＭＴＦ増加率を示しているので、この範囲は好適な濃度範囲であることがわかる。また、成膜室中の窒素含有アルゴンガスの窒素含有濃度が１００ｐｐｍ〜２５０ｐｐｍの範囲では、４０％前後のＭＴＦ増加率を示しているので、この範囲は、より好適な範囲であることがわかる。
【００７５】
よって、成膜室中の窒素含有濃度を１２ｐｐｍより高くかつ１０００ｐｐｍより低くしてスパッタリングを行うことによりＡｌ−Ｃｕ膜を形成した配線は、従来方法にしたがって、すなわち、成膜室中にできるかぎり窒素を含まないようにしてスパッタリングを行うことによりＡｌ−Ｃｕ膜を形成した従来の配線よりもＭＴＦの値が大きくなり、しかもＥＭ寿命が長くなる、すなわち、ＥＭ耐性が向上することがわかる。
【００７６】
【発明の効果】
上述した実施の形態からも明らかなように、この発明の配線形成方法を用いた半導体素子の製造方法によれば、ＥＭ耐性の優れた配線を形成できる。
【００７７】
また、従来の工程をそのまま用い、Ａｌ−Ｃｕ合金配線層を形成する際に、成膜ガスに対して窒素を混入させるだけでよいので、工程の増加や新たな装置を用いる必要がない。すなわち、このような手順で容易にＥＭ耐性を向上させることができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）は、この発明による配線層形成の工程図である。
【図２】試験配線の構造概略図である。
【図３】試験配線の一部の断面図である。
【図４】（Ａ）〜（Ｅ）は、試験配線形成の工程概略図である。
【図５】（Ａ）〜（Ｄ）は、試験配線形成の工程概略図である。
【図６】ＲＵＮ１の窒素含有濃度と換算窒素流量の相関関係を表すグラフである。
【図７】ＲＵＮ２の窒素含有濃度と換算窒素流量の相関関係を表すグラフである。
【図８】ＲＵＮ１の累積故障率の結果を表すグラフである。
【図９】ＲＵＮ２の累積故障率の結果を表すグラフである。
【図１０】窒素含有濃度とＭＴＦ増加率の相関関係を表すグラフである。
【符号の説明】
１００：半導体下地
１０２：下地絶縁膜
１０４、２１４、２２４：バリア層
１０４ａ、１０４ｃ、１０８ａ、２１４ａ、２１４ｃ、２１８ａ、２２４ａ、２２４ｃ：Ｔｉ膜
１０４ｂ、１０８ｂ、２１４ｂ、２１８ｂ、２２４ｂ：ＴｉＮ膜
１０６、２１６、２２６：Ａｌ−Ｃｕ膜
１０８、２１８、２２８：反射防止膜（ＡＲＭ）
１１０：配線層
２００：試験配線
２０２：ＴＨ形成領域
２０４ａ、２０４ｂ：電極パッド
２０６：領域
２０７、２０８、２０８ａ、２０８ｂ：Ｍ１層
２０８ｃ：間隙
２０９、２１０、２１０ａ：Ｍ２層
２１２：下地酸化膜
２２０：バリアメタル
２２１：ＴＨ層
２２２：Ｗ膜
２２２ａ、２２２ｂ：Ｗプラグ
２３０、２３０ａ、２３０ｂ、２３２：酸化膜
２３１：開口
２３４、２３６：窒化膜
Claims (3)
- スパッタリング成膜室においてＡｌ−Ｃｕ合金配線層をスパッタリング形成するにあたり、成膜室中の窒素含有アルゴンガスの窒素含有濃度を、１２ｐｐｍより高くかつ１０００ｐｐｍより低くしてスパッタリングを行うことを特徴とする半導体素子の製造方法。
- 請求項１に記載の半導体素子の製造方法において
前記成膜室中の窒素含有アルゴンガスの窒素含有濃度を、アルゴンガスの流量と窒素添加アルゴンガスの流量とを調節することにより制御することを特徴とする半導体素子の製造方法。 - 請求項１に記載の半導体素子の製造方法において
前記成膜室中の窒素含有アルゴンガスの窒素含有濃度を、前記Ａｌ−Ｃｕ合金配線層の形成前にバリア層の最上層を窒素中でスパッタリングを行うことによりＴｉＮ膜で形成し、前記Ａｌ−Ｃｕ合金配線層をアルゴンガスを成膜ガスに用いてスパッタリングし、該スパッタリングの際の加熱により、前記ＴｉＮ膜に含まれる過剰の窒素が成膜室中に放出されることにより制御することを特徴とする半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173235A JP3841772B2 (ja) | 2002-11-05 | 2003-06-18 | 半導体素子の製造方法 |
| US10/697,335 US6835660B2 (en) | 2002-11-05 | 2003-10-31 | Method of manufacturing semiconductor device having metal alloy interconnection that has excellent EM lifetime |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002321279 | 2002-11-05 | ||
| JP2003173235A JP3841772B2 (ja) | 2002-11-05 | 2003-06-18 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207676A true JP2004207676A (ja) | 2004-07-22 |
| JP3841772B2 JP3841772B2 (ja) | 2006-11-01 |
Family
ID=32232691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003173235A Expired - Fee Related JP3841772B2 (ja) | 2002-11-05 | 2003-06-18 | 半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6835660B2 (ja) |
| JP (1) | JP3841772B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007308746A (ja) * | 2006-05-17 | 2007-11-29 | Ulvac Japan Ltd | 成膜装置の運転方法 |
| WO2014115790A1 (ja) * | 2013-01-24 | 2014-07-31 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060099800A1 (en) * | 2004-11-09 | 2006-05-11 | Chintamani Palsule | Method for fabricating low leakage interconnect layers in integrated circuits |
| US8525339B2 (en) | 2011-07-27 | 2013-09-03 | International Business Machines Corporation | Hybrid copper interconnect structure and method of fabricating same |
| US8796853B2 (en) | 2012-02-24 | 2014-08-05 | International Business Machines Corporation | Metallic capped interconnect structure with high electromigration resistance and low resistivity |
| US9312203B2 (en) | 2013-01-02 | 2016-04-12 | Globalfoundries Inc. | Dual damascene structure with liner |
| CN104124204A (zh) * | 2013-04-28 | 2014-10-29 | 无锡华润上华科技有限公司 | 一种改善半导体工艺流程中铝残留的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019234A (en) * | 1990-06-08 | 1991-05-28 | Vlsi Technology, Inc. | System and method for depositing tungsten/titanium films |
| JPH0758203A (ja) | 1993-08-17 | 1995-03-03 | Sony Corp | 半導体装置の配線構造及びその製造方法 |
| JPH0945688A (ja) | 1995-07-28 | 1997-02-14 | Sony Corp | 配線構造及びその形成方法 |
-
2003
- 2003-06-18 JP JP2003173235A patent/JP3841772B2/ja not_active Expired - Fee Related
- 2003-10-31 US US10/697,335 patent/US6835660B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007308746A (ja) * | 2006-05-17 | 2007-11-29 | Ulvac Japan Ltd | 成膜装置の運転方法 |
| WO2014115790A1 (ja) * | 2013-01-24 | 2014-07-31 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040092130A1 (en) | 2004-05-13 |
| US6835660B2 (en) | 2004-12-28 |
| JP3841772B2 (ja) | 2006-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7135775B2 (en) | Enhancement of an interconnect | |
| KR0160338B1 (ko) | 반도체 장치의 제조 방법 | |
| US7728433B2 (en) | Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures | |
| US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| KR950004589B1 (ko) | 반도체장치 및 반도체장치의 제조방법 | |
| US5898221A (en) | Semiconductor device having upper and lower wiring layers | |
| US8614143B2 (en) | Simultaneous via and trench patterning using different etch rates | |
| KR100211627B1 (ko) | 다층배선을 가지는 반도체장치 및 그 제조방법 | |
| KR100396236B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| US20080293230A1 (en) | Method of manufacturing a semiconductor device | |
| KR20040089580A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6316833B1 (en) | Semiconductor device with multilayer interconnection having HSQ film with implanted fluorine and fluorine preventing liner | |
| JP2004207676A (ja) | 半導体素子の製造方法 | |
| JP2004335998A (ja) | 半導体素子の金属配線形成方法 | |
| CN100459099C (zh) | 铜互连的半导体器件的制造方法及其结构 | |
| JP2008060498A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20000012027A (ko) | 반도체장치의제조방법 | |
| JP2007220744A (ja) | 半導体装置およびその製造方法 | |
| RU2486632C2 (ru) | Способ изготовления усовершенствованной многоуровневой медной металлизации с применением диэлектриков с очень низкой диэлектрической постоянной (ultra low-k) | |
| KR100871042B1 (ko) | 반도체 상호 접속부 제조 방법 | |
| JP2005038999A (ja) | 半導体装置の製造方法 | |
| CN1244144C (zh) | 形成低介电常数介电层的方法及导电内连线结构 | |
| KR100320883B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3495034B1 (ja) | 半導体装置の製造方法 | |
| JP2001230254A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |