JP4785623B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4785623B2 JP4785623B2 JP2006152104A JP2006152104A JP4785623B2 JP 4785623 B2 JP4785623 B2 JP 4785623B2 JP 2006152104 A JP2006152104 A JP 2006152104A JP 2006152104 A JP2006152104 A JP 2006152104A JP 4785623 B2 JP4785623 B2 JP 4785623B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- insulating film
- contact plug
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
本発明の実施形態1に係る半導体装置について図面を用いて説明する。図1は、本発明の実施形態1に係る半導体装置の構成を模式的に示した(A)部分断面図、及び(B)X−X´間の断面図である。
本発明の実施形態2に係る半導体装置について図面を用いて説明する。図7は、本発明の実施形態2に係る半導体装置の構成を模式的に示した(A)部分断面図、及び(B)X−X´間の断面図である。
本発明の実施形態3に係る半導体装置について図面を用いて説明する。図9は、本発明の実施形態3に係る半導体装置の構成を模式的に示した(A)部分断面図、及び(B)X−X´間の断面図である。
本発明の実施形態4に係る半導体装置について図面を用いて説明する。図12は、本発明の実施形態4に係る半導体装置の構成を模式的に示した(A)部分断面図、及び(B)X−X´間の断面図である。
本発明の実施形態5に係る半導体装置について図面を用いて説明する。図13は、本発明の実施形態5に係る半導体装置の構成を模式的に示した(A)部分断面図、及び(B)X−X´間の断面図である。
本発明の実施形態6に係る半導体装置について図面を用いて説明する。図14は、本発明の実施形態6に係る半導体装置の構成を模式的に示した(A)部分断面図、及び(B)X−X´間の断面図である。
本発明の実施形態7に係る半導体装置について図面を用いて説明する。図15は、本発明の実施形態7に係る半導体装置の構成を模式的に示した(A)部分断面図、及び(B)X−X´間の断面図である。
本発明の実施形態8に係る半導体装置について図面を用いて説明する。図16は、本発明の実施形態8に係る半導体装置の構成を模式的に示した(A)部分断面図、及び(B)X−X´間の断面図である。
本発明の実施形態9に係る半導体装置について図面を用いて説明する。図17は、本発明の実施形態9に係る半導体装置の構成を模式的に示した部分平面図である。図18は、本発明の実施形態9に係る半導体装置の構成を模式的に示した図17のY−Y´間の部分断面図である。図19は、本発明の実施形態9に係る半導体装置の1つのセルの等価回路図である。
2 素子分離絶縁膜(シリコン酸化膜)
3 ゲート絶縁膜(シリコン酸化膜)
4a ゲート電極(ポリシリコン)
4b 配線(ポリシリコン)
5 側壁絶縁膜(シリコン酸化膜)
6 ソース/ドレイン領域(不純物拡散領域)
7 エッチングストッパ絶縁膜(シリコン窒化膜)
8 層間絶縁膜(シリコン酸化膜)
8a、8b、8c、8d 開口部
9a、9b、9c、9d コンタクトプラグ(タングステン)
10 層間絶縁膜(シリコン絶縁膜)
10a、10b、10c、10d 開口部
11A、11B、11C、11D 配線
12a、12b、12c、12d メタルバリア層(窒化チタン)
13a、13b、13c、13d 配線層(タングステン)
14 金属層(タングステン)
15 絶縁膜(シリコン酸化膜)
16 誘電膜(酸化タンタル)
17 電極
17a 開口部
18 メタルバリア層(窒化チタン)
19 金属層(タングステン)
20 レチクル
20a コンタクトパターン
21 レジスト
21a、21b、21c、21d パターン部
121 シリコン基板
122 素子分離膜
123a ゲート電極
123b、123c 配線
124 ソース/ドレイン領域
125 絶縁膜
127c、127d 開口
130a、130d コンタクトプラグ
130c 下部電極
131 共通容量絶縁膜
133a、133c 金属配線
133b 共通上部電極
135、136 2層構造配線
137、138 容量素子
204a、204b コンタクトプラグ
205 層間絶縁膜
206a、206b 配線層
207 層間絶縁膜
208 上層配線層
210 層間絶縁膜
211 高抵抗素子層
301 シリコン基板
302a、302b 第1活性領域
303a、303b シリサイド層
304 ゲート電極
305 シリサイド膜
306 側壁酸化膜
309 第1層間酸化膜
313 第1コンタクトホール
315 第1埋込層
316 第2層間酸化膜
401 下層層間絶縁膜
402 下層金属層
402a TiN層
402b AlCu層
402c TiN(上側)/Ti(下側)層
403A 誘電体層
404 上層金属層
404a AlCu層
404b TiN(上側)/Ti(下側)層
410a サイドウォール
411 配線ライン
411a ビアホール
Claims (9)
- 2つの配線のそれぞれの下層部にて、円形のコンタクトホールが数珠繋ぎになった数珠繋ぎ形状ないしスリット形状に形成されるとともに、前記2つの配線を電気的に接続するコンタクトプラグを備え、
前記2つの配線のうち片側の配線と、前記片側の配線上に配された誘電膜と、前記誘電膜上に配された電極と、よりなるMIM容量素子を備えることを特徴とする半導体装置。 - 前記2つの配線は、互いに離間して同一の層に形成されていることを特徴とする請求項1記載の半導体装置。
- 前記コンタクトプラグ下に金属層を備えることを特徴とする請求項1又は2記載の半導体装置。
- 前記誘電膜及び前記電極の端部は、前記2つの配線間のスペースの中央近傍まで延在していることを特徴とする請求項1乃至3のいずれか一に記載の半導体装置。
- 前記MIM容量は、SRAMセルにおける電源と電気的に接続される容量であることを特徴とする請求項1乃至4のいずれか一に記載の半導体装置。
- 層間絶縁膜上にレジストを塗布した後、円形のコンタクトホールの径より狭いピッチ幅で3個以上並べたコンタクトパターンを有するレチクルで露光および現像することにより、前記レジストにおいて、円形のコンタクトホールが数珠繋ぎになった数珠繋ぎ形状ないしスリット形状のパターン部を形成する工程と、
前記レジストをマスクとして少なくとも前記層間絶縁膜に数珠繋ぎ形状ないしスリット形状の開口部を形成する工程と、
前記開口部に数珠繋ぎ形状ないしスリット形状のコンタクトプラグを形成する工程と、
前記コンタクトプラグを含む前記層間絶縁膜上に互いに離間した2つの配線を形成する工程と、
前記2つの配線のうち片側の配線上に誘電膜、電極の順に形成したMIM容量素子を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 絶縁膜上の所定の領域に金属層を形成する工程と、
前記金属層を含む絶縁膜上に層間絶縁膜を成膜する工程と、
を含み、
前記層間絶縁膜を成膜した後、前記レジストを塗布することを特徴とする請求項6記載の半導体装置の製造方法。 - 前記コンタクトプラグを形成した後、第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜にて互いに離間するとともに前記コンタクトプラグに通ずる2つの開口部を形成する工程と、
を含み、
前記2つの開口部を形成した後、前記2つの開口部にて前記配線を形成することを特徴とする請求項6又は7記載の半導体装置の製造方法。 - 前記パターン部を形成する際、他の配線及び素子の一方又は両方の上にも第2パターン部も形成し、
前記開口部を形成する際、前記他の配線及び素子の一方又は両方に通ずる第2開口部も形成し、
前記コンタクトプラグを形成する際、前記第2開口部にて前記他の配線及び素子の一方又は両方に接続される第2コンタクトプラグも形成し、
前記配線を形成する際、前記第2コンタクトプラグ上に第2配線も形成することを特徴とする請求項6乃至8のいずれか一に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006152104A JP4785623B2 (ja) | 2006-05-31 | 2006-05-31 | 半導体装置及びその製造方法 |
US11/806,231 US7923843B2 (en) | 2006-05-31 | 2007-05-30 | Semiconductor device with a contact plug connected to multiple interconnects formed within |
CNA2007101081400A CN101083249A (zh) | 2006-05-31 | 2007-05-30 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006152104A JP4785623B2 (ja) | 2006-05-31 | 2006-05-31 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007324332A JP2007324332A (ja) | 2007-12-13 |
JP4785623B2 true JP4785623B2 (ja) | 2011-10-05 |
Family
ID=38789177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006152104A Expired - Fee Related JP4785623B2 (ja) | 2006-05-31 | 2006-05-31 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7923843B2 (ja) |
JP (1) | JP4785623B2 (ja) |
CN (1) | CN101083249A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6649456B1 (en) * | 2002-10-16 | 2003-11-18 | Taiwan Semiconductor Manufacturing Company | SRAM cell design for soft error rate immunity |
JP5781720B2 (ja) | 2008-12-15 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US8765600B2 (en) * | 2010-10-28 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure for reducing gate resistance and method of making the same |
US20120280324A1 (en) * | 2010-11-03 | 2012-11-08 | Texas Instruments Incorporated | Sram structure and process with improved stability |
JP2012174761A (ja) | 2011-02-18 | 2012-09-10 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
US8753981B2 (en) * | 2011-04-22 | 2014-06-17 | Micron Technology, Inc. | Microelectronic devices with through-silicon vias and associated methods of manufacturing |
KR102370728B1 (ko) * | 2017-10-17 | 2022-03-07 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181205A (ja) | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 半導体装置の配線構造およびその製造方法 |
JPH1140670A (ja) * | 1997-07-22 | 1999-02-12 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
JP2000164812A (ja) | 1998-11-27 | 2000-06-16 | Sharp Corp | 半導体装置及びその製造方法 |
US6291305B1 (en) | 1999-06-11 | 2001-09-18 | S3 Graphics Co., Ltd. | Method for implementing resistance, capacitance and/or inductance in an integrated circuit |
JP2001093974A (ja) * | 1999-09-21 | 2001-04-06 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
KR100323140B1 (ko) * | 2000-01-17 | 2002-02-06 | 윤종용 | 낸드형 플래쉬 메모리소자 및 그 제조방법 |
US6603161B2 (en) * | 2000-03-10 | 2003-08-05 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and method for manufacturing the same |
JP2002033389A (ja) * | 2000-07-17 | 2002-01-31 | Nec Corp | 半導体装置およびその製造方法 |
JP2002343861A (ja) * | 2001-05-21 | 2002-11-29 | Mitsubishi Electric Corp | 半導体集積回路およびその製造方法 |
JP4947849B2 (ja) | 2001-05-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US6774457B2 (en) * | 2001-09-13 | 2004-08-10 | Texas Instruments Incorporated | Rectangular contact used as a low voltage fuse element |
JP2003243522A (ja) | 2002-02-20 | 2003-08-29 | Mitsubishi Electric Corp | 抵抗素子を使用した半導体装置 |
JP2005116788A (ja) * | 2003-10-08 | 2005-04-28 | Renesas Technology Corp | 半導体装置 |
US6839271B1 (en) * | 2003-10-15 | 2005-01-04 | Hewlett-Packard Development Company, L.P. | Magnetic memory device |
JP2005311131A (ja) * | 2004-04-22 | 2005-11-04 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US8227893B2 (en) * | 2004-06-23 | 2012-07-24 | Nec Corporation | Semiconductor device with capacitor element |
JP2006019371A (ja) | 2004-06-30 | 2006-01-19 | Toshiba Corp | 半導体装置 |
-
2006
- 2006-05-31 JP JP2006152104A patent/JP4785623B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-30 CN CNA2007101081400A patent/CN101083249A/zh active Pending
- 2007-05-30 US US11/806,231 patent/US7923843B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070278694A1 (en) | 2007-12-06 |
CN101083249A (zh) | 2007-12-05 |
JP2007324332A (ja) | 2007-12-13 |
US7923843B2 (en) | 2011-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3719618B2 (ja) | 半導体装置及びその製造方法 | |
JP5629795B2 (ja) | Mimキャパシタを含む半導体集積回路素子およびその製造方法 | |
US7109566B2 (en) | Semiconductor device with resistor pattern and method of fabricating the same | |
JP4785623B2 (ja) | 半導体装置及びその製造方法 | |
US7511328B2 (en) | Semiconductor device having raised cell landing pad and method of fabricating the same | |
KR20050037965A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2008251763A (ja) | 半導体装置及びその製造方法 | |
JP2000286263A (ja) | 半導体装置及びその製造方法 | |
US20100093143A1 (en) | Method of manufacturing semiconductor device | |
US20140042626A1 (en) | Method of fabricating semiconductor device and the semiconductor device | |
US20100090308A1 (en) | Metal-oxide-metal capacitors with bar vias | |
US6255697B1 (en) | Integrated circuit devices including distributed and isolated dummy conductive regions | |
US8581315B2 (en) | Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof | |
EP1471566A2 (en) | Semiconductor device and method for fabricating the same | |
US7615818B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2003078022A (ja) | 半導体装置および半導体装置の製造方法 | |
US7948053B2 (en) | Semiconductor device and method of fabricating the same | |
WO2014092003A2 (ja) | 半導体装置およびその製造方法 | |
JP2007242883A (ja) | 半導体装置の製造方法 | |
JP2008277434A (ja) | 半導体装置及びその製造方法 | |
JP5566003B2 (ja) | 半導体装置およびその製造方法 | |
JP2007214284A (ja) | 半導体装置 | |
KR100571401B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
JP2014216427A (ja) | 半導体装置及びその製造方法 | |
JP2005101641A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |