JP3592505B2 - インダクタ素子の製造方法 - Google Patents
インダクタ素子の製造方法 Download PDFInfo
- Publication number
- JP3592505B2 JP3592505B2 JP30693797A JP30693797A JP3592505B2 JP 3592505 B2 JP3592505 B2 JP 3592505B2 JP 30693797 A JP30693797 A JP 30693797A JP 30693797 A JP30693797 A JP 30693797A JP 3592505 B2 JP3592505 B2 JP 3592505B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- inductor
- trench
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、高周波半導体集積回路装置等に搭載するインダクタ素子の製造方法に関するものである。
【0002】
【従来の技術】
近年、移動体通信技術の進歩発達は著しく、携帯機器の小型軽量化実現のため半導体集積回路の低消費電力化、高集積化や外付け回路部品の半導体チップへの内蔵が強く要望されている。特に、携帯機器の小型化実現のためにはインダクタやコンデンサ等の高周波部外付け部品の集積化が必須となっている。このような目的で、4層から5層の多層配線プロセス技術を用いて、半導体集積回路にインダクタを内蔵しようとする試みが近年相次いで報告されている。
【0003】
ここでは、その一例の構造と製造方法を説明する。
図3(a)は従来のインダクタ素子の平面図を示したものであり、図3(b)は図3(a)におけるB−B’線での断面図を示したものである。
この従来のインダクタ素子は、半導体素子を形成する不純物濃度が1015〜1017cm−3程度の例えばP型シリコン基板71上に、フィールド酸化膜72,第1層間絶縁膜73,第2層間絶縁膜74,第3層間絶縁膜75,第4層間絶縁膜76および第5層間絶縁膜78を介して、第5アルミ配線層でインダクタ渦巻き状配線80を形成したもので、77は第4アルミ配線層によるインダクタ引き出し配線である。シリコン基板71との寄生容量を低減して高い自己共振周波数を実現するためと、高周波損失を低減するために、最上層の第5アルミ配線層でインダクタ渦巻き状配線80を形成し、これと第4アルミ配線層で形成したインダクタ引き出し配線77とをタングステンプラグ79により接続している。
【0004】
このように構成された従来のインダクタ素子の製造方法を図4を用いて説明する。図4は従来のインダクタ素子の製造方法を示す工程断面図である。
まず、図4(a)に示すように、公知のバイポーラ、CMOS或いはBi−CMOSプロセス技術を用いて、P型シリコン基板71上にフィールド酸化膜72および半導体素子(ここでは図示せず)を形成する。次に、図4(b)に示すように、CVD法により約1.5μm程度のプラズマTEOS膜を成長させ、CMP法(化学的機械的研磨法)等の平坦化法によって第1層間絶縁膜73を形成した後、フォトリソグラフィ、ドライエッチ、スパッタ法により第1バイアホールおよび第1アルミ配線層(共に図示せず)を形成する。以下同様の方法で、順次第2層間絶縁膜74,第3層間絶縁膜75,第4層間絶縁膜76を形成する。なお図示しないが、上記同様に、各層間絶縁膜74,75,76にはそれぞれバイアホールが形成され、各層間絶縁膜74,75,76の間にはアルミ配線層が形成される。
【0005】
次に、図4(c)に示すように、第4層間絶縁膜76上に第4アルミ配線層として厚さ約1μmのアルミ膜をスパッタ法により全面に成長した後、フォトリソグラフィ、ドライエッチによりインダクタ引き出し配線77を形成する。次に、CVD法により約1.5μm程度のプラズマTEOS膜を成長させ、CMP等の平坦化法によって第5層間絶縁膜78を形成した後、フォトリソグラフィ、ドライエッチにより第5バイアホールを開口し、タングステンプラグ79を埋め込む。次に、第5アルミ配線層となる厚さ約1.5μmのアルミ膜をスパッタした後、フォトリソグラフィ、ドライエッチによりインダクタ渦巻き状配線80を形成する。最後に、保護膜(図示せず)を形成し、ワイアボインディング用の窓(図示せず)を開ける。
【0006】
【発明が解決しようとする課題】
しかしながら、一般にシリコン集積回路に用いられる基板不純物濃度は1015〜1017cm−3と高いために、マイクロ波帯での基板損失が大きく、十分なQ値を実現するためにはインダクタをシリコン基板から十分に遠ざける必要があった。このように、シリコン基板との寄生容量と高周波損失を低減させて高い自己共振周波数とQ値の実現を図るためのインダクタをシリコン基板から十分に遠ざける方法として、4層〜5層配線等の複雑なプロセス技術を用いていたために、製造コストが高くなっていた。
【0007】
本発明の目的は、4層〜5層配線等の複雑なプロセス技術を使用することなく製造コストを抑えながら、半導体基板との寄生容量および基板損失を低減し、高い自己共振周波数とQ値を実現できるインダクタ素子の製造方法を提供することである。
【0008】
【課題を解決するための手段】
請求項1記載のインダクタ素子の製造方法は、第1の半導体基板上に第1の絶縁膜を形成する工程と、第2の半導体基板に渦巻き状のトレンチを形成する工程と、第2の半導体基板およびトレンチの表面にトレンチ被覆絶縁膜を形成する工程と、トレンチ被覆絶縁膜と第1の絶縁膜とを接触させて第2の半導体基板と第1の半導体基板とを貼り合わせる工程と、貼り合わせた第1および第2の半導体基板の第2の半導体基板側の表面から研磨を行いトレンチ被覆絶縁膜に達する前に研磨を終了する工程と、研磨後の第2の半導体基板の表面に第2の絶縁膜を形成する工程と、第2の絶縁膜上に第1の導電膜をトレンチの渦巻き状の中心端部上を通るように形成してインダクタ引き出し配線を設ける工程と、第2の絶縁膜とインダクタ引き出し配線とを覆うように第3の絶縁膜を形成する工程と、第3の絶縁膜を選択的にエッチングしてトレンチの渦巻き状の中心端部上のインダクタ引き出し配線上にバイアホールを形成する工程と、バイアホールに第2の導電膜を埋め込む工程と、第3の絶縁膜上に第3の導電膜を第2の導電膜と接続されトレンチと対応して配置するように形成してインダクタ渦巻き状配線を設ける工程とを含んでいる。
【0011】
この製造方法により、第1の絶縁膜を形成した第1の半導体基板上にトレンチおよびトレンチ被覆絶縁膜を形成した第2の半導体基板が設けられ、その第2の半導体基板のトレンチがインダクタ渦巻き状配線の下部に第2および第3の絶縁膜を介して配置された構成を実現できる。第2の半導体基板のトレンチは完成後には空洞領域となり、この空洞領域によりインダクタ渦巻き状配線とその下部の第1の半導体基板との距離を長くとることができ、また、空洞領域は絶縁膜より比誘電率が小さいため、インダクタ渦巻き状配線の下部の実効的比誘電率が低下し、半導体基板との寄生容量を大幅に低減できるとともに基板損失を低減し、高い自己共振周波数とQ値を実現できる。また、従来のように4層〜5層配線等の複雑なプロセス技術を使用しないため、製造コストを抑えることができる。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1(a)は本発明の実施の形態におけるインダクタ素子の平面図、図1(b)は図1(a)におけるA−A’線での断面図を示したものである。図1において、21はN型シリコン基板(一導電型領域)、22はN型シリコン基板21に形成した渦巻き状のトレンチ(空洞領域)、23はトレンチ被覆シリコン酸化膜、24はP型シリコン基板(半導体基板)、25はシリコン酸化膜(第1の絶縁膜)、26はフィールド酸化膜(第2の絶縁膜)、27は第1層間絶縁膜(第2の絶縁膜)、28はアルミ膜で形成したインダクタ引き出し配線、29は第2層間絶縁膜、30は第2層間絶縁膜29のバイアホールに埋め込んだタングステンプラグ、31はアルミ膜で形成したインダクタ渦巻き状配線である。なお、渦巻き状のインダクタ本体は、インダクタ引き出し配線28とタングステンプラグ30とインダクタ渦巻き状配線31とから構成される。
【0013】
本実施の形態におけるインダクタ素子は、P型シリコン基板24上にシリコン酸化膜25を設け、シリコン酸化膜25上にN型シリコン基板21を設け、N型シリコン基板21上にフィールド酸化膜26を設け、フィールド酸化膜26上に第1層間絶縁膜27を設け、第1層間絶縁膜27上にインダクタ引き出し配線28を設け、インダクタ引き出し配線28と第1層間絶縁膜27とを覆う第2層間絶縁膜29を設け、第2層間絶縁膜29上にインダクタ渦巻き状配線31を設けてあり、インダクタ渦巻き状配線31はその渦巻き状の中心端部で第2層間絶縁膜29のバイアホールに埋め込んだタングステンプラグ30によりインダクタ引き出し配線28と接続している。そして、N型シリコン基板21中に、インダクタ渦巻き状配線31と対応して形成した渦巻き状のトレンチ22からなる空洞領域が設けられ、N型シリコン基板21にはトレンチ22を覆うトレンチ被覆シリコン酸化膜23が形成されている。このトレンチ被覆シリコン酸化膜23は、P型シリコン基板24上のシリコン酸化膜25と接触させて、P型シリコン基板24上にN型シリコン基板21を接着するために形成したものである。
【0014】
この構成によれば、シリコン酸化膜25を形成したP型シリコン基板24上に、トレンチ22からなる空洞領域を形成したN型シリコン基板21が設けられ、空洞領域(トレンチ22)がインダクタ渦巻き状配線31の下部に第1,第2層間絶縁膜27,29およびフィールド酸化膜26等を介して配置されており、空洞領域(トレンチ22)の下に配置されたP型シリコン基板24の不純物濃度を低濃度にできるため、基板損失を低減できる。また、インダクタ渦巻き状配線31とその下部のP型シリコン基板24との距離を長くとることができ、また、空洞領域は比誘電率をシリコン酸化膜の約1/4の1にでき、絶縁膜より比誘電率が小さいため、インダクタ渦巻き状配線31の下部の実効的比誘電率が低下し、P型シリコン基板24との寄生容量を大幅に低減できる。したがって、高い自己共振周波数とQ値を実現できる。また、この構成では従来のように4層〜5層配線等の複雑なプロセス技術を使用する必要がなく、製造コストを抑えることができる。
【0015】
なお、P型シリコン基板24は、トレンチ22を形成したN型シリコン基板21を保持するためのもので、不純物濃度が低いほど損失を低減でき、P型不純物濃度<1014cm−3であればよい。また、P型シリコン基板24の代わりに、N型シリコン基板を用いてもよく、その場合には、電子の移動度が正孔の約2.5倍と大きいため、N型不純物濃度<4×1013cm−3であればよい。
【0016】
なお、図1では、インダクタ渦巻き状配線31とインダクタ引き出し配線28との間の第2層間絶縁膜29は、インダクタ引き出し配線28および第1層間絶縁膜27上の全面に形成しているが、インダクタ渦巻き状配線31とインダクタ引き出し配線28とが接触しないように少なくともインダクタ引き出し配線28を覆うように形成していればよい。ただし、インダクタ引き出し配線28および第1層間絶縁膜27上の全面に第2層間絶縁膜29を形成した方が、工程が簡素化される。
【0017】
また、インダクタ引き出し配線28とタングステンプラグ30とインダクタ渦巻き状配線31とからなるインダクタ本体は、インダクタ引き出し配線28をインダクタ渦巻き状配線31の下部に配置した構成としたが、インダクタ引き出し配線28をインダクタ渦巻き状配線31の上部に配置した構成としてもよい。
次に、図1のように構成される本実施の形態におけるインダクタ素子の製造方法について、図2を参照しながら説明する。図2は本実施の形態におけるインダクタ素子の製造方法を示す工程断面図であり、図1(a)のA−A’線における断面部分に対応する。
【0018】
まず、図2(a)に示すように、不純物濃度が1015〜1017cm−3のN型シリコン基板(第2の半導体基板)21の全面にドライエッチのマスクとなるシリコン酸化膜(図示せず)を形成し、フォトリソグラフィと酸化膜ドライエッチでトレンチ22を形成する領域のシリコン酸化膜を除去した後、残ったシリコン酸化膜をマスクにN型シリコン基板21にドライエッチングでトレンチ22を形成する。その後、熱酸化法によりシリコン基板21全面に約100nmのトレンチ被覆シリコン酸化膜(トレンチ被覆絶縁膜)23を形成する。
【0019】
次に、図2(b)に示すように、基板となるP型シリコン基板(第1の半導体基板)24の全面に熱酸化法により約1μmのシリコン酸化膜(第1の絶縁膜)25を形成する。
次に、図2(c)に示すように、図2(a)の天地を逆にして、図2(b)のP型シリコン基板24のシリコン酸化膜25と図2(a)のトレンチ被覆シリコン酸化膜23を接触させて、熱処理により両者を貼り合わせる。その後、機械研磨法でN型シリコン基板21の表面をトレンチ22の上約0.5μm程度まで研磨する。次に、フィールド酸化膜(第2の絶縁膜)26を形成した後、N型シリコン基板21中に公知のプロセス技術によりインダクタ以外の素子(ここでは図示せず)を形成する。
【0020】
次に、図2(d)に示すように、素子形成の後、厚さ約2μmのプラズマTEOS膜を全面に成長させた後、CMP法により平坦化処理をして第1層間絶縁膜(第2の絶縁膜)27を形成する。次に、厚さ約1μmのアルミ膜をスパッタでウエハ全面に成長させ、フォトリソグラフィおよびドライエッチによりインダクタ引き出し配線(第1の導電膜)28を形成する。次に、厚さ約2μmのプラズマTEOS膜を全面に成長させた後、CMP法により平坦化処理をして第2層間絶縁膜(第3の絶縁膜)29を形成する。次に、第2層間絶縁膜29にフォトリソグラフィとドライエッチによりバイアホールを開口し、タングステンプラグ(第2の導電膜)30を埋め込む。次に、スパッタ法により厚さ約1.5μmのアルミ膜を全面に成長させた後、フォトリソグラフィとドライエッチによりインダクタ渦巻き状配線(第3の導電膜)31を形成する。
【0021】
このようして、図1に示すインダクタ素子を製造することができ、従来のように4層〜5層配線等の複雑なプロセス技術を使用しないため、製造コストを抑えることができる。
なお、上記実施の形態では、半導体基板としてシリコン基板(21,24)を用いているが、GaAs等の化合物半導体基板を用いても良い。また、インダクタ引き出し配線28およびインダクタ渦巻き状配線31としてアルミ膜を用いているが、これに限られるものではなく、例えば抵抗率のより低い金や銀等の材料を使用しても良い。
【0022】
また、上記実施の形態におけるインダクタ素子は、矩形のスパイラル・インダクタとしているが、多角形や円形のスパイラル・インダクタとしても同様の効果があることは明白である。
【0023】
【発明の効果】
以上のように本発明によれば、半導体基板上に第1の絶縁膜を介して形成した一導電型領域中に、渦巻き状のインダクタ本体と対応して形成した渦巻き状の空洞領域を設けたことにより、空洞領域がインダクタ本体の下部に第2の絶縁膜を介して配置されており、インダクタ本体とその下部の半導体基板との距離を十分確保することができ、また、空洞領域は絶縁膜より比誘電率が小さいため、渦巻き状のインダクタ本体の下部の実効的比誘電率が低下し、半導体基板との寄生容量を大幅に低減できるとともに基板損失を低減し、高い自己共振周波数とQ値を実現できる。また、4層〜5層配線等の複雑なプロセス技術を使用する必要がなく、製造コストを抑えることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるインダクタ素子の構成図。
【図2】本発明の実施の形態におけるインダクタ素子の製造方法を示す工程断面図。
【図3】従来のインダクタ素子の構成図。
【図4】従来のインダクタ素子の製造方法を示す工程断面図。
【符号の説明】
21 N型シリコン基板(一導電型領域,第2の半導体基板)
22 トレンチ(空洞領域)
23 トレンチ被覆シリコン酸化膜(トレンチ被覆絶縁膜)
24 P型シリコン基板(半導体基板,第1の半導体基板)
25 シリコン酸化膜(第1の絶縁膜)
26 フィールド酸化膜(第2の絶縁膜)
27 第1層間絶縁膜(第2の絶縁膜)
28 インダクタ引き出し配線(インダクタ本体,第1の導電膜)
29 第2層間絶縁膜(第3の絶縁膜)
30 タングステンプラグ(インダクタ本体,第2の導電膜)
31 インダクタ渦巻き状配線(インダクタ本体,第3の導電膜)
Claims (1)
- 第1の半導体基板上に第1の絶縁膜を形成する工程と、第2の半導体基板に渦巻き状のトレンチを形成する工程と、前記第2の半導体基板および前記トレンチの表面にトレンチ被覆絶縁膜を形成する工程と、前記トレンチ被覆絶縁膜と前記第1の絶縁膜とを接触させて前記第2の半導体基板と前記第1の半導体基板とを貼り合わせる工程と、前記貼り合わせた第1および第2の半導体基板の前記第2の半導体基板側の表面から研磨を行い前記トレンチ被覆絶縁膜に達する前に研磨を終了する工程と、研磨後の前記第2の半導体基板の表面に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に第1の導電膜を前記トレンチの渦巻き状の中心端部上を通るように形成してインダクタ引き出し配線を設ける工程と、前記第2の絶縁膜と前記インダクタ引き出し配線とを覆うように第3の絶縁膜を形成する工程と、前記第3の絶縁膜を選択的にエッチングして前記トレンチの渦巻き状の中心端部上の前記インダクタ引き出し配線上にバイアホールを形成する工程と、前記バイアホールに第2の導電膜を埋め込む工程と、前記第3の絶縁膜上に第3の導電膜を前記第2の導電膜と接続され前記トレンチと対応して配置するように形成してインダクタ渦巻き状配線を設ける工程とを含むインダクタ素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30693797A JP3592505B2 (ja) | 1997-11-10 | 1997-11-10 | インダクタ素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30693797A JP3592505B2 (ja) | 1997-11-10 | 1997-11-10 | インダクタ素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11145386A JPH11145386A (ja) | 1999-05-28 |
JP3592505B2 true JP3592505B2 (ja) | 2004-11-24 |
Family
ID=17963082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30693797A Expired - Fee Related JP3592505B2 (ja) | 1997-11-10 | 1997-11-10 | インダクタ素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3592505B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE520093C2 (sv) * | 2000-12-13 | 2003-05-27 | Ericsson Telefon Ab L M | Skärmad induktor |
JP4956874B2 (ja) * | 2001-08-02 | 2012-06-20 | ソニー株式会社 | 半導体装置及び半導体の製造方法 |
FR2830683A1 (fr) * | 2001-10-10 | 2003-04-11 | St Microelectronics Sa | Realisation d'inductance et de via dans un circuit monolithique |
CN1295718C (zh) * | 2003-12-25 | 2007-01-17 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路的电感 |
JPWO2007083354A1 (ja) * | 2006-01-17 | 2009-06-11 | 富士通株式会社 | 半導体装置及びその製造方法 |
KR100954920B1 (ko) | 2007-12-17 | 2010-04-27 | 주식회사 동부하이텍 | 인덕터 구조물 |
US11501908B2 (en) * | 2016-10-04 | 2022-11-15 | Nanohenry, Inc. | Miniature inductors and related circuit components and methods of making same |
-
1997
- 1997-11-10 JP JP30693797A patent/JP3592505B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11145386A (ja) | 1999-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7531407B2 (en) | Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same | |
US8344478B2 (en) | Inductors having inductor axis parallel to substrate surface | |
JP4472340B2 (ja) | 低誘電率材料膜を用いた半導体装置およびその製造方法 | |
TW396594B (en) | High quality inductor device and its manufacturing method | |
TWI388050B (zh) | 半導體裝置的製造方法、半導體裝置以及晶圓 | |
JP2002110908A (ja) | スパイラルインダクタおよびこれを備える半導体集積回路装置の製造方法 | |
JPH09181264A (ja) | 半導体装置およびその製造方法 | |
TWI302027B (en) | A wafer level packaging structure with inductors and manufacture method thereof | |
TWI278983B (en) | A device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling | |
JP3715502B2 (ja) | 半導体装置及びその製造方法 | |
TW200919705A (en) | Stack capacitor in semiconductor device and method for fabricating the same | |
US7038294B2 (en) | Planar spiral inductor structure with patterned microelectronic structure integral thereto | |
JPH09162354A (ja) | 集積インダクタ構造およびその製造方法 | |
KR100815969B1 (ko) | 엠아이엠(mim) 캐패시터와 그의 제조방법 | |
JP3592505B2 (ja) | インダクタ素子の製造方法 | |
US20070152298A1 (en) | Inductor structure of a semiconductor device | |
JP3164025B2 (ja) | 半導体集積回路装置及びその製造方法 | |
US7338853B2 (en) | High power radio frequency integrated circuit capable of impeding parasitic current loss | |
US20100052095A1 (en) | Inductor for semiconductor device and method of fabricating the same | |
JP2003110108A (ja) | 半導体装置の製造方法及びその構造 | |
JP2001203329A (ja) | 半導体装置およびその製造方法 | |
JP3765366B2 (ja) | 平面型磁気素子一体型半導体デバイス | |
JP3954312B2 (ja) | 半導体装置の製造方法 | |
JPH1154508A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20060125046A1 (en) | Integrated inductor and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040701 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |