CN106711149A - 垂直通道结构 - Google Patents

垂直通道结构 Download PDF

Info

Publication number
CN106711149A
CN106711149A CN201510770028.8A CN201510770028A CN106711149A CN 106711149 A CN106711149 A CN 106711149A CN 201510770028 A CN201510770028 A CN 201510770028A CN 106711149 A CN106711149 A CN 106711149A
Authority
CN
China
Prior art keywords
dielectric
layer
vertical channel
dielectric layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510770028.8A
Other languages
English (en)
Other versions
CN106711149B (zh
Inventor
吴庭维
杨志祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201510770028.8A priority Critical patent/CN106711149B/zh
Publication of CN106711149A publication Critical patent/CN106711149A/zh
Application granted granted Critical
Publication of CN106711149B publication Critical patent/CN106711149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种垂直通道结构，包括基底、多个叠层结构、电荷储存结构、通道结构与介电结构。叠层结构设置于基底上。在叠层结构之间具有开口。电荷储存结构设置于开口的侧壁上。通道结构设置于电荷储存结构上与开口底部的基底上。介电结构包括第一介电层与第二介电层。第一介电层设置于通道结构上。第二介电层设置于第一介电层上，且封住开口，而在介电结构中形成孔隙。第二介电层的顶部高于第一介电层的顶部。介电结构暴露出通道结构的上部。

Description

垂直通道结构
技术领域
本发明是有关于一种通道结构，且特别是有关于一种垂直通道结构。
背景技术
随着科技日新月异，电子元件的进步增加了对更大储存能力的需要。为了满足高储存密度(high storage density)的需求，存储器元件尺寸变得更小而且集成度更高。因此，存储器元件的型态已从平面型栅极(planargate)结构的二维存储器元件(2D memory device)发展到具有垂直通道(vertical channel，VC)结构的三维存储器元件(3D memory device)。
在具有垂直通道结构的三维存储器元件的制作过程中，垂直通道孔洞(VC hole)的高深宽比(high aspect ratio)会降低介电材料填入垂直通道孔洞的能力，因此容易在填入垂直通道孔洞的介电材料中形成孔隙(void)。
在后续形成用于通道接出(channel pick up)的插塞时，用以形成插塞的导体材料常会穿过介电材料而进入到孔隙中。如此一来，将会产生不必要的电压(undesired potential)，而降低存储器元件的效能。
发明内容
本发明提供一种垂直通道结构，其可有效地防止导体材料进入介电结构的孔隙中。
本发明提出一种垂直通道结构，包括基底、多个叠层结构、电荷储存结构、通道结构与介电结构。叠层结构设置于基底上。在叠层结构之间具有开口。电荷储存结构设置于开口的侧壁上。通道结构设置于电荷储存结构上与开口底部的基底上。介电结构包括第一介电层与第二介电层。第一介电层设置于通道结构上。第二介电层设置于第一介电层上，且封住开口，而在介电结构中形成孔隙。第二介电层的顶部高于第一介电层的顶部。介电结构暴露出通道结构的上部。
依照本发明的一实施例所述，在上述的垂直通道结构中，各叠层结构包括多个第一材料层与多个第二材料层。第一材料层与第二材料层交替地叠层设置。
依照本发明的一实施例所述，在上述的垂直通道结构中，第一材料层的材料例如是第一介电材料。第二材料层的材料例如是第二介电材料或导体材料。
依照本发明的一实施例所述，在上述的垂直通道结构中，电荷储存结构例如是电荷捕捉结构。
依照本发明的一实施例所述，在上述的垂直通道结构中，电荷捕捉结构例如是氧化硅层-氮化硅层-氧化硅层(ONO)的复合层。
依照本发明的一实施例所述，在上述的垂直通道结构中，通道结构包括通道间隙壁与通道主体层。通道间隙壁设置于电荷储存结构上。通道主体层设置于通道间隙壁上与开口底部的基底上。
依照本发明的一实施例所述，在上述的垂直通道结构中，在同一道刻蚀工艺中，第一介电层的刻蚀率例如是高于第二介电层的刻蚀率。
依照本发明的一实施例所述，在上述的垂直通道结构中，第一介电层的材料例如是低温氧化物(low-temperature oxide)，且第二介电层的材料例如是高密度等离子体氧化物(HDP oxide)。
依照本发明的一实施例所述，在上述的垂直通道结构中，介电结构上方的开口例如是具有W形的轮廓。
依照本发明的一实施例所述，在上述的垂直通道结构中，更包括插塞。插塞设置于介电结构上且填满开口。
基于上述，在本发明所提出的垂直通道结构中，由于第二介电层的顶部高于第一介电层的顶部，因此可形成上部为凸状的介电结构。如此一来，在后续形成用于通道接出的插塞时，由于介电结构的凸部位于孔隙上方，所以介电结构的凸部能够保护其下方的孔隙，因此可有效地防止用以形成插塞的导体材料进入孔隙中，进而提升存储器元件的可靠度与效能。此外，由于介电结构的凸部可保护其下方的孔隙，所以能够进一步地加大介电结构上方用于形成插塞的开口，因此可有效地增加插塞与通道结构的接触面积，以提升存储器元件的效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A至图1E为本发明一实施例的垂直通道结构的制造流程剖面图。
【符号说明】
100：基底
102：叠层结构
102a、102b：材料层
104：开口
106：电荷储存结构
108：通道间隙壁
110：通道主体材料层
110a：通道主体层
112、114：介电材料层
112a、114a：介电层
116：孔隙
118：介电结构
120：插塞
122：通道结构
具体实施方式
图1A至图1E为本发明一实施例的垂直通道结构的制造流程剖面图。
请参照图1A，提供基底100。基底100例如是半导体基底，如硅基底。在基底100上已形成有多个叠层结构102。在叠层结构102之间具有开口104。各叠层结构102包括多个材料层102a与多个材料层102b。材料层102a与材料层102b交替地叠层设置。材料层102a的材料例如是第一介电材料，如氧化硅。材料层102b的材料例如是第二介电材料或导体材料，其中第一介电材料与第二介电材料例如是不同的介电材料。第二介电材料例如是氮化硅，导体材料例如是钨或掺杂多晶硅。叠层结构102的形成方法例如是利用沉积工艺在基底100上形成叠层材料层(未绘示)之后，再对叠层材料层进行图案化工艺。然而，叠层结构102的形成方法并不以此为限。此外，在对叠层材料层进行图案化工艺时，可进行过刻蚀(over-etching)工艺，以确保叠层材料层的最下层的需被移除部分确实经刻蚀移除，而定义出叠层结构102的图案。此外，在进行过刻蚀工艺时，可能会移除部分基底100。
在开口104的侧壁上形成电荷储存结构106。电荷储存结构106例如是电荷捕捉结构，如氧化硅层-氮化硅层-氧化硅层(ONO)的复合层。
在电荷储存结构106上形成通道间隙壁108。通道间隙壁108的材料例如是半导体材料，如多晶硅。
电荷储存结构106与通道间隙壁108的形成方法例如是利用沉积工艺在叠层结构102上与开口104中形成电荷储存结构层(未绘示)与通道间隙壁材料层(未绘示)之后，再对电荷储存结构层与通道间隙壁材料层进行回刻蚀(etching back)工艺。然而，电荷储存结构106与通道间隙壁108的形成方法并不以此为限。此外，在进行上述回刻蚀工艺时，可进行过刻蚀工艺，以确保能够移除位于开口104底部的电荷储存结构106，而暴露出基底100。此外，在进行过刻蚀工艺时，可能会移除部分基底100。
在通道间隙壁108上与开口104底部的基底100上形成通道主体材料层110。通道主体材料层110的材料例如是半导体材料，如多晶硅。通道主体材料层110的形成方法例如是化学气相沉积法。
请参照图1B，在通道主体材料层110上形成介电材料层112。介电材料层112的材料例如是低温氧化物。介电材料层112的形成方法例如是低压化学气相沉积法(low-pressure chemical vapor deposition，LPCVD)。
在介电材料层112上形成介电材料层114。介电材料层114封住开口104，而在介电材料层114中形成孔隙116。介电材料层114的材料例如是高密度等离子体氧化物。介电材料层114的形成方法例如是高密度等离子体化学气相沉积法(high density plasma chemical vapor deposition，HDPCVD)。此外，介电材料层112与介电材料层114具有不同的刻蚀率。举例来说，在同一道刻蚀工艺中，介电材料层112的刻蚀率例如是高于介电材料层114的刻蚀率。
请参照图1C，移除开口104以外的介电材料层112与介电材料层114。开口104以外的介电材料层112与介电材料层114的移除方法例如是利用通道主体材料层110作为终止层(stop layer)，对介电材料层112与介电材料层114进行平坦化工艺。其中，平坦化工艺例如是采用化学机械抛光法或回刻蚀法。
请参照图1D，移除部分介电材料层112与部分介电材料层114，而形成包括介电层112a与介电层114a的介电结构118。介电结构118虽然是以上述方法形成，但本发明并不以此为限。介电层114a的顶部高于介电层112a的顶部，因此可形成上部为凸状的介电结构118。介电结构118暴露出通道主体材料层110的上部。此外，介电层112a的顶部例如是高于最上层的材料层102b的顶部。此时，介电结构118上方的开口104例如是具有W形的轮廓。
部分介电材料层112与部分介电材料层114的移除方法例如是对部分介电材料层112与部分介电材料层114进行湿法刻蚀工艺。在此湿法刻蚀工艺中，由于介电材料层112的刻蚀率高于介电材料层114的刻蚀率，所以可使得介电层114a的顶部高于介电层112a的顶部，因此可形成上部为凸状的介电结构118。湿法刻蚀工艺例如是两阶段式湿法刻蚀工艺。在第一刻蚀阶段中，是在25℃下用HF/H2O(50∶1)的刻蚀液进行260秒的刻蚀工艺。在第二刻蚀阶段中，是在25℃下用HF/H2O(200∶1)的刻蚀液进行80秒的刻蚀工艺。
请参照图1E，在介电结构118上形成填满开口104的插塞120，可用于通道接出。插塞120的材料例如是导体材料，如掺杂多晶硅。举例来说，插塞120的形成方法可包括下列步骤。通过沉积工艺形成填满开口104的插塞材料层(未绘示)。利用最上层的材料层102a作为终止层，对插塞材料层进行平坦化工艺，以移除开口104以外的插塞材料层，而形成插塞120。其中，平坦化工艺例如是采用化学机械抛光法。此外，上述平坦化工艺中，可一并移除开口104以外的通道主体材料层110，而形成通道主体层110a，其中通道主体层110a与通道间隙壁108可形成通道结构122。通道结构122虽然是以上述方法形成，但本发明并不以此为限。
基于上述实施例可知，在上述垂直通道结构中，由于介电层114a的顶部高于介电层112a的顶部，因此可形成上部为凸状的介电结构118。如此一来，在后续形成用于通道接出的插塞120时，由于介电结构118的凸部位于孔隙116上方，所以介电结构118的凸部能够保护其下方的孔隙116，因此可有效地防止用以形成插塞120的导体材料进入孔隙116中，进而提升存储器元件的可靠度与效能。此外，由于介电结构118的凸部可保护其下方的孔隙116，所以能够进一步地加大介电结构118上方用于形成插塞120的开口104，因此可有效地增加插塞120与通道结构118的接触面积，以提升存储器元件的效能。
以下，通过图1E来说明本实施例的垂直通道结构。
请参照图1E，垂直通道结构包括基底100、多个叠层结构102、电荷储存结构106、通道结构122与介电结构118。叠层结构102设置于基底100上。在叠层结构102之间具有开口104。叠层结构102包括交替地叠层设置的多个材料层102a与多个材料层102b。电荷储存结构106设置于开口104的侧壁上。通道结构122设置于电荷储存结构106上与开口104底部的基底100上。通道结构122包括通道间隙壁108与通道主体层110a。通道间隙壁108设置于电荷储存结构106上。通道主体层110a设置于通道间隙壁108上与开口104底部的基底100上。介电结构118包括介电层112a与介电层114a。介电层112a设置于通道结构122上。介电层114a设置于介电层112a上，且封住开口104，而在介电结构118中形成孔隙116。介电层114a的顶部高于介电层112a的顶部，而使得介电结构118的上部为凸状。介电结构118上方的开口104例如是具有W形的轮廓。介电结构118暴露出通道结构122的上部。垂直通道结构更包括插塞120。插塞120设置于介电结构118上且填满开口104。此外，垂直通道结构中各构件的材料、设置方式、形成方法与功效已于上述图1A至图1E的制造方法中进行详尽地说明，故于此不再赘述。
综上所述，在上述实施例的垂直通道结构中，由于介电层114a的顶部高于介电层112a的顶部，因此可形成上部为凸状的介电结构118，藉此可有效地防止用以形成插塞120的导体材料进入孔隙116中，进而提升存储器元件的可靠度与效能。此外，由于介电结构118的凸部可保护其下方的孔隙116，因此可增加插塞120与通道结构122的接触面积，以提升存储器元件的效能。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种垂直通道结构，包括：
一基底；
多个叠层结构，设置于该基底上，其中在这些叠层结构之间具有一开口；
一电荷储存结构，设置于该开口的侧壁上；
一通道结构，设置于该电荷储存结构上与该开口底部的该基底上；以及
一介电结构，包括：
一第一介电层，设置于该通道结构上；以及
一第二介电层，设置于该第一介电层上，且封住该开口，而在该介电结构中形成一孔隙，其中该第二介电层的顶部高于该第一介电层的顶部，且该介电结构暴露出该通道结构的上部。
2.根据权利要求1所述的垂直通道结构，其中各该叠层结构包括多个第一材料层与多个第二材料层，且这些第一材料层与这些第二材料层交替地叠层设置。
3.根据权利要求2所述的垂直通道结构，其中这些第一材料层的材料包括第一介电材料，且这些第二材料层的材料包括第二介电材料或导体材料。
4.根据权利要求1所述的垂直通道结构，其中该电荷储存结构包括一电荷捕捉结构。
5.根据权利要求4所述的垂直通道结构，其中该电荷捕捉结构包括氧化硅层-氮化硅层-氧化硅层的复合层。
6.根据权利要求1所述的垂直通道结构，其中该通道结构包括：
一通道间隙壁，设置于该电荷储存结构上；以及
一通道主体层，设置于该通道间隙壁上与该开口底部的该基底上。
7.根据权利要求1所述的垂直通道结构，其中在同一道刻蚀工艺中，该第一介电层的刻蚀率高于该第二介电层的刻蚀率。
8.根据权利要求1所述的垂直通道结构，其中该第一介电层的材料包括低温氧化物，且该第二介电层的材料包括高密度等离子体氧化物。
9.根据权利要求1所述的垂直通道结构，其中该介电结构上方的该开口具有W形的轮廓。
10.根据权利要求1所述的垂直通道结构，更包括一插塞，设置于该介电结构上且填满该开口。
CN201510770028.8A 2015-11-12 2015-11-12 垂直通道结构 Active CN106711149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510770028.8A CN106711149B (zh) 2015-11-12 2015-11-12 垂直通道结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510770028.8A CN106711149B (zh) 2015-11-12 2015-11-12 垂直通道结构

Publications (2)

Publication Number Publication Date
CN106711149A true CN106711149A (zh) 2017-05-24
CN106711149B CN106711149B (zh) 2019-07-12

Family

ID=58930005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510770028.8A Active CN106711149B (zh) 2015-11-12 2015-11-12 垂直通道结构

Country Status (1)

Country Link
CN (1) CN106711149B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591408A (zh) * 2017-08-23 2018-01-16 长江存储科技有限责任公司 一种3d nand闪存结构及其制作方法
CN107731830A (zh) * 2017-08-29 2018-02-23 长江存储科技有限责任公司 一种提高深度一致性的多晶硅插塞形成方法
CN110164866A (zh) * 2018-02-12 2019-08-23 爱思开海力士有限公司 半导体器件及其制造方法
CN111354734A (zh) * 2018-12-24 2020-06-30 旺宏电子股份有限公司 立体存储器元件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146206A1 (en) * 2007-11-30 2009-06-11 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device and method of manufacturing the same
US20120068242A1 (en) * 2010-09-16 2012-03-22 Seung-Mok Shin Semiconductor devices and methods of fabricating the same
US20140001544A1 (en) * 2012-07-02 2014-01-02 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146206A1 (en) * 2007-11-30 2009-06-11 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device and method of manufacturing the same
US20120068242A1 (en) * 2010-09-16 2012-03-22 Seung-Mok Shin Semiconductor devices and methods of fabricating the same
US20140001544A1 (en) * 2012-07-02 2014-01-02 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591408A (zh) * 2017-08-23 2018-01-16 长江存储科技有限责任公司 一种3d nand闪存结构及其制作方法
CN107591408B (zh) * 2017-08-23 2018-12-14 长江存储科技有限责任公司 一种3d nand闪存结构及其制作方法
CN107731830A (zh) * 2017-08-29 2018-02-23 长江存储科技有限责任公司 一种提高深度一致性的多晶硅插塞形成方法
CN107731830B (zh) * 2017-08-29 2019-02-22 长江存储科技有限责任公司 一种提高深度一致性的多晶硅插塞形成方法
CN110164866A (zh) * 2018-02-12 2019-08-23 爱思开海力士有限公司 半导体器件及其制造方法
CN111354734A (zh) * 2018-12-24 2020-06-30 旺宏电子股份有限公司 立体存储器元件及其制作方法
CN111354734B (zh) * 2018-12-24 2022-12-06 旺宏电子股份有限公司 立体存储器元件及其制作方法

Also Published As

Publication number Publication date
CN106711149B (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
US9646975B2 (en) Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure
EP3271944B1 (en) Honeycomb cell structure three-dimensional non-volatile memory device
CN107810552B (zh) 使用含有牺牲填充材料的腔制造的多级存储器堆叠体结构
US9576966B1 (en) Cobalt-containing conductive layers for control gate electrodes in a memory structure
CN110112134A (zh) 3d nand存储器及其形成方法
US9305844B2 (en) Method of making a semiconductor device
US9543319B1 (en) Vertical channel structure
US20200303398A1 (en) Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same
CN107046037A (zh) 垂直存储器件及其制造方法
CN108987272A (zh) 包括绝缘层的半导体器件及其形成方法
CN110114877A (zh) 三维存储器件及其制作方法
CN107195633A (zh) 半导体存储装置及其制造方法
CN109904165B (zh) 三维存储器的制造方法及三维存储器
CN106711149A (zh) 垂直通道结构
CN109411472A (zh) 动态随机存取存储器及其制造方法
TWI572019B (zh) 垂直通道結構
KR20220079599A (ko) 3차원 메모리 및 3차원 로직을 갖는 소자 및 형성 방법
TWI564996B (zh) 半導體裝置及其製造方法
US20200020711A1 (en) Memory device and method of fabricating the same
CN104617096A (zh) 硅埋入式数位线存取装置及其形成方法
CN108470736B (zh) 三维闪存以及三维闪存沟道孔的非晶硅盖的形成方法
TWI466239B (zh) 堆疊電容結構及其製作方法
US11991882B2 (en) Method for fabricating memory device
CN112951840B (zh) 一种三维存储器及其制备方法
CN106206585B (zh) 自对准埋入式字线隔离结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant