CN108470736B - 三维闪存以及三维闪存沟道孔的非晶硅盖的形成方法 - Google Patents

Abstract

本发明提供三维闪存以及该三维闪存沟道孔的非晶硅盖的形成方法。在形成非晶硅盖时包括以下步骤：在沟道孔内形成沟道氧化物；去除顶部的沟道氧化物、电荷阻挡层、以及隧道绝缘层后，在顶部沉积覆盖沟道氧化物、电荷阻挡层、隧道绝缘层、电荷陷阱层以及掩模层顶部的非晶硅作为第二非晶硅层，使得该第二非晶硅层与第一非晶硅层相连；将第二非晶硅层中的电荷陷阱层去除并用非晶硅填充；去除第二非晶硅层，使掩模层露出。

Description

三维闪存以及三维闪存沟道孔的非晶硅盖的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种三维闪存(下文有时称为3D闪存)以及该3D闪存的沟道孔的非晶硅盖的形成方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。

3D闪存的存储单元包括交替沉积的导电层和层间绝缘层以及穿通导电层和层间绝缘层的垂直沟道孔(下文简称为沟道孔)。沟道孔中通过PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD等工艺形成有电荷存储层。电荷存储层包括隧道绝缘层、电荷陷阱层以及电荷阻挡层。隧道绝缘层起电荷F-N隧穿的能量势垒层的作用，可以由氧化硅形成。电荷陷阱层可以是能够捕获电荷的氮化物层。电荷阻挡层起防止储存在电荷陷阱层中的电荷移动到栅极的作用，可以由氧化硅形成。以下将由隧道绝缘层、电荷陷阱层以及电荷阻挡层构成的电荷存储层简称为ONO层。

在沟道孔中形成ONO层之后，还需要形成非晶硅层、沟道氧化物以及非晶硅盖来与BEOL等控制线相连。

图1(A)至图1(C)示出通常的3D闪存的沟道孔中的非晶硅盖的形成方法。如图1(A)所示，在沟道孔CH的外侧沿层叠方向形成有NO层叠体501，该NO层叠体501由导电层(例如氧化硅)502和层间绝缘层(例如氮化硅)503交替层叠形成，根据垂直方向所需形成的存储单元的个数来确定层叠结构的层数，层叠结构的层数例如可以为8层、32层、64层等，层叠结构的层数越多，越能提高集成度。其中一层氮化硅层503与其上相邻的氧化硅层502为层叠结构的一层结构。

沟道孔CH内侧形成有电荷存储层(ONO层)3，该电荷存储层3包括隧道绝缘层301、电荷陷阱层302以及电荷阻挡层303。

在形成非晶硅盖202时，先在顶部设置掩模层HM，以保护下方的氧化硅层502。然后，例如通过CVD(化学气相沉积)在沟道孔CH内侧形成非晶硅层201。之后，例如通过ALD(原子层沉积)在沟道孔CH中形成沟道氧化物4。

如图1(B)所示，在形成沟道氧化物4之后，将顶部的一部分沟道氧化物4去除，然后如图1(C)所示，在顶部再次沉积非晶硅，从而形成非晶硅盖202。

图2是表示该3D闪存的沟道孔的连接状态的示意图。如图2所示，非晶硅盖202经由通孔电极V0来与外部的控制线、例如BEOL线相连。

发明内容

发明所要解决的技术问题

图3是表示现有的3D闪存的沟道孔的结构的俯视图。如图2和图3所示，由于沟道孔CH的顶部存在ONO层3，使得非晶硅盖202的顶部尺寸受到限制，即，只能在图2中虚线所示的横向范围内设置非晶硅盖202。这会导致电阻(接触电阻)升高。而且，通孔电极V0的布线位置及布线余量也受到限制。这在通孔电极V0连接到双图案化结构的位线时尤为显著。

本发明为了解决上述问题而完成，其目的在于提供一种三维闪存以及该三维闪存沟道孔的非晶硅盖的形成方法，能够增大非晶硅盖的顶部尺寸。

解决技术问题所采用的技术手段

根据本发明的三维闪存沟道孔的非晶硅盖的形成方法，所述沟道孔的外侧顶部设置有掩模层，所述沟道孔的内侧从壁部向轴心依次形成有电荷阻挡层、电荷陷阱层、隧道绝缘层以及第一非晶硅层，该非晶硅盖的形成方法的特征在于，包括以下步骤：

在所述沟道孔内形成沟道氧化物；

去除顶部的所述沟道氧化物、所述电荷阻挡层、以及所述隧道绝缘层后，在顶部沉积覆盖所述沟道氧化物、所述电荷阻挡层、所述隧道绝缘层、所述电荷陷阱层以及所述掩模层顶部的非晶硅作为第二非晶硅层，使得该第二非晶硅层与所述第一非晶硅层相连；

将第二非晶硅层中的电荷陷阱层去除并用非晶硅填充；

去除所述第二非晶硅层，使所述掩模层露出。

在本发明的至少一个实施例中，将所述第二非晶硅层中的所述电荷陷阱层去除并用非晶硅填充包括：去除所述第二非晶硅层的顶部，使得所述电荷陷阱层露出；将所述电荷陷阱层的顶部去除；在顶部沉积非晶硅，以将去除了所述电荷陷阱层后的凹部填满。

在本发明的至少一个实施例中，通过原子层沉积形成所述沟道氧化物。

在本发明的至少一个实施例中，在沉积所述第二非晶硅层前，还将顶部的所述电荷陷阱层以及所述掩模层去除。

在本发明的至少一个实施例中，通过湿法刻蚀来去除顶部的所述沟道氧化物、所述电荷阻挡层、所述隧道绝缘层、所述电荷陷阱层以及所述掩模层。

在本发明的至少一个实施例中，采用氢氟酸为刻蚀液去除顶部的所述沟道氧化物、所述电荷阻挡层、以及所述隧道绝缘层。

在本发明的至少一个实施例中，在去除顶部的所述沟道氧化物、所述电荷阻挡层、以及所述隧道绝缘层时，所述电荷陷阱层与所述掩模层的刻蚀厚度不同。

在本发明的至少一个实施例中，所述电荷陷阱层的刻蚀厚度小于所述掩模层的刻蚀厚度。

在本发明的至少一个实施例中，通过化学机械抛光来去除所述第二非晶硅层的顶部。

在本发明的至少一个实施例中，在去除电荷陷阱层的步骤中，进行刻蚀，使得所述电荷陷阱层与所述隧道绝缘层的高度相同。

在本发明的至少一个实施例中，在去除电荷陷阱层的步骤中，通过干法刻蚀来去除所述电荷陷阱层的顶部。

在本发明的至少一个实施例中，所述非晶硅盖由不掺杂的非晶硅构成。

在本发明的至少一个实施例中，还包括使所述非晶硅盖转变为多晶硅盖的步骤。

在本发明的至少一个实施例中，还包括对所述多晶硅盖注入磷和硼的步骤。

在本发明的至少一个实施例中，所述非晶硅盖通过通孔电极连接到控制线路。

根据本发明的三维闪存，包括至少一个存储单元，所述存储单元具有沟道孔，所述沟道孔的外侧沿着该沟道孔的轴向交替层叠有多个导电层以及层间绝缘层，所述沟道孔的内侧从壁部向轴心依次形成有电荷阻挡层、电荷陷阱层、隧道绝缘层、多晶硅层以及沟道氧化物，且在顶部形成有多晶硅盖，其特征在于，

所述沟道孔的顶部被所述多晶硅盖填满。

在本发明的至少一个实施例中，所述电荷陷阱层与所述隧道绝缘层的高度相同。

在本发明的至少一个实施例中，所述多晶硅盖中注入有磷和硼。

发明效果

通过采用本发明的非晶硅盖形成方法，能够将沟道孔顶部的隧道绝缘层、电荷陷阱层、以及电荷阻挡层去除，从而能在沟道孔的整个顶部形成非晶硅盖。因此，能够增大非晶硅盖的横向尺寸，从而降低接触电阻。由于非晶硅盖的横向尺寸得到提高，因此通孔电极的布局余量也相应提高。

此外，通过控制对沟道氧化物、隧道绝缘层、以及电荷阻挡层、掩模层以及电荷陷阱层的刻蚀厚度，能够精确地控制非晶硅盖的分布。

而且，通过采用上述形成方法，能够节省浸入式干法刻蚀光罩，从而节省掩模层的沉积和剥离步骤。其结果，能够缩短处理周期，降低非晶硅盖横向扩展的成本。

利用上述形成方法或的三维闪存中，由于沟道孔的顶部被多晶硅盖(层)填满，因此具有较低的接触电阻和优异的布局性能。

附图说明

图1(A)～图1(C)是表示现有的3D闪存的沟道孔中的非晶硅盖的形成方法的工艺流程图。

图2是表示现有的3D闪存的沟道孔的连接状态的示意图。

图3是表示现有的3D闪存的沟道孔的结构的俯视图。

图4是表示本发明实施方式1的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图5是表示本发明实施方式1的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图6是表示本发明实施方式1的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图7是表示本发明实施方式1的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图8是表示本发明实施方式1的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图9是表示本发明实施方式1的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图10是表示本发明实施方式1的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图11是表示本发明实施方式1的非晶硅盖的尺寸的示意图。

图12是表示本发明实施方式2的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图13是表示本发明实施方式2的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图14是表示本发明实施方式2的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图15是表示本发明实施方式2的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图16是表示本发明实施方式2的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

图17是表示本发明实施方式2的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

具体实施方式

下面，基于附图对本发明的三维闪存以及该三维闪存沟道孔的非晶硅盖的形成方法进行说明，在各图中对相同或相当部件、部位标注相同标号来进行说明。

在详述本发明实施例时，所述示意图只是示例，其在此不应限制本发明保护的范围。

实施方式1

图4至图10是表示本发明实施方式的三维闪存沟道孔的非晶硅盖的形成方法的工艺流程图。

如图4所示，在前道工序中，利用已知的工艺形成了基本的存储单元结构。具体而言，在沟道孔CH的外侧沿着层叠方向(沟道孔CH的轴向)交替层叠有氮化硅层503以及氧化硅层502。在沟道孔CH的外侧顶部设置有掩模层HM，以保护下方的氧化硅层502在后续工艺中不被破坏。沟道孔CH的内侧从壁部向轴心依次形成有电荷阻挡层303、电荷陷阱层302、隧道绝缘层301、以及非晶硅层201。

隧道绝缘层301例如可以由氧化硅形成。电荷陷阱层302例如可以是能够捕获电荷的氮化物层。电荷阻挡层303例如可以由氧化硅形成。

以上结构均采用现有的工艺制程，这里不再赘述。

本实施方式的非晶硅盖的形成方法包括以下步骤：

(1)在沟道孔内形成沟道氧化物；

(2)去除顶部的沟道氧化物、电荷阻挡层、以及隧道绝缘层；

(3)在顶部沉积非晶硅作为第二非晶硅层，使得该第二非晶硅层与第一非晶硅层相连，并且覆盖沟道氧化物、电荷阻挡层、隧道绝缘层、电荷陷阱层以及掩模层的顶部；

(4)将第二非晶硅层中的电荷陷阱层去除并用非晶硅填充

(5)去除第二非晶硅层的顶部，使掩模层露出。

具体而言，如图4所示，例如通过ALD(原子层沉积)工艺在沟道孔CH中沉积沟道氧化物4，以将沟道孔CH填满。沟道氧化物4与非晶硅层201(第一非晶硅层)接触。沟道氧化物4的材料例如可以是二氧化硅等。

然后，如图5所示，对沟道孔CH的顶部进行刻蚀，将顶部的沟道氧化物4、隧道绝缘层301、以及电荷阻挡层303去除。本实施方式中，作为去除方法，例如可以采用湿法刻蚀。作为刻蚀液，例如可以使用氢氟酸等。由于氢氟酸对氮化硅也具有一定的刻蚀作用，因此在将沟道氧化物4、隧道绝缘层301、以及电荷阻挡层303去除的同时，也会去除一部分掩模层HM以及电荷陷阱层302。因此如图5所示，掩模层HM以及电荷陷阱层302的一部分被去除，但刻蚀厚度小于沟道氧化物4、隧道绝缘层301、以及电荷阻挡层303。此外，电荷阻挡层303的刻蚀量不宜过大，优选为电荷阻挡层303刻蚀后的高度不低于掩模层HM下方的氧化硅层502。否则，刻蚀液会对该氧化硅层502产生横向刻蚀，从而影响存储器的性能。

而且，由于电荷陷阱层302的水平方向上的宽度通常小于掩模层HM，因此，在与刻蚀液接触时，电荷陷阱层302与刻蚀液的接触面积小于掩模层HM与刻蚀液的接触面积，因而电荷陷阱层302的刻蚀速率低于掩模层HM。其结果，电荷陷阱层302的刻蚀量少于掩模层HM，即，电荷陷阱层302的刻蚀厚度小于掩模层HM的刻蚀厚度。

接着，如图6所示，对沟道孔CH的顶部沉积非晶硅，将顶部填满。沉积后的非晶硅层201将沟道氧化物4、隧道绝缘层301、以及电荷阻挡层303、掩模层HM以及电荷陷阱层302的顶部覆盖。这里，非晶硅例如可以通过CVD(化学气相沉积)来形成。该步骤中沉积的非晶硅将作为后述的非晶硅盖202。

接着，将作为非晶硅盖202部分的非晶硅层201中的电荷陷阱层302去除并用非晶硅填充。

具体而言，例如可以如图7所示，通过例如CMP(化学机械抛光)将非晶硅层201的顶部去除，使得电荷陷阱层302的顶部露出。

然后，如图8所示，将电荷陷阱层302的顶部去除。这里，电荷陷阱层302优选通过干法刻蚀来去除。优选使用对多晶选择比相对较高的刻蚀气体例如HF气体等。此外，优选使刻蚀后的电荷陷阱层302的高度与隧道绝缘层301的高度相同。

接着，如图9所示，再次对沟道孔CH顶部沉积非晶硅，以将图8中电荷陷阱层302被刻蚀后形成的凹部填满。此处，非晶硅的沉积方法与图6中相同即可。

图7至图9所示的步骤仅仅是一个示例，只要能将非晶硅盖202中的电荷陷阱层302部分去除即可，可以采用任意工艺或者工艺的组合。

最后，如图10所示，通过例如CMP(化学机械抛光)将非晶硅层201的顶部去除，以使掩模层HM露出，便于在后续工艺中将该掩模层HM去除。CMP处理后的顶部非晶硅即成为非晶硅盖202。

图11是表示本发明实施方式的非晶硅盖202的尺寸的示意图。如图11所示，通过采用本发明的非晶硅盖形成方法，能够将沟道孔CH顶部的隧道绝缘层301、电荷陷阱层302、以及电荷阻挡层303去除，从而能在沟道孔CH的整个顶部形成非晶硅盖202。因此，与采用现有工艺制程的图2相比，能够增大非晶硅盖202的横向尺寸(虚线所示)，从而降低接触电阻。由于非晶硅盖202的横向尺寸得到提高，因此通孔电极V0的布局余量也相应提高。若按照通常的工艺设计参数，则每侧能增加25～35nm左右的空间。

此外，通过控制对沟道氧化物4、隧道绝缘层301、以及电荷阻挡层303、掩模层HM以及电荷陷阱层302的刻蚀厚度，能够精确地控制非晶硅盖202的分布。

而且，通过采用上述形成方法，能使用不同的刻蚀方法来将需要去除的薄膜去除，而无需采用光刻加刻蚀的方法，因而能够节省浸入式干法刻蚀光罩，从而节省掩模层的沉积和剥离步骤。其结果，能够缩短处理周期，降低非晶硅盖横向扩展的成本。

以上示出了本实施方式的非晶硅盖的形成方法，但在实际制造过程中，会利用后续工艺、例如加热退火等使非晶硅层201和非晶硅盖的202中的非晶硅转变为多晶硅，以获得最终产品。因此，作为利用本实施方式的非晶硅盖的形成方法所获得的产品，具有沟道孔的顶部被多晶硅盖(层)填满的特征，从而具有较低的电阻以及优异的布局特性。

实施方式2

在图5中，例如使用氢氟酸进行湿法刻蚀，从而在将沟道氧化物4、隧道绝缘层301、以及电荷阻挡层303去除的同时，也会除一部分掩模层HM以及电荷陷阱层302。但本发明并不限于此，也可以分开进行刻蚀，例如先对沟道氧化物4、隧道绝缘层301、以及电荷阻挡层303进行刻蚀，再对掩模层HM以及电荷陷阱层302进行刻蚀。或者，也可以仅对沟道氧化物4、隧道绝缘层301、以及电荷阻挡层303进行刻蚀。

图13至图17示出该情况下的工艺流程图。

具体而言，首先，如图4所示，例如通过ALD(原子层沉积)工艺在沟道孔CH中沉积沟道氧化物4，以将沟道孔CH填满。沟道氧化物4与非晶硅层201(第一非晶硅层)接触。

然后如图12所示，对沟道孔CH的顶部进行刻蚀，仅将顶部的沟道氧化物4、隧道绝缘层301、以及电荷阻挡层303去除。去除方法可以采用公知干法刻蚀或者湿法刻蚀工艺。

接着，如图13所示，对沟道孔CH的顶部沉积非晶硅，将顶部填满。沉积后的非晶硅层201将沟道氧化物4、隧道绝缘层301、以及电荷阻挡层303、掩模层HM以及电荷陷阱层302的顶部覆盖。非晶硅例如可以通过CVD(化学气相沉积)来形成。该步骤中沉积的非晶硅将作为后述的非晶硅盖202。

接着，如图14所示，通过例如CMP(化学机械抛光)将非晶硅层201的顶部去除，使得电荷陷阱层302以及掩模层HM的顶部露出。

然后，如图15所示，将电荷陷阱层302的顶部去除。电荷陷阱层302优选通过干法刻蚀来去除。优选使用对多晶选择比相对较高的刻蚀气体，例如HF气体等。此外，优选使刻蚀后的电荷陷阱层302的高度与隧道绝缘层301的高度相同。

接着，如图16所示，再次对沟道孔CH顶部沉积非晶硅，以将图15中电荷陷阱层302被刻蚀后形成的凹部填满。此处，非晶硅的沉积方法与图13中相同即可。

最后，如图17所示，通过例如CMP(化学机械抛光)将非晶硅层201的顶部去除，以使掩模层HM露出，便于在后续工艺中将该掩模层HM去除。CMP处理后的顶部非晶硅即成为非晶硅盖202。由此，也能扩大非晶硅盖202在顶部的横向尺寸。

另外，如上所述，在后续工艺中，例如通过加热退火等使非晶硅层201以及非晶硅盖的202中的非晶硅转变为多晶硅。此时，可以进一步对多晶硅盖注入磷和硼，以提升其导电性，来与金属线导通。

此外，本发明也不限于通过CMP处理去除非晶硅层201的顶部，也可以通过湿法刻蚀、干法刻蚀等其它工艺来进行去除。

以上详细描述了本发明的优选实施方式。但应当理解为本发明在不脱离其广义精神和范围的情况下可以采用各种实施方式及变形。本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本领域技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应属于由本发明的权利要求书所确定的保护范围内。

标号说明

CH沟道孔

3电荷存储层

301隧道绝缘层

302电荷陷阱层

303电荷阻挡层

4沟道氧化物

501NO层叠体

502氧化硅层

503氮化硅层

201非晶硅层

202非晶硅盖

HM掩模层

V0通孔电极

Claims (9)

1.一种三维闪存沟道孔的非晶硅盖的形成方法，所述沟道孔的外侧顶部设置有掩模层，所述沟道孔的内侧从壁部向轴心依次形成有电荷阻挡层、电荷陷阱层、隧道绝缘层以及第一非晶硅层，该非晶硅盖的形成方法的特征在于，包括以下步骤：

在所述沟道孔内形成沟道氧化物；

通过湿法刻蚀同时去除顶部的所述沟道氧化物、所述电荷阻挡层、所述隧道绝缘层、所述电荷陷阱层以及所述掩模层，其中所述电荷陷阱层的刻蚀厚度小于所述掩模层的刻蚀厚度，然后在顶部沉积覆盖所述沟道氧化物、所述电荷阻挡层、所述隧道绝缘层、所述电荷陷阱层以及所述掩模层顶部的非晶硅作为第二非晶硅层，使得该第二非晶硅层与所述第一非晶硅层相连；

利用干法刻蚀将所述第二非晶硅层中的所述电荷陷阱层去除，使得所述电荷陷阱层与所述隧道绝缘层的高度相同，然后用非晶硅填充；

去除所述第二非晶硅层，使所述掩模层露出。

2.如权利要求1所述的三维闪存沟道孔的非晶硅盖的形成方法，其特征在于，将所述第二非晶硅层中的所述电荷陷阱层去除并用非晶硅填充包括：

去除所述第二非晶硅层的顶部，使得所述电荷陷阱层露出；

将所述电荷陷阱层的顶部去除；

在顶部沉积非晶硅，以将去除了所述电荷陷阱层后的凹部填满。

3.如权利要求1所述的三维闪存沟道孔的非晶硅盖的形成方法，其特征在于，

通过原子层沉积形成所述沟道氧化物。

4.如权利要求1所述的三维闪存沟道孔的非晶硅盖的形成方法，其特征在于，

采用氢氟酸作为刻蚀液去除顶部的所述沟道氧化物、所述电荷阻挡层、以及所述隧道绝缘层。

5.如权利要求1所述的三维闪存沟道孔的非晶硅盖的形成方法，其特征在于，

通过化学机械抛光来去除所述第二非晶硅层的顶部。

6.如权利要求1所述的三维闪存沟道孔的非晶硅盖的形成方法，其特征在于，

所述非晶硅盖由不掺杂的非晶硅构成。

7.如权利要求1所述的三维闪存沟道孔的非晶硅盖的形成方法，其特征在于，

还包括使所述非晶硅盖转变为多晶硅盖的步骤。

8.如权利要求7所述的三维闪存沟道孔的非晶硅盖的形成方法，其特征在于，

还包括对所述多晶硅盖注入磷和硼的步骤。

9.如权利要求1所述的三维闪存沟道孔的非晶硅盖的形成方法，其特征在于，

所述非晶硅盖通过通孔电极连接到控制线路。