CN103426824B - 制造非易失性存储器件的方法 - Google Patents
制造非易失性存储器件的方法 Download PDFInfo
- Publication number
- CN103426824B CN103426824B CN201210548483.XA CN201210548483A CN103426824B CN 103426824 B CN103426824 B CN 103426824B CN 201210548483 A CN201210548483 A CN 201210548483A CN 103426824 B CN103426824 B CN 103426824B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- insulating layer
- sacrifice
- interlevel dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000010276 construction Methods 0.000 claims abstract description 21
- 230000015654 memory Effects 0.000 claims description 38
- 230000004888 barrier function Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 169
- 239000000463 material Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 230000005611 electricity Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种制造非易失性存储器件的方法，所述方法包括以下步骤：形成具有多个层间电介质层和多个牺牲层的层叠结构，其中，层间电介质层和牺牲层交替地层叠在衬底之上；通过选择性地刻蚀层叠结构来形成暴露出衬底的一部分的第一孔；在第一孔中形成第一绝缘层；通过选择性地刻蚀第一绝缘层来形成暴露出衬底的一部分的第二孔；以及在第二孔中形成沟道层。
Description
相关申请的交叉引用
本申请要求2012年5月15日提交的申请号为10-2012-0051567的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种制造非易失性存储器件的方法，更具体而言，涉及一种制造包括垂直层叠在衬底之上的多个存储器单元的非易失性存储器件的方法。
背景技术
非易失性存储器件是即使在切断电源的情况下也能维持储存在其中的数据的存储器件。目前，广泛地使用了各种非易失性存储器件，例如NAND快闪存储器件等。
近来，随着具有2D结构的非易失性存储器件（其中存储器单元在半导体衬底之上形成为单层）的集成度接近极限，提出了具有3D结构的非易失性存储器件（其中多个存储器单元垂直层叠在硅衬底之上）。
可以通过以下一系列步骤来制造3D非易失性存储器件：在衬底之上交替地层叠多个层间电介质层和多个牺牲层；选择性地刻蚀层叠结构以形成穿通层叠结构的沟道孔；在沟道孔中形成存储器层和沟道；以及用栅电极层来替换牺牲层。替代地，可以通过以下一系列步骤来制造3D非易失性存储器件：在衬底之上交替地层叠多个层间电介质层和多个栅电极层；选择性地刻蚀层叠结构以形成穿通层叠结构的沟道孔；以及在沟道孔中形成存储器层和沟道。此时，一个栅电极层和与所述栅电极层接触的存储器层和沟道形成单位存储器单元。
这里，沟道孔无论高度如何都可以具有恒定的直径。换言之，沟道孔的侧壁可以具有垂直轮廓。这是因为沟道孔必须具有恒定的直径以一致地保证存储器单元的特性。
然而，在对层间电介质层和牺牲层的层叠结构或层间电介质层和栅电极层的层叠结构进行刻蚀以形成沟道孔时，可能难以形成具有垂直轮廓的沟道孔。这是因为层间电介质层和牺牲层或者层间电介质层和栅电极层是由刻蚀速率彼此不同的材料形成的。随着层叠结构的高度增加以改善器件的集成度，这个问题可能变得更加严重。
发明内容
本发明的一个实施例针对一种制造非易失性存储器件的方法，所述方法能够经由工艺改进来一致地保证多个存储器单元的特性。
根据本发明的一个实施例，一种制造非易失性存储器件的方法包括以下步骤：形成多个层间电介质层和多个牺牲层交替地层叠在衬底之上的层叠结构；通过选择性地刻蚀层叠结构来形成暴露出衬底的第一孔；在第一孔中形成第一绝缘层；通过选择性地刻蚀第一绝缘层来形成暴露出衬底的第二孔；在第二孔中形成沟道层；形成缝隙以暴露出层叠结构中的多个牺牲层；去除暴露出的牺牲层；通过将去除牺牲层而暴露出的第一绝缘层去除直到暴露出第二孔的侧壁来形成凹槽；以及形成掩埋在凹槽中并与沟道层接触的栅电极层，存储器层插入在栅电极层与沟道层之间。
根据本发明的另一个实施例，一种制造非易失性存储器件的方法包括以下步骤：形成多个层间电介质层和多个牺牲层交替地层叠在衬底之上的层叠结构，其中，牺牲层的厚度由下到上减小；通过选择性地刻蚀层叠结构来形成第一孔，所述第一孔暴露出衬底并且具有由下到上增大的直径；在第一孔中形成第一绝缘层；通过选择性地刻蚀第一绝缘层来形成第二孔，所述第二孔暴露出衬底并具有比第一孔更小的侧壁斜率；在第二孔中形成沟道层；形成缝隙以暴露出层叠结构中的多个牺牲层；去除暴露出的牺牲层；通过将去除牺牲层而暴露出的第一绝缘层和层间电介质层去除直到暴露出第二孔的侧壁来形成凹槽；以及形成掩埋在凹槽中并与沟道层接触的栅电极层，存储器层插入在栅电极层与沟道层之间。
根据本发明的另一个实施例，一种制造非易失性存储器件的方法包括以下步骤：形成具有多个层间电介质层和多个牺牲层的层叠结构，其中，层间电介质层和牺牲层交替地层叠在衬底之上；通过选择性地刻蚀层叠结构来形成暴露出衬底的第一孔；在第一孔中形成第一绝缘层；通过选择性地刻蚀第一绝缘层来形成暴露出衬底的第二孔；以及在第二孔中形成沟道层。
附图说明
图1至图7是说明根据本发明的一个实施例的制造非易失性存储器件的方法的截面图。
图8是在图2和图4所示的工艺期间使用的掩模图案的平面图。
图9至图11是说明根据本发明的另一个实施例的制造非易失性存储器件的方法的截面图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以用不同的方式实施，而不应解释为局限于本发明所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图与实施例中表示相似的部分。
附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。
在下文中，参见图1至图8，将描述根据本发明的一个实施例的制造非易失性存储器件的方法。图1至图7是说明根据本发明的本实施例的制造非易失性存储器件的方法的截面图。图8是在图2和图4的工艺期间使用的掩模图案的平面图。
参见图1，制备衬底10。衬底10可以由诸如单晶硅的半导体材料形成，并且可以包括所需的预定结构，例如源极区（未示出）。
随后，在衬底10上沿垂直方向交替地层叠多个层间电介质层11和多个牺牲层12。这里，牺牲层12用于提供要形成存储器单元的栅电极（在下文中，称作单元栅电极）的空间，并且可以由与层间电介质层11具有刻蚀选择性的材料形成，例如由氮化物形成。层间电介质层11用于将单元栅电极彼此隔离，并且可以由例如氧化物形成。
在本发明的本实施例中，牺牲层12的厚度tn可以由下到上减小。这是为了不断地控制垂直宽度，即单元栅电极的厚度。此外，层间电介质层11的厚度to可以由下到上增大。这是为了不断地控制单元栅电极之间的垂直距离。以下将更详细地描述。然而，本发明不局限于此，而是可以用与本发明的本实施例不同的方式来控制牺牲层12的厚度tn和层间电介质层11的厚度to。
参见图2，选择性地刻蚀层间电介质层11和牺牲层12的层叠结构以形成暴露出衬底10的一部分的第一孔H1。可以利用第一掩模图案M1（参见图8）作为刻蚀掩模来形成第一孔H1。第一掩模图案M1暴露出要形成沟道孔的区域并且具有比沟道孔的水平宽度更大的宽度。此外，用于形成第一孔H1的刻蚀工艺可以包括干法刻蚀工艺，在所述干法刻蚀工艺中，交替地使用能够刻蚀层间电介质层11的刻蚀气体和能够刻蚀牺牲层12的刻蚀气体。
此时，因为层间电介质层11和牺牲层12由相互具有刻蚀选择性的材料形成，所以难以形成使得第一孔H1的侧壁具有垂直轮廓的第一孔H1。此外，由于刻蚀工艺的特性，第一孔H1可能具有倾斜的轮廓，其中水平宽度即第一孔H1的直径由下到上增大，如图2所示。
参见图3，形成第一绝缘层13以填充第一孔H1。可以通过执行以下的工艺来形成第一绝缘层13：在形成有第一孔H1的整个所得结构上沉积绝缘材料以达到充分填充第一孔H1的厚度，并且执行平坦化工艺（例如化学机械抛光（CMP））直到暴露出最上层的层间电介质层11。
此时，第一层间电介质层13可以由刻蚀速率与层间电介质层11基本相同的材料形成。第一层间电介质层13可以由与层间电介质层11相同的材料形成，例如由氧化物形成。这是为了不断地控制垂直宽度，即单元栅电极之间的厚度。以下将更加详细地描述。
参见图4，选择性地刻蚀掩埋在第一孔H1中的第一绝缘层13，以形成暴露出衬底10的一部分的第二孔H2。可以利用第二掩模图案M2（参见图8）作为刻蚀掩模来形成第二孔H2。第二掩模图案M2暴露出要形成沟道孔的区域。即，第二孔H2实质地用作沟道孔。此外，用于形成第二孔H2的刻蚀工艺可以包括干法刻蚀工艺。
此时，由于第二孔H2是通过刻蚀由单一材料形成的第一绝缘层13而形成的，所以可以容易地并简单地执行刻蚀工艺。此外，第二孔H2的侧壁斜率可以比第一孔H1的侧壁斜率小，第二孔H2可以大体具有垂直轮廓。当第二孔H2具有小的侧壁斜率时，具体而言具有垂直侧壁时，无论高度如何，孔H2的直径都被控制成基本上相同的值。因此，可以一致地保证存储器单元的特性。
参见图5，在第二孔H2的侧壁上形成存储器层14，在存储器层14上形成沟道层15，以及用绝缘材料16来填充在第二孔H2中剩余的空间。
存储器层14可以通过顺序地沉积电荷阻挡层、电荷存储层以及隧道绝缘层来形成。电荷阻挡层可以由氧化物形成，电荷存储层可以由氮化物形成，隧道绝缘层可以由氧化物形成。
沟道层15可以由掺入杂质的半导体材料或未掺入杂质的半导体材料形成。在本发明的本实施例中，沟道层15具有不完全填充第二孔H2的厚度，但是本发明不局限于此。在另一个实施例中，沟道层15可以具有完全填充第二孔H2的厚度。在这种情况下，省略形成绝缘材料16。
参见图6，在未形成第一孔H1和第二孔H2的区域中形成穿通层间电介质层11和牺牲层12的层叠结构的缝隙S。
缝隙S用于提供可以渗透湿法刻蚀剂以去除牺牲层12的空间。在本发明的本实施例中，缝隙S具有穿通层叠结构的深度，但是本发明不局限于此。缝隙S可以具有到达最下层的牺牲层12的底部的深度。
然后，去除被缝隙S暴露出的牺牲层12以暴露出第一绝缘层13，并且进一步地去除暴露出的第一绝缘层13直到暴露出形成在第二孔H2的侧壁上的存储器层14，由此形成凹槽G。可以通过湿法刻蚀工艺来去除牺牲层12和第一绝缘层13。
此时，为了暴露出存储器层14，可以将与位于相对较上部的牺牲层12相对应的区域中的第一绝缘层13去除地比与位于相对较下部的牺牲层12相对应的区域中的第一绝缘层13更多。此外，第一绝缘层13可以由刻蚀速率与层间电介质层11基本相同的材料形成。在这种情况下，在去除第一绝缘层13时，可以在去除了牺牲层12的空间之上和之下将层间电介质层11去除至预定厚度。此时，由于第一绝缘层13的去除量向上增大，所以层间电介质层11的去除量也向上增大。通过此工艺被去除至预定厚度的层间电介质层11称作层间电介质层图案11’。
在本发明的本实施例中，虽然牺牲层12的厚度tn由下到上减小，但是层间电介质层11的去除量由下到上增大。因此，可以恒定地控制凹槽G的垂直宽度tn’。当恒定地控制了凹槽G的垂直宽度tn’时，意味着以下将要描述的单元栅电极具有恒定的厚度。因此，可以进一步地改善存储器单元的一致性。
此外，虽然层间电介质层11的厚度由下到上增大，但是层间电介质层11的去除量也由下到上增大，因此，可以恒定地控制层间电介质层图案11’的厚度to’。当恒定地控制了层间电介质层图案11’的厚度时，意味着以下将要描述的单元栅电极之间的距离是恒定的。因此，可以进一步地改善存储器单元的一致性。
参见图7，在凹槽G中掩埋导电材料以形成单元栅电极层17。可以通过以下工艺来形成单元栅电极层17：形成导电材料以覆盖形成有凹槽G的所得结构，然后执行毯式刻蚀工艺（blanket etching process）。单元栅电极层17可以由掺入杂质的多晶硅或金属形成。
此外，尽管未示出，但是可以在形成单元栅电极层17之前沿着凹槽G的内壁额外地形成用于电荷阻挡层的材料层，例如氧化物层。该材料层用于补偿在去除第一绝缘层13以形成凹槽G时对位于存储器层14的最外侧的电荷阻挡层的破坏。
作为此工艺的结果，形成了多个单位存储器单元，每个单位存储器单元包括一个单元栅电极层17、与单元栅电极层17接触的存储器层14、以及沟道层15。
尽管未示出，但是可以执行已知的后续工艺，诸如形成与沟道层15的顶部连接的位线的工艺。然而，由于对于本领域技术人员而言后续工艺是公知的，所以本文省略了对后续工艺的详细描述。
在根据本发明的本实施例的制造非易失性存储器件的方法中，由于恒定地控制了沟道孔H2的直径，所以可以保证存储器单元的一致性。此外，可以控制牺牲层12和/或层间电介质层11的厚度以恒定地保持单元栅电极层17的厚度和/或单元栅电极层17之间的距离。因此，可以进一步地提高存储器单元的一致性。
此外，可以采用不同的方式来修改上述制造非易失性存储器件的方法。在下文中，参照图9至图11，将详细地描述一种修改方式。
图9至图11是说明根据本发明的另一个实施例的制造非易失性存储器件的方法的截面图。对根据本发明的本实施例的制造非易失性存储器件的方法的描述将集中于与本发明的上述实施例的不同之处。
首先，执行上述图1至图4的工艺。
然后，参见图9，在第二孔H2的侧壁上形成沟道层15，并且将绝缘材料16掩埋在第二孔H2的剩余空间中。即，与本发明的上述实施例不同的是，可以省略形成存储器层14的工艺。
参见图10，形成缝隙S以穿通层间电介质层11和牺牲层12的层叠结构。
去除经由缝隙S而暴露出的牺牲层12以暴露出第一绝缘层13，并且去除暴露出的第一绝缘层13直到暴露出沟道层15，由此形成凹槽G。
参见图11，通过沿着凹槽G的内壁顺序地沉积隧道绝缘层、电荷存储层以及电荷阻挡层来形成存储器层21，并且将导电材料掩埋在凹槽G的剩余空间中以形成单元栅电极层22。
本发明的本实施例与本发明的上述实施例的不同之处在于存储器层21是沿着凹槽G的内壁形成的而不是沿着第二孔H2的内壁形成的。存储器层21可以具有任意形状，只要存储器层21插入在单元栅电极层22和沟道层15之间。因此，可以采用不同的方式来改变形成顺序。
根据本发明的本实施例，可以通过工艺改进来一致地保证多个存储器单元的特性。
尽管已经参照具体的实施例描述了本发明，但是对于本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
Claims (7)
1.一种制造非易失性存储器件的方法，包括以下步骤：
形成多个层间电介质层和多个牺牲层交替地层叠在衬底之上的层叠结构，其中所述牺牲层的厚度由下到上减小，在最上层的牺牲层与所述衬底之间的层间电介质层的厚度由下到上增大；
通过选择性地刻蚀所述层叠结构来形成暴露出所述衬底的第一孔，其中所述第一孔具有使得所述第一孔的直径由下到上增大的侧壁斜率；
形成完全填充所述第一孔的第一绝缘层；
通过选择性地刻蚀所述第一绝缘层来形成暴露出所述衬底的第二孔，其中，所述第一绝缘层的中心部分被去除而所述第一绝缘层的边缘部分被保留，使得所述第一绝缘层的宽度在垂直方向上全部减小；以及
在所述第二孔中形成沟道层；
形成缝隙以暴露出所述层叠结构中的所述多个牺牲层；
去除暴露出的所述牺牲层；
通过将去除所述牺牲层而暴露出的所述第一绝缘层去除直到暴露出所述第二孔的侧壁来形成凹槽；以及
形成掩埋在所述凹槽中并与存储器层接触的栅电极层，其中所述存储器层插入在所述栅电极层与所述沟道层之间；
其中利用第一掩模图案来执行形成所述第一孔的步骤，所述第一掩模图案暴露出与沟道形成区域重叠并具有比所述沟道形成区域更大的宽度的区域，以及利用第二掩模图案来执行形成所述第二孔的步骤，所述第二掩模图案暴露出所述沟道形成区域。
2.如权利要求1所述的方法，其中，所述第二孔具有比所述第一孔更大的侧壁斜率。
3.如权利要求1所述的方法，其中，在形成所述凹槽的步骤中，
将通过去除所述牺牲层而暴露出的所述层间电介质层的一部分与所述第一绝缘层一起去除。
4.如权利要求1所述的方法，其中，所述第一绝缘层和所述层间电介质层具有相同的刻蚀速率。
5.如权利要求1所述的方法，还包括以下步骤：在形成所述沟道层之前，在所述第二孔中形成所述存储器层。
6.如权利要求5所述的方法，还包括以下步骤：在形成所述栅电极层之前，沿着所述凹槽的内壁形成电荷阻挡层。
7.如权利要求1所述的方法，还包括以下步骤：在形成所述凹槽之后，沿着所述凹槽的内壁形成所述存储器层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0051567 | 2012-05-15 | ||
| KR1020120051567A KR20130127791A (ko) | 2012-05-15 | 2012-05-15 | 비휘발성 메모리 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103426824A CN103426824A (zh) | 2013-12-04 |
| CN103426824B true CN103426824B (zh) | 2018-04-17 |
Family
ID=49581639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210548483.XA Active CN103426824B (zh) | 2012-05-15 | 2012-12-17 | 制造非易失性存储器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8921182B2 (zh) |
| KR (1) | KR20130127791A (zh) |
| CN (1) | CN103426824B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140018540A (ko) * | 2012-08-02 | 2014-02-13 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US20140362642A1 (en) * | 2013-06-05 | 2014-12-11 | Sandisk Technologies Inc. | 3D Non-Volatile Memory With Control Gate Length Based On Memory Hole Diameter |
| US8982626B2 (en) | 2013-06-05 | 2015-03-17 | Sandisk Technologies Inc. | Program and read operations for 3D non-volatile memory based on memory hole diameter |
| KR101622036B1 (ko) | 2014-01-28 | 2016-05-19 | 한양대학교 산학협력단 | 서로 다른 특성을 갖는 전극층 및/또는 층간 절연층을 이용하는 3차원 플래시 메모리 |
| WO2015115739A1 (ko) * | 2014-01-28 | 2015-08-06 | 한양대학교 산학협력단 | 서로 다른 특성을 갖는 전극층 및/또는 층간 절연층을 이용하는 3차원 플래시 메모리 및 그 제작 방법 |
| US20150371925A1 (en) * | 2014-06-20 | 2015-12-24 | Intel Corporation | Through array routing for non-volatile memory |
| KR20160097002A (ko) * | 2015-02-06 | 2016-08-17 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| KR20160137103A (ko) * | 2015-05-22 | 2016-11-30 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102499564B1 (ko) * | 2015-11-30 | 2023-02-15 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102630925B1 (ko) | 2016-09-09 | 2024-01-30 | 삼성전자주식회사 | 적층 구조체를 포함하는 반도체 소자 |
| CN108010547B (zh) * | 2016-10-31 | 2021-03-16 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器及其制造方法 |
| KR102414294B1 (ko) * | 2017-09-08 | 2022-06-28 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| CN107994033B (zh) * | 2017-11-16 | 2020-05-12 | 长江存储科技有限责任公司 | 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法 |
| CN108470737B (zh) * | 2018-03-19 | 2021-10-29 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| KR20200007212A (ko) * | 2018-07-12 | 2020-01-22 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 형성방법 |
| CN109148452B (zh) * | 2018-09-10 | 2023-08-04 | 长江存储科技有限责任公司 | 半导体结构的形成方法 |
| CN109273455B (zh) * | 2018-09-19 | 2020-08-25 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| EP3821465B1 (en) * | 2018-10-11 | 2024-03-06 | Yangtze Memory Technologies Co., Ltd. | Method for forming channel hole in three-dimensional memory device using nonconformal sacrificial layer |
| CN110289259B (zh) * | 2019-06-27 | 2020-09-29 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN112289801B (zh) * | 2019-06-28 | 2024-02-23 | 长江存储科技有限责任公司 | 用于三维存储器的叠层结构、三维存储器及其制备方法 |
| US20220005827A1 (en) * | 2020-07-06 | 2022-01-06 | Invensas Corporation | Techniques for manufacturing split-cell 3d-nand memory devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034829A (zh) * | 2009-09-29 | 2011-04-27 | 三星电子株式会社 | 垂直型非易失性存储器件及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302510A (ja) * | 2008-03-03 | 2009-12-24 | Fuji Electric Device Technology Co Ltd | トレンチゲート型半導体装置およびその製造方法 |
| KR101498676B1 (ko) * | 2008-09-30 | 2015-03-09 | 삼성전자주식회사 | 3차원 반도체 장치 |
| JP2011029234A (ja) * | 2009-07-21 | 2011-02-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
| DE102011084603A1 (de) * | 2010-10-25 | 2012-05-16 | Samsung Electronics Co., Ltd. | Dreidimensionales Halbleiterbauelement |
| KR101800438B1 (ko) * | 2010-11-05 | 2017-11-23 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| KR20120068392A (ko) * | 2010-12-17 | 2012-06-27 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 반도체 소자의 콘택 플러그의 제조 방법 |
| US20120168858A1 (en) | 2010-12-30 | 2012-07-05 | Hynix Semiconductor Inc. | Non-volatile memory device and method of fabricating the same |
-
2012
- 2012-05-15 KR KR1020120051567A patent/KR20130127791A/ko not_active Application Discontinuation
- 2012-09-05 US US13/604,436 patent/US8921182B2/en active Active
- 2012-12-17 CN CN201210548483.XA patent/CN103426824B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034829A (zh) * | 2009-09-29 | 2011-04-27 | 三星电子株式会社 | 垂直型非易失性存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130127791A (ko) | 2013-11-25 |
| US20130309849A1 (en) | 2013-11-21 |
| US8921182B2 (en) | 2014-12-30 |
| CN103426824A (zh) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103426824B (zh) | 制造非易失性存储器件的方法 | |
| KR102612021B1 (ko) | 3차원 반도체 메모리 장치 | |
| CN102623458B (zh) | 垂直沟道型非易失性存储器件及其制造方法 | |
| CN103247632B (zh) | 半导体器件及其制造方法 | |
| KR101110355B1 (ko) | 차단 게이트 라인을 갖는 3차원 스택 어레이 및 그 제조방법 | |
| CN102683291B (zh) | 制造3d非易失性存储器件的方法 | |
| CN109564922A (zh) | 三维存储设备及其制造方法 | |
| CN106571369A (zh) | 半导体装置和非易失性存储装置 | |
| KR20140022205A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN102544016A (zh) | 非易失性存储器件及其制造方法 | |
| JP2019046916A (ja) | 半導体装置 | |
| TW201709294A (zh) | 半導體裝置及其製造方法 | |
| TW201739007A (zh) | 半導體記憶裝置及製造其之方法 | |
| CN103594423B (zh) | 制造非易失性存储器件的方法 | |
| KR20190125739A (ko) | 3차원 반도체 메모리 장치 | |
| US8829597B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US20120256253A1 (en) | Vertical Memory Devices | |
| KR20140025054A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN110289265A (zh) | 3d nand存储器的形成方法 | |
| TW201931570A (zh) | 非揮發性記憶體結構及其製造方法 | |
| CN107403803A (zh) | 三维半导体器件及其制造方法 | |
| CN110289263A (zh) | 3d nand存储器及其形成方法 | |
| CN110197830A (zh) | 3d nand存储器及其形成方法 | |
| KR102525050B1 (ko) | 습식 식각 방법 및 이를 이용한 반도체 소자의 제조방법 | |
| KR20130015694A (ko) | 3차원 구조의 비휘발성 메모리 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |