KR20190125739A - 3차원 반도체 메모리 장치 - Google Patents

3차원 반도체 메모리 장치 Download PDF

Info

Publication number
KR20190125739A
KR20190125739A KR1020180049926A KR20180049926A KR20190125739A KR 20190125739 A KR20190125739 A KR 20190125739A KR 1020180049926 A KR1020180049926 A KR 1020180049926A KR 20180049926 A KR20180049926 A KR 20180049926A KR 20190125739 A KR20190125739 A KR 20190125739A
Authority
KR
South Korea
Prior art keywords
pattern
insulating
data storage
source conductive
electrode structure
Prior art date
Application number
KR1020180049926A
Other languages
English (en)
Other versions
KR102624619B1 (ko
Inventor
정은택
신중식
신동윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180049926A priority Critical patent/KR102624619B1/ko
Priority to US16/152,605 priority patent/US11063057B2/en
Priority to CN201910359902.7A priority patent/CN110416219B/zh
Publication of KR20190125739A publication Critical patent/KR20190125739A/ko
Priority to US17/360,349 priority patent/US11785768B2/en
Application granted granted Critical
Publication of KR102624619B1 publication Critical patent/KR102624619B1/ko

Links

Images

Classifications

    • H01L27/11556—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H01L27/11524—
    • H01L27/11529—
    • H01L27/1157—
    • H01L27/11573—
    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

3차원 반도체 메모리 장치는, 기판 상의 전극 구조체, 상기 전극 구조체는 상기 기판의 상면에 수직한 제1 방향을 따라 차례로 적층되는 게이트 전극들을 포함하는 것, 상기 기판과 상기 전극 구조체 사이에 개재되는 소스 도전 패턴, 상기 전극 구조체 및 상기 소스 도전 패턴을 관통하는 수직 반도체 패턴, 및 상기 수직 반도체 패턴과 상기 전극 구조체 사이에서 상기 제1 방향으로 연장되는 데이터 저장 패턴을 포함한다. 상기 데이터 저장 패턴의 바닥면은 상기 소스 도전 패턴과 접하고, 상기 데이터 저장 패턴의 상기 바닥면의 일부는 상기 바닥면의 다른 일부와 다른 높이에 위치한다.

Description

3차원 반도체 메모리 장치{THREE-DIMENSIONAL SEMICONDUCTOR MEMORY DEVICES}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 3차원으로 배열된 메모리 셀들을 갖는 3차원 반도체 메모리 장치에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 반도체 장치의 경우, 그 집적도는 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다. 종래의 2차원 또는 평면적 반도체 장치의 경우, 그 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 장치의 집적도가 증가하고는 있지만 여전히 제한적이다. 이러한 한계를 극복하기 위해, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 장치들이 제안되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 동작 특성이 향상된 3차원 반도체 메모리 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 제조공정이 단순화된 3차원 반도체 메모리 장치를 제공하는데 있다.
본 발명에 따른 3차원 반도체 메모리 장치는, 기판 상의 전극 구조체, 상기 전극 구조체는 상기 기판의 상면에 수직한 제1 방향을 따라 차례로 적층되는 게이트 전극들을 포함하는 것; 상기 기판과 상기 전극 구조체 사이에 개재되는 소스 도전 패턴; 상기 전극 구조체 및 상기 소스 도전 패턴을 관통하는 수직 반도체 패턴; 및 상기 수직 반도체 패턴과 상기 전극 구조체 사이에서 상기 제1 방향으로 연장되는 데이터 저장 패턴을 포함할 수 있다. 상기 데이터 저장 패턴의 바닥면은 상기 소스 도전 패턴과 접하고, 상기 데이터 저장 패턴의 상기 바닥면의 일부는 상기 바닥면의 다른 일부와 다른 높이에 위치할 수 있다.
본 발명에 따른 3차원 반도체 메모리 장치는, 기판 상의 전극 구조체, 상기 전극 구조체는 상기 기판의 상면에 수직한 제1 방향을 따라 차례로 적층되는 게이트 전극들을 포함하는 것; 상기 기판과 상기 전극 구조체 사이에 개재되는 소스 도전 패턴; 상기 전극 구조체 및 상기 소스 도전 패턴을 관통하는 수직 반도체 패턴; 및 상기 수직 반도체 패턴과 상기 전극 구조체 사이에서 상기 제1 방향으로 연장되는 데이터 저장 패턴을 포함할 수 있다. 상기 데이터 저장 패턴의 바닥면은 상기 소스 도전 패턴과 접하고, 상기 데이터 저장 패턴의 상기 바닥면은 평평할 수 있다.
본 발명의 개념에 따르면, 수직 반도체 패턴은 소스 도전 패턴 및 전극 구조체를 관통할 수 있고, 상기 소스 도전 패턴은 상기 수직 반도체 패턴의 하부 측면과 직접 접촉할 수 있다. 이에 따라, 상기 수직 반도체 패턴과 상기 소스 도전 패턴 사이의 전기적 연결을 위한 공정들이 생략되어, 3차원 반도체 메모리 장치의 제조공정이 단순화될 수 있다.
더하여, 상기 수직 반도체 패턴과 상기 전극 구조체 사이에 데이터 저장 패턴이 개재될 수 있고, 상기 데이터 저장 패턴의 바닥면은 상기 소스 도전 패턴과 접할 수 있다. 상기 데이터 저장 패턴의 상기 바닥면의 프로파일을 다양하게 변경함으로써, 소거 제어 게이트 전극과 상기 소스 도전 패턴 사이의 거리가 최적화될 수 있다. 이에 따라, 메모리 셀 어레이의 소거 동작시 게이트 유도 드레인 누설 발생이 최적화될 수 있고, 이로 인해, 3차원 반도체 메모리 장치의 동작 특성이 향상될 수 있다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다.
도 3은 도 2의 I-I'선에 따라 자른 단면도이다.
도 4는 도 3의 소스 구조체(SC)를 나타내는 평면도이다.
도 5는 도 3의 소거 게이트 전극(EGE), 접지 선택 게이트 전극(GGE), 및 셀 게이트 전극들(CGE)을 나타내는 평면도이다.
도 6a는 도 3의 A부분의 확대도이다.
도 6b는 도 6a의 AA부분의 확대도이다.
도 7a 내지 도 10a는 본 발명의 다양한 실시예들에 따른 3차원 반도체 메모리 장치의 일부를 나타내는 단면도들로, 도 3의 A부분에 대응하는 확대도들이다.
도 7b 내지 도 10b는 각각 도 7a 내지 도 10a의 AA부분의 확대도들이다.
도 11 내지 도 22는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 도면들로, 도 2의 I-I'에 따라 자른 단면도들이다.
도 23a 내지 도 27은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 데이터 저장 패턴의 다양한 형성방법을 나타내는 도면들로, 도 19의 B부분에 대응하는 확대도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 예시적인 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 1을 참조하면, 3차원 반도체 메모리 장치의 셀 어레이는 공통 소오스 라인(CSL), 복수의 비트 라인들(BL0-BL2), 및 상기 공통 소스 라인(CSL)과 상기 비트 라인들(BL0-BL2) 사이에 배치되는 복수의 셀 스트링들(CSTR)을 포함할 수 있다. 상기 비트 라인들(BL0-BL2)의 각각에 복수의 셀 스트링들(CSTR)이 병렬로 연결될 수 있다. 상기 셀 스트링들(CSTR)은 상기 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 상기 비트 라인들(BL0-BL2)과 하나의 공통 소스 라인(CSL) 사이에 상기 셀 스트링들(CSTR)이 배치될 수 있다. 일부 실시예들에 따르면, 상기 공통 소스 라인(CSL)은 복수 개로 제공되고 2차원적으로 배열될 수 있다. 이 경우, 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있거나, 또는 공통 소스 라인들(CSL) 각각이 독립적으로 제어될 수도 있다.
상기 셀 스트링들(CSTR)의 각각은 서로 직렬 연결된, 스트링 선택 트랜지스터들(SST1, SST2), 메모리 셀 트랜지스터들(MCT), 접지 선택 트랜지스터(GST), 및 소거 제어 트랜지스터(ECT)를 포함할 수 있다. 상기 메모리 셀 트랜지스터들(MCT) 각각은 데이터 저장 요소(data storage element)를 포함할 수 있다. 일 예로, 상기 셀 스트링들(CSTR)의 각각은 서로 직렬 연결된 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2)을 포함할 수 있고, 상기 제2 스트링 선택 트랜지스터(SST2)는 대응하는 비트 라인(BL0, BL1, BL2)에 접속될 수 있다. 이와 달리, 상기 셀 스트링들(CSTR)의 각각은 하나의 스트링 선택 트랜지스터를 포함할 수도 있다. 일 예로, 상기 셀 스트링들(CSTR)의 각각의 상기 접지 선택 트랜지스터(GST)는, 상기 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2)과 유사하게, 서로 직렬 연결된 복수 개의 모스 트랜지스터들을 포함할 수도 있다.
상기 셀 스트링들(CSTR)의 각각의 상기 메모리 셀 트랜지스터들(MCT)은 상기 공통 소스 라인들(CSL)로부터의 거리가 서로 다를 수 있다. 상기 메모리 셀 트랜지스터들(MCT)은 상기 제1 스트링 선택 트랜지스터(SST1)와 상기 접지 선택 트랜지스터(GST) 사이에서 서로 직렬 연결될 수 있다. 상기 셀 스트링들(CSTR)의 각각의 상기 소거 제어 트랜지스터(ECT)는 상기 접지 선택 트랜지스터(GST)와 상기 공통 소스 라인(CSL) 사이에 연결될 수 있다. 일부 실시예들에 따르면, 상기 셀 스트링들(CSTR)의 각각은 상기 제1 스트링 선택 트랜지스터(SST1)와 상기 메모리 셀 트랜지스터(MCT) 사이 및/또는, 상기 접지 선택 트랜지스터(GST)와 상기 메모리 셀 트랜지스터(MCT) 사이에 각각 연결된 더미 셀들(DMC)을 더 포함할 수 있다.
상기 제1 스트링 선택 트랜지스터(SST1)는 제1 스트링 선택 라인(SSL1)에 의해 제어될 수 있고, 상기 제2 스트링 선택 트랜지스터(SST2)는 제2 스트링 선택 라인(SSL2)에 의해 제어될 수 있다. 상기 메모리 셀 트랜지스터들(MCT)은 복수 개의 워드 라인들(WL0-WLn)에 의해 제어 될 수 있고, 상기 더미 셀들(DMC)은 더미 워드 라인(DWL)에 의해 제어될 수 있다. 또한, 상기 접지 선택 트랜지스터(GST)는 접지 선택 라인(GSL)에 의해 제어될 수 있으며, 상기 소거 제어 트랜지스터(ECT)는 소거 제어 라인(ECL)에 의해 제어될 수 있다. 상기 공통 소스 라인(CSL)은 상기 소거 제어 트랜지스터들(ECT)의 소스들에 공통으로 연결될 수 있다.
상기 공통 소스 라인(CSL)으로부터 실질적으로 동일한 거리에 배치되는, 메모리 셀 트랜지스터들(MCT)의 게이트 전극들은 워드 라인들(WL0-WLn, DWL) 중의 하나에 공통으로 연결되어 등전위 상태에 있을 수 있다. 이와 달리, 메모리 셀 트랜지스터들(MCT)의 게이트 전극들이 공통 소스 라인들(CSL)로부터 실질적으로 동일한 레벨에 배치되더라도, 서로 다른 행 또는 열에 배치되는 게이트 전극들은 독립적으로 제어될 수 있다.
상기 접지 선택 라인들(GSL0-GSL2) 및 상기 스트링 선택 라인들(SSL1, SSL2)은 x 방향을 따라 연장되며, y 방향으로 서로 이격될 수 있다. 상기 공통 소오스 라인(CSL)으로부터 실질적으로 동일한 레벨에 배치되는 접지 선택 라인들(GSL0-GSL2)은 전기적으로 서로 분리될 수 있고, 상기 공통 소오스 라인(CSL)으로부터 실질적으로 동일한 레벨에 배치되는 스트링 선택 라인들(SSL1 또는 SSL2)은 전기적으로 서로 분리될 수 있다. 또한, 서로 다른 셀 스트링들(CSTR)의 소거 제어 트랜지스터들(ECT)은 공통의 소거 제어 라인(ECL)에 의해 제어될 수 있다. 상기 소거 제어 트랜지스터들(ECT)은 상기 메모리 셀 어레이의 소거 동작시 게이트 유도 드레인 누설(GIDL; Gate Induced Drain Leakage)을 발생시킬 수 있다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다. 도 3은 도 2의 I-I'선에 따라 자른 단면도이다. 도 4는 도 3의 소스 구조체(SC)를 나타내는 평면도이고, 도 5는 도 3의 소거 게이트 전극(EGE), 접지 선택 게이트 전극(GGE), 및 셀 게이트 전극들(CGE)을 나타내는 평면도이다. 도 6a는 도 3의 A부분의 확대도이고, 도 6b는 도 6a의 AA부분의 확대도이다.
도 2 및 도 3을 참조하면, 기판(10) 상에 소스 구조체(SC) 및 전극 구조체(ST)가 제공될 수 있다. 상기 기판(10)은 반도체 기판(예컨대, 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판)일 수 있다. 웰 영역(10w)이 상기 기판(10) 내에 제공될 수 있다. 상기 기판(10)은 제1 도전형을 가질 수 있고, 상기 웰 영역(10w)은 상기 제1 도전형과 다른 제2 도전형을 갖는 불순물을 포함할 수 있다. 일 예로, 상기 제1 도전형은 P형일수 있고, 상기 제2 도전형은 N형일 수 있다. 이 경우, 상기 웰 영역(10w)은 N형 불순물(일 예로, 인(P) 또는 비소(As))을 포함할 수 있다. 일부 실시예들에 따르면, 상기 웰 영역(10w)은 생략될 수도 있다.
상기 소스 구조체(SC)는 상기 기판(10)과 상기 전극 구조체(ST) 사이에 개재될 있고, 상기 웰 영역(10w) 상에 제공될 수 있다. 상기 소스 구조체(SC) 및 상기 전극 구조체(ST)는 상기 기판(10)의 상면(10U)에 수직한 제1 방향(D1)을 따라 차례로 적층될 수 있다. 상기 전극 구조체(ST)는 상기 기판(10)의 상기 상면(10U)에 평행한 제2 방향(D2)으로 연장될 수 있고, 상기 소스 구조체(SC)는 상기 전극 구조체(ST) 아래에서 상기 제2 방향(D2)으로 연장될 수 있다. 상기 소스 구조체(SC)는 상기 기판(10) 상에 차례로 적층된 제1 소스 도전 패턴(SCP1) 및 제2 소스 도전 패턴(SCP2)을 포함할 수 있다. 상기 제1 소스 도전 패턴(SCP1)은 상기 웰 영역(10w)과 직접 접할 수 있다. 일부 실시예들에 따르면, 상기 제1 소스 도전 패턴(SCP1)과 상기 웰 영역(10w) 사이에 절연막이 제공될 수도 있다. 상기 제1 및 제2 소스 도전 패턴들(SCP1, SCP2)은 상기 제2 도전형을 갖는 불순물이 도핑된 반도체 물질을 포함할 수 있다. 상기 제1 소스 도전 패턴(SCP1) 내 상기 불순물의 농도는 상기 제2 소스 도전 패턴(SCP2) 내 상기 불순물의 농도보다 클 수 있다. 일 예로, 상기 제1 및 제2 소스 도전 패턴들(SCP1, SCP2)은 N형 불순물(일 예로, 인(P) 또는 비소(As))이 도핑된 폴리실리콘을 포함할 수 있고, 상기 N형 불순물의 농도는 상기 제2 소스 도전 패턴(SCP2) 내에서 보다 상기 제1 소스 도전 패턴(SCP1) 내에서 클 수 있다.
도 3 및 도 4를 참조하면, 상기 제1 소스 도전 패턴(SCP1)은 리세스된 측면들(OP)을 가질 수 있다. 상기 리세스된 측면들(OP)의 각각은 상기 제1 소스 도전 패턴(SCP1)의 내부를 향하여 오목할 수 있다. 상기 제1 소스 도전 패턴(SCP1)은, 상기 기판(10)의 상기 상면(10U)에 평행하고 상기 제2 방향(D2)에 교차하는 제3 방향(D3)을 따라 서로 대향하는, 적어도 한 쌍의 상기 리세스된 측면들(OP)을 가질 수 있다. 상기 제2 소스 도전 패턴(SCP2)은 상기 제1 소스 도전 패턴(SCP1)의 상면을 덮을 수 있고, 상기 제1 소스 도전 패턴(SCP1)의 상기 리세스된 측면들(OP) 상으로 연장될 수 있다. 상기 제2 소스 도전 패턴(SCP2)의 일부는 상기 제1 소스 도전 패턴(SCP1)의 상기 리세스된 측면들(OP)을 덮을 수 있고, 상기 기판(10) 또는 상기 웰 영역(10w) 상의 절연막(11)과 접할 수 있다. 일부 실시예들에 따르면, 상기 절연막(11)은 생략될 수 있고, 이 경우, 상기 제2 소스 도전 패턴(SCP2)의 상기 일부는 상기 기판(10) 또는 상기 웰 영역(10w)과 직접 접할 수 있다.
도 2 및 도 3을 다시 참조하면, 상기 전극 구조체(ST)는 하부 전극 구조체(LST), 상부 전극 구조체(UST), 및 상기 하부 전극 구조체(LST)와 상기 상부 전극 구조체(UST) 사이에 제공된 평탄 절연막(50)을 포함할 수 있다. 상기 하부 전극 구조체(LST)는 상기 소스 구조체(SC) 상에 상기 제1 방향(D1)을 따라 교대로 적층된, 하부 게이트 전극들(EGE, GGE) 및 하부 절연막들(110a)을 포함할 수 있다. 상기 상부 전극 구조체(UST)는 상기 평탄 절연막(50) 상에 상기 제1 방향(D1)을 따라 교대로 적층된, 상부 게이트 전극들(CGE, SGE) 및 상부 절연막들(110b)을 포함할 수 있다. 상기 평탄 절연막(50)은 상기 하부 게이트 전극들(EGE, GGE) 중 최상층의 게이트 전극(GGE), 및 상기 상부 게이트 전극들(CGE, SGE) 중 최하층의 게이트 전극(CGE) 사이에 개재될 수 있다. 상기 하부 절연막들(110a), 상기 상부 절연막들(110b), 및 상기 평탄 절연막(50)의 각각은 상기 제1 방향(D1)에 따른 두께를 가질 수 있다. 상기 평탄 절연막(50)은 상기 하부 및 상부 절연막들(110a, 110b)보다 두꺼운 두께를 가질 수 있다. 상기 하부 및 상부 절연막들(110a, 110b)은 실질적으로 서로 동일한 두께를 갖거나, 상기 하부 및 상부 절연막들(110a, 110b) 중 일부는 상기 하부 및 상부 절연막들(110a, 110b) 중 다른 일부보다 두꺼울 수 있다. 일 예로, 상기 하부 및 상부 절연막들(110a, 110b) 중 최상층의 절연막(110b)은 상기 하부 및 상부 절연막들(110a, 110b) 중 나머지 절연막들(110a, 110b)보다 두꺼울 수 있다.
상기 하부 게이트 전극들(EGE, GGE) 및 상기 상부 게이트 전극들(CGE, SGE)은 도핑된 반도체(일 예로, 도핑된 실리콘 등), 금속(일 예로, 텅스텐, 구리, 알루미늄 등), 도전성 금속질화물 (일 예로, 질화티타늄, 질화탄탈늄 등) 및/또는 전이금속(일 예로, 티타늄, 탄탈늄 등)을 포함할 수 있다. 상기 하부 절연막들(110a), 상기 상부 절연막들(110b), 및 상기 평탄 절연막(50)은 실리콘 산화막 및/또는 저유전막을 포함할 수 있다.
도 2, 도 3, 및 도 5를 참조하면, 상기 하부 게이트 전극들(EGE, GGE)은 소거 제어 게이트 전극(EGE), 및 상기 소거 제어 게이트 전극(EGE) 상의 접지 선택 게이트 전극(GGE)을 포함할 수 있다. 상기 소거 제어 게이트 전극(EGE)은 상기 소스 구조체(SC)에 인접할 수 있다. 상기 하부 절연막들(110a) 중 최하층의 하부 절연막(110a)이 상기 소거 제어 게이트 전극(EGE)과 상기 소스 구조체(SC) 사이에 개재될 수 있다. 상기 소거 제어 게이트 전극(EGE)은 도 1의 메모리 셀 어레이의 소거 동작을 제어하는 소거 제어 트랜지스터들(ECT)의 게이트 전극으로 이용될 수 있다. 상기 접지 선택 게이트 전극(GGE)은 도 1의 접지 선택 트랜지스터(GST)의 게이트 전극으로 이용될 수 있다. 상기 소거 제어 게이트 전극(EGE) 및 상기 접지 선택 게이트 전극(GGE)은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있다.
상기 상부 게이트 전극들(CGE, SGE)은 셀 게이트 전극들(CGE) 및 스트링 선택 게이트 전극(SGE)을 포함할 수 있다. 상기 셀 게이트 전극들(CGE)은 상기 접지 선택 게이트 전극(GGE)과 상기 스트링 선택 게이트 전극(SGE) 사이에 제공될 수 있고, 상기 기판(10)의 상기 상면(10U)으로부터 서로 다른 높이에 위치할 수 있다. 상기 셀 게이트 전극들(CGE)은 도 1의 메모리 셀 트랜지스터들(MCT)의 게이트 전극들로 이용될 수 있다. 상기 셀 게이트 전극들(CGE)은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있다. 상기 스트링 선택 게이트 전극(SGE)은 수평적으로 서로 이격되는 한 쌍의 스트링 선택 게이트 전극들(SGE1, SGE2)을 포함할 수 있다. 상기 한 쌍의 스트링 선택 게이트 전극들(SGE1, SGE2)은 상기 제3 방향(D3)으로 서로 이격될 수 있다. 상기 한 쌍의 스트링 선택 게이트 전극들(SGE1, SGE2)은 이들 사이에 개재되는 분리 절연 패턴(105)에 의해 서로 분리될 수 있다. 상기 분리 절연 패턴(105)은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있다. 상기 분리 절연 패턴(105)은 절연 물질(일 예로, 실리콘 산화막)을 포함할 수 있다. 상기 스트링 선택 게이트 전극(SGE)은 도 1의 스트링 선택 트랜지스터(SST2)의 게이트 전극으로 이용될 수 있다. 일부 실시예들에 따르면, 추가적인 스트링 선택 게이트 전극(SGE)이, 상기 셀 게이트 전극들(CGE) 중 최상층의 셀 게이트 전극(CGE)과 상기 스트링 선택 게이트 전극(SGE) 사이에 제공될 수 있다. 이 경우, 상기 추가적인 스트링 선택 게이트 전극(SGE)은 상기 제3 방향(D3)으로 서로 이격된, 추가적인 한 쌍의 스트링 선택 게이트 전극들(SGE1, SGE2)을 포함할 수 있고, 상기 스트링 선택 게이트 전극들(SGE)은 도 1의 스트링 선택 트랜지스터들(SST1, SST2)의 게이트 전극들로 사용될 수 있다.
도 2 및 도 3을 다시 참조하면, 수직 반도체 패턴들(VS)이 상기 기판(10) 상에 제공될 수 있다. 상기 수직 반도체 패턴들(VS)의 각각은 상기 제1 방향(D1)으로 연장되어 상기 전극 구조체(ST) 및 상기 소스 구조체(SC)를 관통할 수 있다. 상기 수직 반도체 패턴들(VS)의 각각의 단부는 상기 기판(10) 또는 상기 웰 영역(10w) 내에 제공될 수 있다. 상기 수직 반도체 패턴들(VS)은, 평면적 관점에서, 일 방향으로 배열되거나, 지그재그 형태로 배열될 수 있다. 일 예로, 상기 수직 반도체 패턴들(VS)은, 평면적 관점에서, 상기 제2 방향(D2)을 따라 지그재그 형태로 배열될 수 있다. 상기 수직 반도체 패턴들(VS)의 각각은 하단이 닫힌 파이프 형태 또는 마카로니 형태일 수 있다. 상기 수직 반도체 패턴들(VS)은 실리콘(Si), 게르마늄(Ge), 또는 이들의 화합물과 같은 반도체 물질을 포함할 수 있다. 또한, 상기 수직 반도체 패턴들(VS)은 불순물이 도핑된 반도체이거나 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)일 수도 있다. 상기 수직 반도체 패턴들(VS)은 다결정(polycrystalline) 반도체 물질을 포함할 수 있다. 상기 수직 반도체 패턴들(VS)은 도 1을 참조하여 설명한, 소거 제어 트랜지스터(ECT), 스트링 및 접지 선택 트랜지스터들(SST, GST), 및 메모리 셀 트랜지스터들(MCT)의 채널들로써 이용될 수 있다.
상기 수직 반도체 패턴들(VS)의 각각의 하부 측면은 상기 제1 소스 도전 패턴(SCP1)과 접할 수 있다.
구체적으로, 도 6a를 참조하면, 상기 제1 소스 도전 패턴(SCP1)은 상기 전극 구조체(ST) 아래에서 상기 기판(10)의 상기 상면(10U)에 실질적으로 평행하게 연장되는 수평부(HP), 및 상기 수평부(HP)로부터 상기 제1 방향(D1)으로 돌출되는 수직부(SP)를 포함할 수 있다. 상기 수직부(SP)는 상기 수직 반도체 패턴들(VS)의 각각의 측면의 일부와 접할 수 있고, 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면의 상기 일부를 둘러쌀 수 있다. 상기 제1 소스 도전 패턴(SCP1)의 상기 수평부(HP)는 상기 기판(10)의 상기 상면(10U)과 상기 제2 소스 도전 패턴(SCP2) 사이에 개재될 수 있다. 상기 제1 소스 도전 패턴(SCP1)의 상기 수평부(HP)는 상기 기판(10) 또는 상기 웰 영역(10w)과 접할 수 있다. 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)는 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면과 상기 기판(10) 사이, 및 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면과 상기 제2 소스 도전 패턴(SCP2) 사이로 연장될 수 있다. 상기 제1 소스 도전 패턴(SCP1)의 상기 수평부(HP)는 그 내부에 형성된 에어 갭들(AG) 또는 씸(seam)을 포함할 수 있다.
도 2 및 도 3을 다시 참조하면, 데이터 저장 패턴(DSP)이 상기 수직 반도체 패턴들(VS)의 각각과 상기 전극 구조체(ST) 사이에 개재될 수 있다. 상기 데이터 저장 패턴(DSP)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 수직 반도체 패턴들(VS)의 각각의 상기 측벽을 둘러쌀 수 있다. 상기 데이터 저장 패턴(DSP)은 상단 및 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태일 수 있다. 상기 데이터 저장 패턴(DSP)의 바닥면은 상기 제1 소스 도전 패턴(SCP1)과 접할 수 있다.
구체적으로, 도 6a 및 도 6b를 참조하면, 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 소거 제어 게이트 전극(EGE)의 바닥면(EGE_L)보다 낮은 높이에 위치할 수 있고, 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접촉할 수 있다. 본 명세서에서, 높이는 상기 기판(10)의 상기 상면(10U)으로부터 측정된 거리를 의미한다. 일부 실시예들에 따르면, 상기 데이터 저장 패턴(DSP)의 하부는 상기 수직 반도체 패턴들(VS)의 각각의 상기 측벽과 상기 제2 소스 도전 패턴(SCP2) 사이에 개재될 수 있다. 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수평부(HP)의 상면(HP_U)보다 높은 위치에 위치할 수 있다.
상기 데이터 저장 패턴(DSP)은 NAND 플래시 메모리 장치의 데이터 저장막일 수 있다. 상기 데이터 저장 패턴(DSP)은 상기 수직 반도체 패턴들(VS)의 각각과 상기 전극 구조체(ST) 사이의 제1 절연패턴(210), 상기 제1 절연패턴(210)과 상기 전극 구조체(ST) 사이의 제2 절연패턴(200), 및 상기 제1 절연패턴(210)과 상기 수직 반도체 패턴들(VS)의 각각 사이의 제3 절연패턴(220)을 포함할 수 있다. 상기 제1 절연패턴(210)은 전하 저장막일 수 있고, 일 예로, 트랩 절연막, 부유 게이트 전극 또는 도전성 나노 도트들(conductive nano dots)을 포함하는 절연막을 포함할 수 있다. 일 예로, 상기 제1 절연패턴(210)은 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride), 나노크리스탈 실리콘(nanocrystalline Si) 및 박층화된 트랩막(laminated trap layer) 중의 적어도 하나를 포함할 수 있다. 상기 제2 절연패턴(200)은 상기 제1 절연패턴(210)보다 큰 밴드 갭을 갖는 물질을 포함할 수 있다. 상기 제2 절연패턴(200)은 블로킹 절연막일 수 있고, 일 예로, 알루미늄 산화막 및 하프늄 산화막 등과 같은 고유전막을 포함할 수 있다. 상기 제3 절연패턴(220)은 상기 제1 절연패턴(210)보다 큰 밴드 갭을 갖는 물질을 포함할 수 있다. 상기 제3 절연패턴(220)은 터널 절연막일 수 있고, 일 예로, 실리콘 산화막을 포함할 수 있다.
상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)의 일부는, 상기 기판(10)의 상기 상면(10U)에 대하여, 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)의 다른 일부와 다른 높이에 위치할 수 있다. 구체적으로, 상기 제2 절연패턴(200)의 바닥면(200L)은 상기 제1 절연패턴(210)의 바닥면(210L)과 다른 높이에 위치할 수 있다. 일부 실시예들에 따르면, 상기 제2 절연패턴(200)의 상기 바닥면(200L)은 상기 제1 절연패턴(210)의 상기 바닥면(210L)보다 높은 높이에 위치할 수 있다. 상기 제3 절연패턴(220)의 바닥면(220L)은 상기 제1 절연패턴(210)의 상기 바닥면(210L)과 다른 높이에 위치할 수 있다. 일부 실시예들에 따르면, 상기 제3 절연패턴(220)의 상기 바닥면(220L)은 상기 제1 절연패턴(210)의 상기 바닥면(210L)보다 낮은 높이에 위치할 수 있다. 상기 제3 절연패턴(220)의 상기 바닥면(220L) 및 상기 제1 절연패턴(210)의 상기 바닥면(210L)은 상기 기판(10)의 상기 상면(10U)에 대하여 기울어지도록 서로 정렬될 수 있다.
상기 제1 내지 제3 절연패턴들(210, 200, 220)의 상기 바닥면들(210L, 200L, 220L)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접촉할 수 있다. 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)는 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면의 수직적 연장 방향(일 예로, 상기 제1 방향(D1))에 따른 폭(SP_W)을 가질 수 있다. 상기 수직부(SP)의 상기 폭(SP_W)은 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면으로부터 멀어질수록 증가할 수 있다.
도 2, 도 3, 및 도 6a를 참조하면, 더미 데이터 저장 패턴(DSPr)이 상기 수직 반도체 패턴들(VS)의 각각과 상기 기판(10, 또는 상기 웰 영역(10w)) 사이에 배치될 수 있다. 상기 더미 데이터 저장 패턴(DSPr)은 상기 기판(10) 또는 상기 웰 영역(10w) 내에 제공될 수 있고, 상기 수직 반도체 패턴들(VS)의 각각은 상기 더미 데이터 저장 패턴(DSPr)에 의해 상기 기판(10) 또는 상기 웰 영역(10w)으로부터 이격될 수 있다. 상기 더미 데이터 저장 패턴(DSPr)은 상기 수직 반도체 패턴들(VS)의 각각의 바닥면과 상기 기판(10, 또는 상기 웰 영역(10w)) 사이에 개재될 수 있고, 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면 상으로 연장될 수 있다. 상기 더미 데이터 저장 패턴(DSPr)은 일 단면의 관점에서, U자 형태를 가질 수 있다. 상기 데이터 저장 패턴(DSP)은 상기 제1 방향(D1)을 따라 상기 더미 데이터 저장 패턴(DSPr)으로부터 이격될 수 있다.
상기 더미 데이터 저장 패턴(DSPr)의 최상부면은 상기 기판(10)의 상기 상면(10U)보다 낮은 높이에 위치할 수 있다. 상기 더미 데이터 저장 패턴(DSPr)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)를 사이에 두고 상기 데이터 저장 패턴(DSP)으로부터 수직적으로 이격될 수 있다. 상기 더미 데이터 저장 패턴(DSPr)의 상기 최상부면은 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접촉할 수 있다. 상기 더미 데이터 저장 패턴(DSPr)은 상기 데이터 저장 패턴(DSP)과 실질적으로 동일한 박막 구조를 가질 수 있다. 일 예로, 상기 더미 데이터 저장 패턴(DSPr)은 상기 수직 반도체 패턴들(VS)의 각각과 상기 기판(10, 또는 상기 웰 영역(10w)) 사이의 제1 더미 절연패턴(210r), 상기 제1 더미 절연패턴(210r)과 상기 기판(10, 또는 상기 웰 영역(10w)) 사이의 제2 더미 절연패턴(200r), 및 상기 제1 더미 절연패턴(210r)과 상기 수직 반도체 패턴들(VS)의 각각 사이의 제3 더미 절연패턴(220r)을 포함할 수 있다. 상기 제1 더미 절연패턴(210r), 상기 제2 더미 절연패턴(200r), 및 상기 제3 더미 절연패턴(220r)은 상기 제1 절연패턴(210), 상기 제2 절연패턴(200), 및 상기 제3 절연패턴(220)과 각각 동일한 물질을 포함할 수 있다.
도 2 및 도 3을 다시 참조하면, 매립 절연 패턴(160)이 상기 수직 반도체 패턴들(VS)의 각각의 내부를 채울 수 있다. 상기 매립 절연 패턴(160)은 일 예로, 실리콘 산화물을 포함할 수 있다. 도전 패드(150)가 상기 수직 반도체 패턴들(VS)의 각각 상에 제공될 수 있다. 상기 도전 패드(150)는 상기 매립 절연 패턴(160)의 상면 및 상기 수직 반도체 패턴들(VS)의 각각의 최상부면을 덮을 수 있다. 상기 도전 패드(150)는 불순물이 도핑된 반도체 물질 및/또는 도전 물질을 포함할 수 있다. 상기 데이터 저장 패턴(DSP)은 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면으로부터 상기 도전 패드(150)의 측면 상으로 연장될 수 있다. 상기 데이터 저장 패턴(DSP)은 상기 도전 패드(150)의 상기 측면을 둘러쌀 수 있고, 상기 데이터 저장 패턴(DSP)의 최상부면은 상기 도전 패드(150)의 상면과 실질적으로 공면을 이룰 수 있다.
공통 소스 플러그들(CSP)이 상기 전극 구조체(ST)의 양 측에 각각 제공될 수 있고, 상기 기판(10) 또는 상기 웰 영역(10w)에 접속될 수 있다. 상기 공통 소스 플러그들(CSP)은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 전극 구조체(ES)를 사이에 두고 상기 제3 방향(D3)으로 서로 이격될 수 있다. 상기 공통 소스 플러그들(CSP)은 상기 소스 구조체(SC)의 양 측에 각각 배치될 수 있고, 상기 소스 구조체(SC)를 사이에 두고 상기 제3 방향(D3)으로 서로 이격될 수 있다. 일부 실시예들에 따르면, 상기 전극 구조체(ST)는 서로 인접하는 공통 소스 영역들 사이에 배치될 수 있다. 상기 공통 소스 영역들은 상기 전극 구조체(ST)의 양 측의 상기 기판(10) 내에 제공되어 상기 제2 방향(D2)으로 연장될 수 있다. 이 경우, 상기 공통 소스 플러그들(CSP)은 상기 전극 구조체(ST)의 양 측에 각각 제공되어 상기 공통 소스 영역들에 각각 접속될 수 있다. 측면 절연 스페이서들(SS)이 상기 전극 구조체(ST)의 양 측에 각각 제공될 수 있다. 상기 측면 절연 스페이서들(SS)의 각각은 상기 공통 소스 플러그들(CSP)의 각각과 상기 전극 구조체(ST) 사이에 개재될 수 있다. 상기 측면 절연 스페이서들(SS)의 각각은 상기 공통 소스 플러그들(CSP)의 각각과 상기 소스 구조체(SC) 사이로 연장될 수 있고, 상기 기판(10) 또는 상기 웰 영역(10w)과 접촉할 수 있다. 상기 공통 소스 플러그들(CSP)은 도전 물질을 포함할 수 있고, 상기 측면 절연 스페이서들(SS)은 일 예로, 실리콘 질화물을 포함할 수 있다.
캐핑 절연막(120)이 상기 전극 구조체(ST) 상에 제공될 수 있고, 상기 전극 구조체(ST)의 상면 및 상기 도전 패드(150)의 상기 상면을 덮을 수 있다. 상기 캐핑 절연막(120)의 상면은 상기 공통 소스 플러그들(CSP)의 상면들과 실질적으로 공면(coplanar)을 이룰 수 있다. 층간 절연막(130)이 상기 캐핑 절연막(120) 상에 제공될 수 있고, 상기 공통 소스 플러그들(CSP)의 상기 상면들을 덮을 수 있다. 상기 캐핑 절연막(120) 및 상기 층간 절연막(130)은 절연 물질(일 예로, 실리콘 산화물)을 포함할 수 있다. 제1 콘택(125)이 상기 도전 패드(150) 상에 제공될 수 있다. 상기 제1 콘택(125)은 상기 캐핑 절연막(120)을 관통하여 상기 도전 패드(150)에 연결될 수 있다. 제2 콘택(135)이 상기 층간 절연막(130)을 관통하여 상기 제1 콘택(125)에 연결될 수 있다. 상기 제1 콘택(125) 및 상기 제2 콘택(135)은 도전 물질을 포함할 수 있다. 비트 라인들(BL)이 상기 층간 절연막(130) 상에 제공될 수 있다. 상기 비트 라인들(BL)은 상기 제3 방향(D3)으로 연장될 수 있고, 상기 제2 방향(D2)으로 서로 이격될 수 있다. 상기 수직 반도체 패턴들(VS)은 상기 제1 콘택(125) 또는 상기 제2 콘택(135)과 연결되지 않는 더미 수직 반도체 패턴(DVS)를 포함할 수 있다. 상기 더미 수직 반도체 패턴(DVS)을 제외한, 상기 수직 반도체 패턴들(VS)의 각각은 상기 제1 콘택(125) 및 상기 제2 콘택(135)을 통해 상기 비트 라인들(BL) 중 대응하는 비트 라인(BL)에 전기적으로 연결될 수 있다. 상기 비트 라인들(BL)은 도전 물질을 포함할 수 있다. 도 1의 메모리 셀 어레이의 소거 동작시 상기 소스 구조체(SC)에 소거 전압이 인가됨에 따라, 도 1의 소거 제어 트랜지스터(ECT)에서 게이트 유도 누설 전류가 발생될 수 있다. 이에 따라, 도 1의 메모리 셀들에 대한 소거 동작이 수행될 수 있다.
도 7a는 본 발명의 일부 실시예들에 따른 3차원 반도체 메모리 장치의 일부를 나타내는 단면도로, 도 3의 A부분에 대응하는 확대도이다. 도 7b는 도 7a의 AA부분의 확대도이다. 설명의 간소화를 위해, 도 1 내지 도 5, 도 6a, 및 도 6b를 참조하여 설명한, 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치와 차이점을 주로 설명한다.
도 7a 및 도 7b를 참조하면, 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 소거 제어 게이트 전극(EGE)의 바닥면(EGE_L)보다 낮은 높이에 위치할 수 있고, 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접촉할 수 있다. 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수평부(HP)의 상면(HP_U)보다 높은 위치에 위치할 수 있다.
상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 기판(10)의 상기 상면(10U)에 실질적으로 평행할 수 있다. 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 실질적으로 평평(flat)할 수 있다. 구체적으로, 상기 제1 절연패턴(210)의 바닥면(210L), 상기 제2 절연패턴(200)의 바닥면(200L), 및 상기 제3 절연패턴(220)의 바닥면(220L)은 상기 기판(10)의 상기 상면(10U)에 대하여 실질적으로 동일한 높이에 위치할 수 있다. 상기 제1 내지 제3 절연패턴들(210, 200, 220)의 상기 바닥면들(210L, 200L, 220L)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접촉할 수 있다. 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)는 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면의 수직적 연장 방향(일 예로, 상기 제1 방향(D1))에 따른 폭(SP_W)을 가질 수 있다. 상기 수직부(SP)의 상기 폭(SP_W)은 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면으로부터 멀어짐에 따라 실질적으로 일정할 수 있다.
도 8a는 본 발명의 일부 실시예들에 따른 3차원 반도체 메모리 장치의 일부를 나타내는 단면도로, 도 3의 A부분에 대응하는 확대도이다. 도 8b는 도 8a의 AA부분의 확대도이다. 설명의 간소화를 위해, 도 1 내지 도 5, 도 6a, 및 도 6b를 참조하여 설명한, 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치와 차이점을 주로 설명한다.
도 8a 및 도 8b를 참조하면, 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 소거 제어 게이트 전극(EGE)의 바닥면(EGE_L)보다 낮은 높이에 위치할 수 있고, 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접촉할 수 있다. 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수평부(HP)의 상면(HP_U)보다 높은 위치에 위치할 수 있다.
상기 데이터 저장 패턴(DSP)은 상기 제1 절연패턴(210), 상기 제2 절연패턴(200), 및 상기 제3 절연패턴(220)을 포함할 수 있고, 상기 제2 절연패턴(200)은 제1 부분(P1), 및 상기 제1 부분(P1)과 상기 제1 소스 도전 패턴(SCP1) 사이에 개재되어 상기 제1 소스 도전 패턴(SCP1)과 접하는 제2 부분(P2)을 포함할 수 있다. 상기 제2 절연패턴(200)의 상기 제2 부분(P2)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접할 수 있다. 일 예로, 상기 제2 절연패턴(200)의 상기 제2 부분(P2)은 상기 제2 절연패턴(200)의 상기 제1 부분(P1)과 다른 물질을 포함할 수 있다. 다른 예로, 상기 제2 절연패턴(200)의 상기 제2 부분(P2)은 상기 제2 절연패턴(200)의 상기 제1 부분(P1)과 동일한 물질을 포함하되, 상기 제1 부분(P1)보다 밀도가 낮은 물질을 포함할 수도 있다. 상기 제2 절연패턴(200)의 상기 제2 부분(P2)은 일 예로, 실리콘 산화막을 포함할 수 있다.
상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 기판(10)의 상기 상면(10U)에 실질적으로 평행할 수 있다. 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 실질적으로 평평(flat)할 수 있다. 구체적으로, 상기 제1 절연패턴(210)의 바닥면(210L), 상기 제2 절연패턴(200)의 바닥면(200L), 및 상기 제3 절연패턴(220)의 바닥면(220L)은 상기 기판(10)의 상기 상면(10U)에 대하여 실질적으로 동일한 높이에 위치할 수 있다. 상기 제2 절연패턴(200)의 상기 바닥면(200L)은 상기 제2 절연패턴(200)의 상기 제2 부분(P2)의 바닥면에 대응할 수 있다. 상기 제1 내지 제3 절연패턴들(210, 200, 220)의 상기 바닥면들(210L, 200L, 220L)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접촉할 수 있다. 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)는 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면의 수직적 연장 방향(일 예로, 상기 제1 방향(D1))에 따른 폭(SP_W)을 가질 수 있다. 상기 수직부(SP)의 상기 폭(SP_W)은 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면으로부터 멀어짐에 따라 실질적으로 일정할 수 있다.
도 9a는 본 발명의 일부 실시예들에 따른 3차원 반도체 메모리 장치의 일부를 나타내는 단면도로, 도 3의 A부분에 대응하는 확대도이다. 도 9b는 도 9a의 AA부분의 확대도이다. 설명의 간소화를 위해, 도 1 내지 도 5, 도 6a, 및 도 6b를 참조하여 설명한, 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치와 차이점을 주로 설명한다.
도 9a 및 도 9b를 참조하면, 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 소거 제어 게이트 전극(EGE)의 바닥면(EGE_L)보다 낮은 높이에 위치할 수 있고, 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접촉할 수 있다. 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수평부(HP)의 상면(HP_U)보다 높은 위치에 위치할 수 있다.
상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)의 일부는, 상기 기판(10)의 상기 상면(10U)에 대하여, 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)의 다른 일부와 다른 높이에 위치할 수 있다. 구체적으로, 상기 제2 절연패턴(200)의 바닥면(200L)은 상기 제1 절연패턴(210)의 바닥면(210L)과 다른 높이에 위치할 수 있다. 일부 실시예들에 따르면, 상기 제2 절연패턴(200)의 상기 바닥면(200L)은 상기 제1 절연패턴(210)의 상기 바닥면(210L)보다 높은 높이에 위치할 수 있다. 상기 제3 절연패턴(220)의 바닥면(220L)은 상기 제1 절연패턴(210)의 바닥면(210L)과 다른 높이에 위치할 수 있다. 일부 실시예들에 따르면, 상기 제3 절연패턴(220)의 상기 바닥면(220L)은 상기 제1 절연패턴(210)의 상기 바닥면(210L)보다 높은 높이에 위치할 수 있다. 상기 제1 절연패턴(210)의 상기 바닥면(210L)은 상기 제2 절연패턴(200)의 상기 바닥면(200L) 및 상기 제3 절연패턴(220)의 상기 바닥면(220L)보다 낮은 높이에 위치할 수 있다. 즉, 상기 제1 절연패턴(210)은 상기 제2 및 제3 절연패턴들(200, 220)보다 상기 기판(10)을 향하여 돌출될 수 있다.
상기 제1 내지 제3 절연패턴들(210, 200, 220)의 상기 바닥면들(210L, 200L, 220L)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접촉할 수 있다. 상기 제1 절연패턴(210)의 상기 돌출된 부분은 상기 수직부(SP) 내에 제공되어 상기 수직부(SP)에 의해 덮일 수 있다. 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)는 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면의 수직적 연장 방향(일 예로, 상기 제1 방향(D1))에 따른 폭(SP_W)을 가질 수 있다. 상기 수직부(SP)의 상기 폭(SP_W)은 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면으로부터 멀어짐에 따라 감소하다가 증가할 수 있다.
도 10a는 본 발명의 일부 실시예들에 따른 3차원 반도체 메모리 장치의 일부를 나타내는 단면도로, 도 3의 A부분에 대응하는 확대도이다. 도 10b는 도 10a의 AA부분의 확대도이다. 설명의 간소화를 위해, 도 1 내지 도 5, 도 6a, 및 도 6b를 참조하여 설명한, 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치와 차이점을 주로 설명한다.
도 10a 및 도 10b를 참조하면, 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 소거 제어 게이트 전극(EGE)의 바닥면(EGE_L)보다 낮은 높이에 위치할 수 있고, 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접촉할 수 있다. 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수평부(HP)의 상면(HP_U)보다 높은 위치에 위치할 수 있다.
상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)의 일부는, 상기 기판(10)의 상기 상면(10U)에 대하여, 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)의 다른 일부와 다른 높이에 위치할 수 있다. 구체적으로, 상기 제2 절연패턴(200)의 바닥면(200L)은 상기 제1 절연패턴(210)의 바닥면(210L)과 다른 높이에 위치할 수 있다. 일부 실시예들에 따르면, 상기 제2 절연패턴(200)의 상기 바닥면(200L)은 상기 제1 절연패턴(210)의 상기 바닥면(210L)보다 낮은 높이에 위치할 수 있다. 상기 제3 절연패턴(220)의 바닥면(220L)은 상기 제1 절연패턴(210)의 상기 바닥면(210L)과 다른 높이에 위치할 수 있다. 일부 실시예들에 따르면, 상기 제3 절연패턴(220)의 상기 바닥면(220L)은 상기 제1 절연패턴(210)의 상기 바닥면(210L)보다 높은 높이에 위치할 수 있다. 상기 제1 내지 제3 절연패턴들(210, 200, 220)의 상기 바닥면들(210L, 200L, 220L)은 상기 기판(10)의 상기 상면(10U)에 대하여 기울어지도록 서로 정렬될 수 있다.
상기 제1 내지 제3 절연패턴들(210, 200, 220)의 상기 바닥면들(210L, 200L, 220L)은 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)와 접촉할 수 있다. 상기 제1 소스 도전 패턴(SCP1)의 상기 수직부(SP)는 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면의 수직적 연장 방향(일 예로, 상기 제1 방향(D1))에 따른 폭(SP_W)을 가질 수 있다. 상기 수직부(SP)의 상기 폭(SP_W)은 상기 수직 반도체 패턴들(VS)의 각각의 상기 측면으로부터 멀어질수록 감소할 수 있다.
본 발명의 개념에 따르면, 상기 기판(10) 상에 상기 소스 구조체(SC) 및 상기 전극 구조체(ST)가 차례로 적층될 수 있고, 상기 수직 반도체 패턴(VS)이 상기 소스 구조체(SC) 및 상기 전극 구조체(ST)를 관통할 수 있다. 상기 소스 구조체(SC)의 상기 제1 소스 도전 패턴(SCP1)은 상기 수직 반도체 패턴(VS)의 하부 측면과 직접 접촉할 수 있고, 이에 따라, 상기 수직 반도체 패턴(VS)과 상기 제1 소스 도전 패턴(SCP1) 사이의 전기적 연결을 위한 공정들이 생략될 수 있다.
더하여, 상기 제1 소스 도전 패턴(SCP1)은 상기 수평부(HP)로부터 상기 제1 방향(D1)으로 돌출된 상기 수직부(SP)를 포함할 수 있고, 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)은 상기 수직부(SP)와 접할 수 있다. 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)의 프로파일을 다양하게 변경함으로써, 상기 소거 제어 게이트 전극(EGE)과 상기 제1 소스 도전 패턴(SCP1) 사이의 거리가 최적화될 수 있다. 이에 따라, 메모리 셀 어레이의 소거 동작시 게이트 유도 드레인 누설 발생이 최적화될 수 있고, 이로 인해, 3차원 반도체 메모리 장치의 동작 특성이 향상될 수 있다.
도 11 내지 도 22는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 도면들로, 도 2의 I-I'에 따라 자른 단면도들이다. 도 23a 내지 도 27은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 데이터 저장 패턴의 다양한 형성방법을 나타내는 도면들로, 도 19의 B부분에 대응하는 확대도들이다. 설명의 간소화를 위해, 도 1 내지 도 5, 도 6a, 및 도 6b를 참조하여 설명한, 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치와 중복되는 설명은 생략된다.
도 2 및 도 11을 참조하면, 기판(10) 상에 절연막(11a)이 형성될 수 있다. 상기 기판(10)은 반도체 기판(예컨대, 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판)일 수 있고, 상기 절연막(11a)은 일 예로, 실리콘 산화막을 포함할 수 있다.
도 2 및 도 12를 참조하면, 상기 절연막(11a) 상에 하부 희생 패턴(LSP) 및 마스크 패턴(MP)이 차례로 형성될 수 있다. 상기 하부 희생 패턴(LSP)을 형성하는 것은, 상기 절연막(11a) 상에 하부 희생막을 형성하는 것, 상기 하부 희생막 상에 상기 마스크 패턴(MP)을 형성하는 것, 및 상기 마스크 패턴(MP)을 식각 마스크로 이용하여 상기 하부 희생막을 식각함으로써 상기 절연막(11a)을 노출하는 것을 포함할 수 있다. 상기 식각 공정에 의해, 상기 하부 희생 패턴(LSP)은 상기 절연막(11a)을 노출하는 개구부(250)를 포함할 수 있다. 상기 하부 희생 패턴(LSP)은 상기 절연막(11a)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 일 예로, 상기 하부 희생 패턴(LSP)은 실리콘 질화막, 실리콘 산질화막, 실리콘 카바이드, 및 실리콘 저마늄 중의 적어도 하나를 포함할 수 있다.
도 2 및 도 13을 참조하면, 상기 하부 희생 패턴(LSP)이 형성된 후, 상기 마스크 패턴(MP)이 제거될 수 있다. 이 후, 상기 하부 희생 패턴(LSP) 상에 버퍼 절연막(12) 및 소스 도전막(SCP)이 차례로 형성될 수 있다. 상기 버퍼 절연막(12)은 상기 하부 희생 패턴(LSP)의 상면, 및 상기 개구부(250)에 의해 노출된 상기 하부 희생 패턴(LSP)의 측면을 균일한 두께로 덮도록 형성될 수 있다. 상기 소스 도전막(SCP)은 상기 하부 희생 패턴(LSP)의 상기 상면 및 상기 개구부(250)의 내면을 균일한 두께로 덮도록 형성될 수 있다. 상기 소스 도전막(SCP)이 상기 개구부(250)의 상기 내면을 균일한 두께로 덮음에 따라, 상기 소스 도전막(SCP)의 상면은 상기 개구부(250)를 향하여 리세스된 면(255)을 포함할 수 있다. 상기 버퍼 절연막(12)은 일 예로, 실리콘 산화막을 포함할 수 있다. 상기 소스 도전막(SCP)은 일 예로, N형 도펀트들이 도핑된 폴리실리콘막을 포함할 수 있다.
도 2 및 도 14를 참조하면, 분리막(13)이 상기 소스 도전막(SCP)의 상기 리세스된 면(255)을 덮도록 형성될 수 있다. 상기 분리막(13)을 형성하는 것은, 상기 소스 도전막(SCP) 상에 상기 분리막(13)을 형성하는 것, 및 상기 소스 도전막(SCP)의 상면이 노출되도록 상기 분리막(13)을 평탄화하는 것을 포함할 수 있다. 상기 분리막(13)은 일 예로, 실리콘 산화물을 포함할 수 있다.
도 2 및 도 15를 참조하면, 상기 소스 도전막(SCP) 상에 하부 절연막들(110a) 및 하부 희생막들(LSL)이 교대로 적층될 수 있다. 상기 하부 희생막들(LSL)은 상기 하부 절연막들(110a)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 일부 실시예들에 따르면, 상기 하부 희생막들(LSL)은 상기 하부 희생 패턴(LSP)과 동일한 물질을 포함할 수 있다. 상기 하부 희생막들(LSL) 중 최상층 하부 희생막(LSL) 상에 평탄 절연막(50)이 형성될 수 있다. 상기 평탄 절연막(50)은 상기 하부 절연막들(110a)보다 두꺼운 두께를 가지도록 형성될 수 있고, 일 예로, 실리콘 산화막을 포함할 수 있다. 상기 평탄 절연막(50) 상에 상부 절연막들(110b) 및 상부 희생막들(USL)이 교대로 적층될 수 있다. 상기 상부 희생막들(USL)은 상기 상부 절연막들(110b)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 일부 실시예들에 따르면, 상기 상부 희생막들(USL)은 상기 하부 희생막들(LSL) 및 상기 하부 희생 패턴(LSP)과 동일한 물질을 포함할 수 있다. 일 예로, 상기 상부 및 하부 희생막들(USL, LSL)은 실리콘 질화막을 포함할 수 있고, 상기 상부 및 하부 절연막들(110b, 110a)은 실리콘 산화막을 포함할 수 있다. 이하에서, 상기 상부 및 하부 희생막들(USL, LSL), 상기 상부 및 하부 절연막들(110b, 110a), 및 상기 평탄 절연막(50)은 몰드 구조체(MS)로 지칭될 수 있다.
도 2 및 도 16을 참조하면, 상기 몰드 구조체(MS) 내에 분리 절연 패턴(105)이 형성될 수 있다. 상기 분리 절연 패턴(105)은 상기 상부 희생막들(USL) 중 최상층의 상부 희생막(USL)을 분리할 수 있다. 즉, 상기 최상층의 상부 희생막(USL)은 상기 분리 절연 패턴(105)에 의해 수평적으로 서로 이격되는 한 쌍의 상부 희생막들(USL)로 분리될 수 있다. 이 후, 상기 몰드 구조체(MS), 상기 소스 도전막(SCP), 상기 버퍼 절연막(12), 상기 하부 희생 패턴(LSP), 및 상기 절연막(11a)을 관통하는 수직 구조체(VP)가 형성될 수 있다. 상기 수직 구조체(VP)를 형성하는 것은, 상기 몰드 구조체(MS), 상기 소스 도전막(SCP), 상기 버퍼 절연막(12), 상기 하부 희생 패턴(LSP), 및 상기 절연막(11a)을 관통하여 상기 기판(10)을 노출하는 수직 홀(VH)을 형성하는 것, 및 상기 수직 홀 내에 데이터 저장층(DSL) 및 수직 반도체 패턴(VS)을 차례로 형성하는 것을 포함할 수 있다. 상기 데이터 저장층(DSL) 및 상기 수직 반도체 패턴(VS)은 상기 수직 홀(VH)의 일부를 채우고 상기 수직 홀(VH)의 내면을 균일한 두께로 덮도록 형성될 수 있다. 상기 수직 구조체(VP)를 형성하는 것은, 상기 데이터 저장층(DSL) 및 상기 수직 반도체 패턴(VS)이 형성된 후, 상기 수직 홀(VH)의 잔부를 채우는 매립 절연 패턴(160)을 형성하는 것을 더 포함할 수 있다.
상기 데이터 저장층(DSL)은 상기 수직 홀(VH)의 상기 내면 상에 차례로 적층된 블로킹 절연막, 전하 저장막, 및 터널 절연막을 포함할 수 있다. 상기 수직 반도체 패턴(VS)은 화학 기상 증착(CVD) 또는 원자층 증착(ALD) 방법을 이용하여 상기 데이터 저장층(DSL) 상에 균일한 두께로 반도체층을 증착한 후, 상기 몰드 구조체(MS)의 상면이 노출되도록 평탄화 공정을 수행함으로써 형성될 수 있다. 상기 수직 반도체 패턴(VS)은 불순물이 도핑된 반도체이거나 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)일 수 있다. 상기 수직 구조체(VP)를 형성하는 것은, 상기 수직 반도체 패턴(VS)의 상단에 도전 패드(150)를 형성하는 것을 더 포함할 수 있다. 상기 도전 패드(150)의 바닥면은 상기 최상층의 상부 희생막(USL)의 상면보다 높은 높이에 위치할 수 있다. 상기 도전 패드(150)가 형성된 후, 상기 몰드 구조체(MS) 상에 상기 도전 패드(150)의 상면을 덮는 캐핑 절연막(120)이 형성될 수 있다.
도 2 및 도 17을 참조하면, 상기 캐핑 절연막(120) 및 상기 몰드 구조체(MS)를 관통하여 상기 소스 도전막(SCP)을 노출시키는 트렌치들(T)이 형성될 수 있다. 상기 트렌치들(T)은 상기 제2 방향(D2)을 연장될 수 있고 상기 제3 방향(D3)으로 서로 이격될 수 있다. 상기 트렌치들(T)은 상기 수직 구조체들(VP)로부터 수평적으로 이격될 수 있다. 상기 트렌치들(T)의 각각의 내면 상에 희생 스페이서막(170)이 형성될 수 있다. 상기 희생 스페이서막(170)은 트렌치들(T)의 각각의 일부를 채우고 상기 트렌치들(T)의 상기 내면을 균일한 두께로 덮도록 형성될 수 있다. 상기 희생 스페이서막(170)은 상기 몰드 구조체(MS)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 일 예로, 상기 희생 스페이서막(170)은 폴리실리콘막을 포함할 수 있다.
도 2 및 도 18을 참조하면, 상기 희생 스페이서막(170)을 이방성 식각하여 상기 트렌치들(T)의 각각의 내측면을 상에 희생 스페이서(171)가 형성될 수 있다. 상기 희생 스페이서막(170)의 상기 이방성 식각 공정 동안, 상기 트렌치들(T)의 각각에 의해 노출된 상기 소스 도전막(SCP)의 일부, 및 상기 버퍼 절연막(12)의 일부가 식각될 수 있고, 그 결과, 상기 트렌치들(T)의 각각 내에 상기 하부 희생 패턴(LSP)을 노출하는 관통 홀(H)이 형성될 수 있다. 등방성 식각 공정을 수행함으로써 상기 관통 홀(H)에 의해 노출된 상기 하부 희생 패턴(LSP)이 제거될 수 있다. 상기 하부 희생 패턴(LSP)이 제거됨에 따라, 상기 데이터 저장층(DSL)의 일부를 노출하는 수평 리세스 영역(HR)이 형성될 수 있다. 상기 등방성 식각 공정은 상기 희생 스페이서(171), 상기 소스 도전막(SCP), 상기 버퍼 절연막(12), 및 상기 절연막(11a)에 대하여 식각 선택성을 갖는 식각 조건을 이용하여 수행될 수 있다. 상기 수평 리세스 영역(HR)은 상기 관통 홀(H)로부터 상기 소스 도전막(SCP)과 상기 기판(10) 사이로 수평적으로 연장될 수 있고, 상기 소스 도전막(SCP)과 상기 기판(10) 사이의 빈 영역일 수 있다. 상기 하부 희생 패턴(LSP)의 상기 개구부(250) 내에 채워진, 상기 소스 도전막(SCP)의 일부는, 상기 수평 리세스 영역(HR)이 형성되는 동안 상기 몰드 구조체(MS)가 무너지는 것을 방지하는 지지대 역할을 할 수 있다.
도 2 및 도 19를 참조하면, 상기 수평 리세스 영역(HR)에 의해 노출된, 상기 데이터 저장층(DSL)의 일부를 제거하여 상기 수직 반도체 패턴(VS)의 측면의 일부를 노출할 수 있다. 상기 데이터 저장층(DSL)의 상기 일부가 제거됨에 따라, 상기 데이터 저장층(DSL)은 수직적으로 서로 이격된 데이터 저장 패턴(DSP) 및 더미 데이터 저장 패턴(DSPr)으로 분리될 수 있다. 상기 데이터 저장층(DSL)의 상기 일부를 제거하는 것은, 상기 기판(10), 상기 소스 도전막(SCP), 상기 수직 반도체 패턴(VS), 및 상기 희생 스페이서(171)에 대해 식각 선택성을 갖는 식각 공정을 수행하여 상기 절연막(11a)의 일부 및 상기 버퍼 절연막(12)을 제거하는 것을 포함할 수 있다. 이에 따라, 상기 소스 도전막(SCP)의 바닥면 및 상기 기판(10)의 상면이 상기 수평 리세스 영역(HR)에 의해 노출될 수 있다. 상기 데이터 저장층(DSL)의 상기 일부가 제거됨에 따라, 언더컷 영역(UC)이 형성될 수 있다. 상기 언터컷 영역(UC)은 상기 수평 리세스 영역(HR)으로부터 수직적으로(일 예로, 상기 제1 방향(D1)을 따라) 연장되는 빈 영역일 수 있다. 상기 언터컷 영역(UC)은 상기 수직 반도체 패턴(VS)의 상기 측면과 상기 소스 도전막(SCP)의 측면 사이, 및 상기 수직 반도체 패턴(VS)의 상기 측면과 상기 기판(10) 사이로 연장될 수 있다. 상기 언터컷 영역(UC)은 상기 데이터 저장 패턴(DSP)의 바닥면 및 상기 더미 데이터 저장 패턴(DSPr)의 상면을 노출할 수 있다. 상기 데이터 저장층(DSL)의 상기 일부를 제거하는 식각 공정을 다양하게 변경함에 따라, 상기 데이터 저장 패턴(DSP)의 상기 바닥면 및 상기 더미 데이터 저장 패턴(DSPr)의 상기 상면의 프로파일이 다양하게 변경될 수 있다.
도 23a 내지 도 23c는 상기 데이터 저장 패턴(DSP)의 형성방법의 일 예를 나타낸다.
도 23a를 참조하면, 상기 데이터 저장층(DSL)은 상기 수직 반도체 패턴(VS)과 상기 몰드 구조체(MS) 사이의 제1 절연막(210a), 상기 제1 절연막(210a)과 상기 몰드 구조체(MS) 사이의 제2 절연막(200a), 및 상기 제1 절연막(210a)과 상기 수직 반도체 패턴(VS) 사이의 제3 절연막(220a)을 포함할 수 있다. 상기 제1 절연막(210a), 상기 제2 절연막(200a), 및 상기 제3 절연막(220a)은 NAND 플래시 메모리 장치의 전하 저장막, 블로킹 절연막, 및 터널 절연막에 각각 대응할 수 있다. 상기 수평 리세스 영역(HR)은 상기 데이터 저장층(DSL)의 제2 절연막(200a)을 노출할 수 있다. 상기 데이터 저장층(DSL)의 상기 일부를 제거하는 것은, 제1 식각 공정을 수행하여 상기 제2 절연막(200a)의 일부를 식각하는 것을 포함할 수 있다. 상기 제1 식각 공정은 상기 기판(10), 상기 소스 도전막(SCP), 상기 희생 스페이서(171), 및 상기 제1 절연막(210a)에 대하여 식각 선택성을 갖는 식각 조건으로 수행될 수 있다. 상기 제1 식각 공정에 의해 상기 절연막(11a)의 일부 및 상기 버퍼 절연막(12)이 제거될 수 있고, 상기 제1 절연막(210a)이 노출될 수 있다. 상기 제1 식각 공정에 의해 상기 제2 절연막(200a)의 잔부(200r)가 상기 기판(10) 내에 남을 수 있다. 상기 제1 식각 공정은 일 예로, 불산(HF) 등을 이용한 습식 식각 공정일 수 있다.
도 23b를 참조하면, 상기 데이터 저장층(DSL)의 상기 일부를 제거하는 것은, 제2 식각 공정을 수행하여 상기 제1 절연막(210a)의 일부를 식각하는 것을 포함할 수 있다. 상기 제2 식각 공정은 상기 기판(10), 상기 소스 도전막(SCP), 상기 희생 스페이서(171), 및 상기 제1 및 제3 절연막들(200a, 220a)에 대하여 식각 선택성을 갖는 식각 조건으로 수행될 수 있다. 상기 제2 식각 공정에 의해 상기 제3 절연막(220a)이 노출될 수 있고, 상기 제1 절연막(210a)의 잔부(210r)가 상기 기판(10) 내에 남을 수 있다. 상기 제2 식각 공정은 일 예로, 인산 등을 이용한 습식 식각 공정일 수 있다.
도 23c를 참조하면, 상기 데이터 저장층(DSL)의 상기 일부를 제거하는 것은, 제3 식각 공정을 수행하여 상기 제3 절연막(220a)의 일부를 식각하는 것을 포함할 수 있다. 상기 제3 식각 공정은 상기 기판(10), 상기 소스 도전막(SCP), 상기 희생 스페이서(171), 상기 수직 반도체 패턴(VS), 및 상기 제1 절연막(210a)에 대하여 식각 선택성을 갖는 식각 조건으로 수행될 수 있다. 상기 제3 식각 공정에 의해 상기 제2 및 제3 절연막들(200a, 220a)의 각각의 일부가 식각될 수 있다. 상기 제3 식각 공정에 의해 상기 수직 반도체 패턴(VS)의 측면이 노출될 수 있고, 상기 제3 절연막(220a)의 잔부(220r)가 상기 기판(10) 내에 남을 수 있다. 상기 제3 식각 공정은 일 예로, 불산 등을 이용한 습식 식각 공정일 수 있다.
상기 제1 내지 제3 식각 공정들을 수행함으로써, 상기 언더컷 영역(UC)이 형성될 수 있다. 상기 제1 절연막(210a)은 상기 언더컷 영역(UC)에 의해 수직적으로 서로 이격된 제1 절연패턴(210) 및 제1 더미 절연패턴(210r)으로 분리될 수 있고, 상기 제2 절연막(200a)은 상기 언더컷 영역(UC)에 의해 수직적으로 서로 이격된 제2 절연패턴(200) 및 제2 더미 절연패턴(200r)으로 분리될 수 있다. 상기 제3 절연막(220a)은 상기 언더컷 영역(UC)에 의해 수직적으로 서로 이격된 제3 절연패턴(220) 및 제3 더미 절연패턴(220r)으로 분리될 수 있다. 상기 제1 내지 제3 절연패턴들(210, 200, 220)은 상기 데이터 저장 패턴(DSP)을 구성할 수 있다. 상기 제1 내지 제3 더미 절연패턴들(210r, 200r, 220r)은 상기 제1 절연막(210a)의 잔부(210r), 상기 제2 절연막(200a)의 잔부(200r), 및 상기 제3 절연막(220a)의 잔부(220r)에 각각 대응할 수 있고, 상기 더미 데이터 저장 패턴(DSPr)을 구성할 수 있다. 상기 제1 내지 제3 식각 공정들의 상기 식각 조건들을 조절함으로써, 상기 데이터 저장 패턴(DSP)은, 도 6a 및 도 6b를 참조하여 설명한 바와 같이, 상기 제2 절연패턴(200)의 상기 바닥면(200L)이 상기 제1 절연패턴(210)의 상기 바닥면(210L)보다 높은 높이에 위치하고, 상기 제3 절연패턴(220)의 상기 바닥면(220L)이 상기 제1 절연패턴(210)의 상기 바닥면(210L)보다 낮은 높이에 위치하도록 형성될 수 있다.
도 24는 상기 데이터 저장 패턴(DSP)의 형성방법의 다른 예를 나타낸다.
먼저, 도 23a 및 도 23b를 참조하여 설명한 바와 같이, 상기 제1 및 제2 식각 공정들을 수행함으로써 상기 제2 절연막(200a)의 일부 및 상기 제1 절연막(210a)의 일부가 식각될 수 있다. 상기 제2 식각 공정에 의해 상기 제3 절연막(220a)이 노출될 수 있다.
도 24를 참조하면, 상기 데이터 저장층(DSL)의 상기 일부를 제거하는 것은, 제4 식각 공정을 수행하여 상기 제3 절연막(220a)의 일부를 식각하는 것을 포함할 수 있다. 상기 제4 식각 공정은 상기 기판(10), 상기 소스 도전막(SCP), 및 상기 희생 스페이서(171)에 대하여 식각 선택성을 갖는 식각 조건으로 수행될 수 있다. 상기 제4 식각 공정의 상기 식각 조건은 상기 제1 내지 제3 절연막들(210a, 200a, 220a)에 대하여 식각 선택성을 갖지 않을 수 있다. 즉, 상기 제4 식각 공정의 상기 식각 조건 아래에서 상기 제1 내지 제3 절연막들(210a, 200a, 220a)의 식각 속도는 실질적으로 동일할 수 있다. 상기 제4 식각 공정에 의해 상기 제1 내지 제3 절연막들(210a, 200a, 220a)의 각각의 일부가 식각될 수 있다. 상기 제4 식각 공정에 의해 상기 수직 반도체 패턴(VS)의 측면이 노출될 수 있다.
상기 제1, 제2, 및 제4 식각 공정들을 수행함으로써, 상기 언더컷 영역(UC)이 형성될 수 있다. 이에 따라, 상기 제1 내지 제3 절연패턴들(210, 200, 220)을 포함하는 상기 데이터 저장 패턴(DSP), 및 상기 제1 내지 제3 더미 절연패턴들(210r, 200r, 220r)을 포함하는 상기 더미 데이터 저장 패턴(DSPr)이 형성될 수 있다. 본 변형예에 따르면, 상기 제4 식각 공정은 상기 제1 내지 제3 절연막들(210a, 200a, 220a)에 대하여 식각 선택성을 갖지 않되, 상기 제4 식각 공정 동안, 식각 공정의 마이크로 로딩 영향에 따라, 상기 제1 절연막(210a)의 식각량은 상기 제2 및 제3 절연막들(200a, 220a)의 식각량보다 작을 수 있다. 이에 따라, 상기 데이터 저장 패턴(DSP)은, 도 7a 및 도 7b를 참조하여 설명한 바와 같이, 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)이 실질적으로 평평(flat)하도록 형성될 수 있다.
도 25a 및 도 25b는 상기 데이터 저장 패턴(DSP)의 형성방법의 또 다른 예를 나타낸다.
먼저, 도 23a 및 도 23c를 참조하여 설명한 바와 같이, 상기 제1 내지 제3 식각 공정들을 수행함으로써 상기 제2 절연막(200a)의 일부, 상기 제1 절연막(210a)의 일부, 및 상기 제3 절연막(220a)의 일부가 식각될 수 있다. 상기 제3 식각 공정에 의해 상기 수직 반도체 패턴(VS)의 측면이 노출될 수 있다. 상기 제1 내지 제3 식각 공정들을 수행함으로써, 상기 언더컷 영역(UC)이 형성될 수 있다.
도 25a를 참조하면, 상기 수평 리세스 영역(HR) 및 상기 언더컷 영역(UC)의 내면들을 덮은 제4 절연막(190)이 형성될 수 있다. 상기 제4 절연막(190)은 상기 수평 리세스 영역(HR) 및 상기 언더컷 영역(UC)의 내면들을 균일한 두께로 덮을 수 있다. 상기 제4 절연막(190)은 일 예로, 원자층 증착 공정에 의해 형성될 수 있다. 일 예로, 상기 제4 절연막(190)은 상기 제2 절연막(200a)과 다른 물질을 포함할 수 있다. 다른 예로, 상기 제4 절연막(190)은 상기 제2 절연막(200a)과 동일한 물질을 포함하되 상기 제2 절연막(200a)보다 밀도가 낮은 물질을 포함할 수 있다. 일 예로, 상기 제4 절연막(190)은 실리콘 산화막을 포함할 수 있다.
도 25b를 참조하면, 상기 제4 절연막(190)의 일부가 상기 수평 리세스 영역(HR) 및 상기 언더컷 영역(UC)의 상기 내면들로부터 제거될 수 있다. 상기 제4 절연막(190)을 제거하는 것은, 상기 기판(10), 상기 소스 도전막(SCP), 상기 희생 스페이서(171), 및 상기 수직 반도체 패턴(VS)에 대하여 식각 선택성을 갖는 제5 식각 공정을 수행하는 것을 포함할 수 있다. 상기 제5 식각 공정에 의해 상기 수직 반도체 패턴(VS)의 측면이 노출될 수 있다. 상기 제4 절연막(190)의 잔부(190r)는 상기 언더컷 영역(UC)의 일부를 채울 수 있다. 상기 제4 절연막(190)의 상기 잔부(190r)는 상기 제2 절연패턴(200)의 바닥면을 덮을 수 있다. 상기 제4 절연막(190)의 상기 잔부(190r)는, 도 8a 및 도 8b를 참조하여 설명한, 상기 제2 절연패턴(200)의 상기 제2 부분(P2)에 대응할 수 있다. 본 변형예에 따르면, 상기 데이터 저장 패턴(DSP)은, 도 8a 및 도 8b를 참조하여 설명한 바와 같이, 상기 데이터 저장 패턴(DSP)의 상기 바닥면(DSP_L)이 실질적으로 평평(flat)하도록 형성될 수 있다.
도 26a 및 도 26b는 상기 데이터 저장 패턴(DSP)의 형성방법의 또 다른 예를 나타낸다.
먼저, 도 23a 및 도 23b를 참조하여 설명한 바와 같이, 상기 제1 및 제2 식각 공정들을 수행함으로써 상기 제2 절연막(200a)의 일부 및 상기 제1 절연막(210a)의 일부가 식각될 수 있다. 상기 제2 식각 공정에 의해 상기 제3 절연막(220a)이 노출될 수 있다.
도 26a를 참조하면, 산화공정이 수행될 수 있다. 상기 산화공정에 의해 상기 제1 절연막(210a)의 단부, 상기 소스 도전막(SCP)의 바닥면, 및 상기 기판(10)의 상면이 산화되어 산화막(195)이 형성될 수 있다.
도 26b를 참조하면, 상기 산화막(195)이 형성된 후, 도 23c를 참조하여 설명한, 상기 제3 식각 공정을 수행하여 상기 제3 절연막(220a)의 일부가 식각될 수 있다. 상기 제3 식각 공정에 의해 상기 제2 및 제3 절연막들(200a, 220a)의 각각의 일부가 식각될 수 있고, 상기 수직 반도체 패턴(VS)의 측면이 노출될 수 있다. 본 변형예에 따르면, 상기 산화막(195)은 상기 제3 식각 공정 동안 상기 제1 절연막(210a)의 식각을 최소화할 수 있다. 이에 따라, 상기 데이터 저장 패턴(DSP)은, 도 9a 및 도 9b를 참조하여 설명한 바와 같이, 상기 제1 절연패턴(210)이 상기 제2 및 제3 절연패턴들(200, 220)보다 상기 기판(10)을 향하여 돌출되도록 형성될 수 있다. 상기 산화막(195)은 상기 제3 식각 공정 동안 제거될 수 있다.
도 27은 상기 데이터 저장 패턴(DSP)의 형성방법의 또 다른 예를 나타낸다.
도 27을 참조하면, 상기 데이터 저장층(DSL)의 상기 일부를 제거하는 것은, 상기 기판(10), 상기 소스 도전막(SCP), 상기 수직 반도체 패턴(VS), 및 상기 희생 스페이서(171)에 대해 식각 선택성을 갖는 식각 공정을 수행하여 상기 데이터 저장층(DSL)의 상기 일부를 식각하는 것을 포함할 수 있다. 상기 식각 공정의 식각 조건을 조절함으로써, 상기 데이터 저장 패턴(DSP)은, 도 10a 및 도 10b를 참조하여 설명한 바와 같이, 상기 제2 절연패턴(200)의 상기 바닥면(200L)이 상기 제1 절연패턴(210)의 상기 바닥면(210L)보다 낮은 높이에 위치하고, 상기 제3 절연패턴(220)의 상기 바닥면(220L)이 상기 제1 절연패턴(210)의 상기 바닥면(210L)보다 높은 높이에 위치하도록 형성될 수 있다.
도 2 및 도 20을 참조하면, 상기 언더컷 영역(UC), 상기 수평 리세스 영역(HR), 및 상기 관통 홀(H) 내에 측벽 도전막(180)이 형성될 수 있다. 측벽 도전막(180)은 화학 기상 증착(CVD: Chemical Vapor Deposition) 또는 원자층 증착 공정(ALD: Atomic Layer Deposition)을 이용하여 형성될 수 있다. 측벽 도전막(180)은 불순물이 도핑된 반도체막일 수 있으며, 일 예로 N형 도펀트들이 도핑된 폴리실리콘막일 수 있다. 측벽 도전막(180)은 증착 공정에 의해 상기 언더컷 영역(UC), 상기 수평 리세스 영역(HR), 및 상기 관통 홀(H)의 내면을 균일한 두께로 덮을 수 있고, 상기 관통 홀(H)을 완전히 채우지 않을 수 있다. 상기 측벽 도전막(180)을 증착하는 동안, 상기 수평 리세스 영역(HR) 내에 도 6a를 참조하여 설명한 에어 갭들(AG) 또는 씸(seam)이 형성될 수도 있다. 상기 측벽 도전막(180)은 상기 수직 반도체 패턴(VS)의 상기 측면 및 상기 기판(10)의 상기 상면에 직접 접촉할 수 있다.
도 2 및 도 21을 참조하면, 상기 측벽 도전막(180) 상에 등방성 식각 공정을 수행하여 상기 언더컷 영역(UC) 및 상기 수평 리세스 영역(HR) 내에 제1 소스 도전 패턴(SCP1)이 형성될 수 있다. 상기 측벽 도전막(180)의 상기 등방성 식각 공정 동안 상기 희생 스페이서(171)가 식각될 수 있고, 이로 인해, 상기 몰드 구조체(MS)의 측면을 노출하는 게이트 분리 영역들(GIR)이 형성될 수 있다. 상기 측벽 도전막(180) 및 상기 희생 스페이서(171)를 식각하는 상기 등방성 식각 공정은 상기 몰드 구조체(MS)에 대하여 식각 선택성을 갖는 식각 조건을 이용하여 수행될 수 있다. 일 예로, 상기 측벽 도전막(180) 및 상기 희생 스페이서(171)를 식각하는 상기 등방성 식각 공정은 탈이온수의 혼합액(SC1: standard clean 1) 또는 암모니아수(NH4OH)를 이용한 습식 식각 공정일 수 있다.
상기 측벽 도전막(180)의 상기 등방성 식각 공정 동안 상기 소스 도전막(SCP)이 식각될 수 있다. 상기 소스 도전막(SCP)이 식각되어 제2 소스 도전 패턴(SCP2)이 형성될 수 있다. 상기 제1 소스 도전 패턴(SCP1) 및 상기 제2 소스 도전 패턴(SCP2)은 소스 구조체(SC)로 지칭될 수 있다. 상기 게이트 분리 영역들(GIR)은 상기 몰드 구조체(MS)의 상기 측면, 상기 소스 구조체(SC)의 측면, 및 상기 기판(10)의 상면을 노출할 수 있다.
도 2 및 도 22를 참조하면, 상기 게이트 분리 영역들(GIR)에 의해 노출된, 상기 하부 및 상부 희생막들(LSL, USL)이 제거될 수 있다. 이에 따라, 상기 하부 절연막들(110a) 및 상기 상부 절연막들(110b) 사이에 게이트 영역들(GR)이 형성될 수 있다. 상기 게이트 영역들(GR)을 형성하는 것은, 상기 하부 및 상부 절연막들(110a, 110b), 상기 데이터 저장 패턴(DSP), 제1 및 제2 소스 도전 패턴들(SCP1, SCP2), 및 상기 기판(10)에 대하여 식각 선택성을 갖는 식각 공정을 수행하여 상기 하부 및 상부 희생막들(LSL, USL)을 등방성 식각하는 것을 포함할 수 있다. 상기 게이트 영역들(GR)의 각각은 상기 게이트 분리 영역들(GIR) 중 대응하는 하나로부터 수평적으로 연장될 수 있고, 상기 데이터 저장 패턴(DSP)의 측면의 일부를 노출할 수 있다. 이 후, 상기 게이트 영역들(GR)을 채우는 게이트 전극들(EGE, GGE, CGE, SGE)이 형성될 수 있다. 상기 게이트 전극들(EGE, GGE, CGE, SGE)을 형성하는 것은, 일 예로, 상기 게이트 분리 영역들(GIR) 및 상기 게이트 영역들(GR)을 채우는 게이트 전극막을 형성하는 것, 및 상기 게이트 분리 영역들(GIR) 내에 형성된 상기 게이트 전극막의 일부를 제거하여 상기 게이트 영역들(GR) 내에 상기 게이트 전극들(EGE, GGE, CGE, SGE)을 국소적으로 형성하는 것을 포함할 수 있다.
도 2 및 도 3을 다시 참조하면, 상기 게이트 분리 영역들(GIR) 내에 공통 소스 플러그들(CSP)이 각각 형성될 수 있고, 측면 절연 스페이서들(SS)이 상기 게이트 분리 영역들(GIR) 내에 각각 형성될 수 있다. 상기 공통 소스 플러그들(CSP) 및 상기 측면 절연 스페이서들(SS)은 상기 게이트 분리 영역들(GIR) 내에 국소적으로 형성될 수 있다. 상기 캐핑 절연막(120) 내에 제1 콘택(125)이 형성되어 상기 도전 패드(150)에 연결될 수 있다. 층간 절연막(130)이 상기 캐핑 절연막(120) 상에 형성될 수 있고, 상기 공통 소스 플러그들(CSP)의 상면들을 덮을 수 있다. 상기 층간 절연막(130) 내에 제2 콘택(135)이 형성되어 상기 제1 콘택(125)에 연결될 수 있다. 비트 라인들(BL)이 상기 층간 절연막(130) 상에 형성될 수 있다. 상기 수직 반도체 패턴들(VS)은 상기 제1 콘택(125) 또는 상기 제2 콘택(135)과 연결되지 않는 더미 수직 반도체 패턴(DVS)를 포함할 수 있다. 상기 더미 수직 반도체 패턴(DVS)을 제외한, 상기 수직 반도체 패턴들(VS)의 각각은 상기 제1 콘택(125) 및 상기 제2 콘택(135)을 통해 상기 비트 라인들(BL) 중 대응하는 비트 라인(BL)에 전기적으로 연결될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.

Claims (20)

  1. 기판 상의 전극 구조체, 상기 전극 구조체는 상기 기판의 상면에 수직한 제1 방향을 따라 차례로 적층되는 게이트 전극들을 포함하는 것;
    상기 기판과 상기 전극 구조체 사이에 개재되는 소스 도전 패턴;
    상기 전극 구조체 및 상기 소스 도전 패턴을 관통하는 수직 반도체 패턴; 및
    상기 수직 반도체 패턴과 상기 전극 구조체 사이에서 상기 제1 방향으로 연장되는 데이터 저장 패턴을 포함하되,
    상기 데이터 저장 패턴의 바닥면은 상기 소스 도전 패턴과 접하고,
    상기 데이터 저장 패턴의 상기 바닥면의 일부는 상기 바닥면의 다른 일부와 다른 높이에 위치하는 3차원 반도체 메모리 장치.
  2. 청구항 1에 있어서,
    상기 데이터 저장 패턴은 상기 수직 반도체 패턴과 상기 전극 구조체 사이의 제1 절연 패턴, 및 상기 제1 절연 패턴과 상기 전극 구조체 사이의 제2 절연 패턴을 포함하되,
    상기 제1 절연 패턴의 바닥면은 상기 제2 절연 패턴의 바닥면과 다른 높이에 위치하는 3차원 반도체 메모리 장치.
  3. 청구항 2에 있어서,
    상기 제2 절연 패턴의 상기 바닥면은 상기 제1 절연 패턴의 상기 바닥면보다 높은 높이에 위치하는 3차원 반도체 메모리 장치.
  4. 청구항 2에 있어서,
    상기 제2 절연 패턴의 상기 바닥면은 상기 제1 절연 패턴의 상기 바닥면보다 낮은 높이에 위치하는 3차원 반도체 메모리 장치.
  5. 청구항 2에 있어서,
    상기 제1 절연 패턴의 상기 바닥면, 및 상기 제2 절연 패턴의 상기 바닥면은 상기 소스 도전 패턴과 접하는 3차원 반도체 메모리 장치.
  6. 청구항 2에 있어서,
    상기 데이터 저장 패턴은 상기 제1 절연 패턴과 상기 수직 반도체 패턴 사이의 제3 절연 패턴을 더 포함하되,
    상기 제1 절연 패턴의 상기 바닥면은 상기 제3 절연 패턴의 바닥면과 다른 높이에 위치하는 3차원 반도체 메모리 장치.
  7. 청구항 6에 있어서,
    상기 제2 절연 패턴의 상기 바닥면은 상기 제1 절연 패턴의 상기 바닥면보다 높은 높이에 위치하고,
    상기 제3 절연 패턴의 상기 바닥면은 상기 제1 절연 패턴의 상기 바닥면보다 낮은 높이에 위치하는 3차원 반도체 메모리 장치.
  8. 청구항 6에 있어서,
    상기 제2 절연 패턴의 상기 바닥면은 상기 제1 절연 패턴의 상기 바닥면보다 낮은 높이에 위치하고,
    상기 제3 절연 패턴의 상기 바닥면은 상기 제1 절연 패턴의 상기 바닥면보다 높은 높이에 위치하는 3차원 반도체 메모리 장치.
  9. 청구항 6에 있어서,
    상기 제1 절연 패턴의 상기 바닥면은 상기 제2 절연 패턴의 상기 바닥면, 및 상기 제3 절연 패턴의 상기 바닥면보다 낮은 높이에 위치하는 3차원 반도체 메모리 장치.
  10. 청구항 6에 있어서,
    상기 제1 절연 패턴의 상기 바닥면, 상기 제2 절연 패턴의 상기 바닥면, 및 상기 제3 절연 패턴의 상기 바닥면은 상기 소스 도전 패턴과 접하는 3차원 반도체 메모리 장치.
  11. 청구항 1에 있어서,
    상기 전극 구조체는 상기 기판의 상기 상면에 평행한 제2 방향으로 연장되고,
    상기 소스 도전 패턴은:
    상기 전극 구조체 아래에서 상기 제2 방향으로 연장되는 수평부; 및
    상기 수평부로부터 상기 제1 방향으로 연장되고, 상기 수직 반도체 패턴의 측면의 일부를 덮는 수직부를 포함하되,
    상기 데이터 저장 패턴의 상기 바닥면은 상기 소스 도전 패턴의 상기 수직부와 접하는 3차원 반도체 메모리 장치.
  12. 청구항 11에 있어서,
    상기 데이터 저장 패턴의 상기 바닥면은 상기 소스 도전 패턴의 상기 수평부의 상면보다 높은 높이에 위치하고, 상기 게이트 전극들 중 최하층 게이트 전극의 바닥면보다 낮은 높이에 위치하는 3차원 반도체 메모리 장치.
  13. 청구항 11에 있어서,
    상기 수직 반도체 패턴과 상기 기판 사이에 개재되는 더미 데이터 저장 패턴을 더 포함하되,
    상기 더미 데이터 저장 패턴은 상기 소스 도전 패턴을 사이에 두고 상기 데이터 저장 패턴으로부터 상기 제1 방향으로 이격되고,
    상기 더미 데이터 저장 패턴의 최상면은 상기 소스 도전 패턴의 상기 수직부와 접하는 3차원 반도체 메모리 장치.
  14. 청구항 13에 있어서,
    상기 더미 데이터 저장 패턴의 상기 최상면은 상기 기판의 상기 상면보다 낮은 높이에 위치하는 3차원 반도체 메모리 장치.
  15. 청구항 14에 있어서,
    상기 더미 데이터 저장 패턴은 상기 데이터 저장 패턴과 동일한 물질을 포함하는 3차원 반도체 메모리 장치.
  16. 청구항 1에 있어서,
    상기 소스 도전 패턴은:
    상기 기판과 상기 전극 구조체 사이에 개재되는 제1 소스 도전 패턴; 및
    상기 제1 소스 도전 패턴과 상기 전극 구조체 사이에 개재되는 제2 소스 도전 패턴을 포함하고,
    상기 제1 소스 도전 패턴 및 상기 제2 소스 도전 패턴은 제1 도전형의 불순물로 도핑된 반도체 물질을 포함하되, 상기 제1 소스 도전 패턴 내 상기 불순물의 농도는 상기 제2 소스 도전 패턴 내 상기 불순물의 농도와 다르고,
    상기 데이터 저장 패턴의 상기 바닥면은 상기 제1 소스 도전 패턴과 접하는 3차원 반도체 메모리 장치.
  17. 청구항 1에 있어서,
    상기 전극 구조체를 관통하고 상기 수직 반도체 패턴으로부터 이격되는 공통 소스 플러그를 더 포함하되,
    상기 공통 소스 플러그는 상기 기판에 연결되는 3차원 반도체 메모리 장치.
  18. 기판 상의 전극 구조체, 상기 전극 구조체는 상기 기판의 상면에 수직한 제1 방향을 따라 차례로 적층되는 게이트 전극들을 포함하는 것;
    상기 기판과 상기 전극 구조체 사이에 개재되는 소스 도전 패턴;
    상기 전극 구조체 및 상기 소스 도전 패턴을 관통하는 수직 반도체 패턴; 및
    상기 수직 반도체 패턴과 상기 전극 구조체 사이에서 상기 제1 방향으로 연장되는 데이터 저장 패턴을 포함하되,
    상기 데이터 저장 패턴의 바닥면은 상기 소스 도전 패턴과 접하고,
    상기 데이터 저장 패턴의 상기 바닥면은 평평한 3차원 반도체 메모리 장치.
  19. 청구항 18에 있어서,
    상기 데이터 저장 패턴은 상기 수직 반도체 패턴과 상기 전극 구조체 사이의 제1 절연 패턴, 및 상기 제1 절연 패턴과 상기 전극 구조체 사이의 제2 절연 패턴을 포함하되,
    상기 제1 절연 패턴 및 상기 제2 절연 패턴의 각각의 바닥면은 상기 소스 도전 패턴과 접하고,
    상기 제2 절연 패턴은 제1 부분, 및 상기 제1 부분과 상기 소스 도전 패턴 사이에 개재되어 상기 소스 도전 패턴과 접하는 제2 부분을 포함하고,
    상기 제2 부분은 상기 제1 부분보다 밀도가 낮은 물질을 포함하는 3차원 반도체 메모리 장치.
  20. 청구항 18에 있어서,
    상기 데이터 저장 패턴은 상기 수직 반도체 패턴과 상기 전극 구조체 사이의 제1 절연 패턴, 및 상기 제1 절연 패턴과 상기 전극 구조체 사이의 제2 절연 패턴을 포함하되,
    상기 제1 절연 패턴 및 상기 제2 절연 패턴의 각각의 바닥면은 상기 소스 도전 패턴과 접하고, 상기 제1 절연 패턴은 상기 제2 절연 패턴과 다른 물질을 포함하는 3차원 반도체 메모리 장치.
KR1020180049926A 2018-04-30 2018-04-30 3차원 반도체 메모리 장치 KR102624619B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180049926A KR102624619B1 (ko) 2018-04-30 2018-04-30 3차원 반도체 메모리 장치
US16/152,605 US11063057B2 (en) 2018-04-30 2018-10-05 Three-dimensional semiconductor memory devices
CN201910359902.7A CN110416219B (zh) 2018-04-30 2019-04-30 三维半导体存储器件
US17/360,349 US11785768B2 (en) 2018-04-30 2021-06-28 Three-dimensional semiconductor memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180049926A KR102624619B1 (ko) 2018-04-30 2018-04-30 3차원 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20190125739A true KR20190125739A (ko) 2019-11-07
KR102624619B1 KR102624619B1 (ko) 2024-01-15

Family

ID=68291701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180049926A KR102624619B1 (ko) 2018-04-30 2018-04-30 3차원 반도체 메모리 장치

Country Status (3)

Country Link
US (2) US11063057B2 (ko)
KR (1) KR102624619B1 (ko)
CN (1) CN110416219B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562956B2 (en) 2020-04-17 2023-01-24 SK Hynix Inc. Semiconductor memory device and erasing method of the semiconductor memory device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019201074A (ja) * 2018-05-15 2019-11-21 東芝メモリ株式会社 半導体記憶装置
KR102614849B1 (ko) * 2018-05-21 2023-12-18 삼성전자주식회사 지지대를 갖는 3d 반도체 소자 및 그 형성 방법
US11404429B2 (en) * 2018-12-21 2022-08-02 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
JP2020155611A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 半導体記憶装置
US11417672B2 (en) * 2019-08-22 2022-08-16 SK Hynix Inc. Semiconductor memory device and manufacturing method thereof
EP3966867A4 (en) * 2020-01-17 2022-10-12 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STORAGE DEVICES AND METHOD OF MANUFACTURE THEREOF
KR20210097557A (ko) * 2020-01-30 2021-08-09 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
WO2021217359A1 (en) 2020-04-27 2021-11-04 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and method for forming the same
JP7311646B2 (ja) 2020-04-27 2023-07-19 長江存儲科技有限責任公司 三次元メモリデバイスおよびその形成方法
KR20210132970A (ko) * 2020-04-28 2021-11-05 삼성전자주식회사 채널 패턴을 포함하는 반도체 소자 및 이의 제조 방법
TWI743836B (zh) * 2020-04-30 2021-10-21 大陸商長江存儲科技有限責任公司 立體記憶體元件及其製作方法
KR20210148460A (ko) * 2020-05-28 2021-12-08 삼성전자주식회사 반도체 소자
KR20220016714A (ko) * 2020-08-03 2022-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20220028929A (ko) * 2020-08-31 2022-03-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
CN114843274A (zh) * 2021-02-01 2022-08-02 富泰华工业（深圳）有限公司 半导体装置
KR20220153871A (ko) * 2021-05-12 2022-11-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170086347A (ko) * 2016-01-18 2017-07-26 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20180003191A (ko) * 2016-06-30 2018-01-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101784695B1 (ko) 2010-10-21 2017-10-13 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9530781B2 (en) 2014-12-22 2016-12-27 Sandisk Technologies Llc Three dimensional NAND memory having improved connection between source line and in-hole channel material as well as reduced damage to in-hole layers
US9508730B2 (en) 2015-03-11 2016-11-29 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR102400184B1 (ko) * 2015-03-17 2022-05-20 삼성전자주식회사 3차원 반도체 메모리 장치 및 이의 제조 방법
KR102332359B1 (ko) 2015-05-19 2021-11-29 삼성전자주식회사 수직형 메모리 장치
US9589981B2 (en) * 2015-06-15 2017-03-07 Sandisk Technologies Llc Passive devices for integration with three-dimensional memory devices
US9583439B1 (en) 2015-08-10 2017-02-28 Macronix International Co., Ltd. Memory device comprising memory strings penetrating through a stacking structure and electrically contacting with a metal layer and method for fabricating the same
KR102461150B1 (ko) 2015-09-18 2022-11-01 삼성전자주식회사 3차원 반도체 메모리 장치
US9831266B2 (en) 2015-11-20 2017-11-28 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US9799670B2 (en) 2015-11-20 2017-10-24 Sandisk Technologies Llc Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof
US9917100B2 (en) * 2015-11-20 2018-03-13 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR102543998B1 (ko) 2015-12-03 2023-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102549452B1 (ko) 2016-03-31 2023-06-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102607833B1 (ko) * 2016-05-23 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10134752B2 (en) 2016-06-22 2018-11-20 Samsung Electronics Co., Ltd. Memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170086347A (ko) * 2016-01-18 2017-07-26 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20180003191A (ko) * 2016-06-30 2018-01-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562956B2 (en) 2020-04-17 2023-01-24 SK Hynix Inc. Semiconductor memory device and erasing method of the semiconductor memory device
US11804429B2 (en) 2020-04-17 2023-10-31 SK Hynix Inc. Semiconductor memory device and erasing method of the semiconductor memory device

Also Published As

Publication number Publication date
KR102624619B1 (ko) 2024-01-15
US11785768B2 (en) 2023-10-10
US20190333922A1 (en) 2019-10-31
CN110416219B (zh) 2024-03-29
US11063057B2 (en) 2021-07-13
US20210327892A1 (en) 2021-10-21
CN110416219A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
KR102624619B1 (ko) 3차원 반도체 메모리 장치
CN110634874B (zh) 三维半导体存储器件
KR102631939B1 (ko) 3차원 반도체 메모리 장치
KR102505240B1 (ko) 3차원 반도체 메모리 장치
KR102624170B1 (ko) 3차원 반도체 메모리 장치
KR102695385B1 (ko) 3차원 반도체 메모리 장치 및 이의 제조 방법
KR102333021B1 (ko) 반도체 장치
KR102589594B1 (ko) 반도체 메모리 소자
KR20190123050A (ko) 3차원 반도체 메모리 장치
KR102414511B1 (ko) 3차원 반도체 소자
US11968836B2 (en) Three-dimensional semiconductor memory devices
KR20200078768A (ko) 3차원 반도체 메모리 소자
KR20200073455A (ko) 3차원 반도체 메모리 소자
KR102707458B1 (ko) 3차원 반도체 메모리 장치
KR102702595B1 (ko) 3차원 반도체 메모리 장치
US20210296359A1 (en) Three-dimensional semiconductor memory devices
KR20200127106A (ko) 3차원 반도체 메모리 장치
KR20200092278A (ko) 3차원 반도체 메모리 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant