TWI743836B

TWI743836B - 立體記憶體元件及其製作方法

Info

Publication number: TWI743836B
Application number: TW109120107A
Authority: TW
Inventors: 吳林春
Original assignee: 大陸商長江存儲科技有限責任公司
Priority date: 2020-04-30
Filing date: 2020-06-15
Publication date: 2021-10-21
Also published as: TW202143449A

Abstract

本發明提供了一種立體(3D)NAND記憶體元件和方法。在一個方面，一種3D NAND記憶體元件包括：基底、處於基底之上的層堆疊體、第一磊晶層、第二磊晶層、第一陣列公共源極(ACS)和第二陣列公共源極(ACS)。層堆疊體包括交替堆疊設置的第一堆疊層和第二堆疊層。第一磊晶層被沉積在穿過層堆疊體延伸的通道層的側面部分上。第二磊晶層被沉積在基底上。第一陣列公共源極(ACS)以及層堆疊體的部分處於第二陣列公共源極(ACS)之間。

Description

立體記憶體元件及其製作方法

本申請涉及半導體技術領域，並且特別地涉及立體(3D)半導體記憶體元件及其製作方法。

NAND記憶體是一類不需要電力來保持所儲存的資料的非揮發型記憶體。對消費電子品、雲端計算和大數據的不斷增長的需求帶來了對更大容量、更高性能的NAND記憶體的持續需求。常規的平面(2D)NAND記憶體接近了其物理極限，現在立體(3D)NAND記憶體正在發揮重要作用。3D NAND記憶體使用單個晶片中的多個堆疊層來實現更高的密度、更高的容量、更快的性能、更低的功耗以及更好的經濟有效性。

在3D NAND記憶體元件的製作期間，形成閘極線縫隙(GLS)，以露出基底上方的犧牲層。之後，蝕刻出腔體並且在該腔體中執行單晶矽和多晶矽的選擇性磊晶生長。由於靠近腔體開口的磊晶生長更快，因而在填充開口時將在腔體的中間留下孔隙。這些孔隙可能導致電流的洩漏和可靠性問題。

閘極線縫隙(GLS)也用於形成層堆疊體中的閘極電極。在製造閘極電極之前，蝕刻掉層堆疊體的犧牲堆疊層。然而，犧牲層的離閘極線縫隙(GLS) 較遠的一些部分往往未被完全蝕刻掉。因而，可能地製造了閘極電極的某些部分，其將導致NAND儲存單元的故障。

所公開的方法和系統涉及解決上文闡述的一個或多個問題以及其他問題。

在本發明的一個方面，一種3D NAND記憶體元件包括：基底、處於基底之上的層堆疊體、第一磊晶層、第二磊晶層、第一陣列公共源極(ACS)和第二陣列公共源極(ACS)。層堆疊體包括儲存塊以及交替堆疊設置的第一堆疊層和第二堆疊層。第一磊晶層被沉積在穿過層堆疊體延伸的通道層的側面部分上。第二磊晶層被沉積在基底上。第一陣列公共源極(ACS)和第二陣列公共源極(ACS)被配置為用於每一儲存塊並且穿過層堆疊體延伸。第一磊晶層與第二磊晶層相鄰。第一陣列公共源極(ACS)和第二陣列公共源極(ACS)與第二磊晶層電性連接。層堆疊體的部分以及第一陣列公共源極(ACS)處於第二陣列公共源極(ACS)之間。

在本發明的另一方面，一種用於3D NAND記憶體元件的製作方法包括：在基底之上形成層堆疊體；執行磊晶生長，以在穿過層堆疊體延伸的通道層的側面部分上沉積第一磊晶層並且在基底上沉積第二磊晶層；以及形成用於每一儲存塊的穿過層堆疊體延伸的第一閘極線縫隙(GLS)和第二閘極線縫隙(GLS)。層堆疊體包括交替堆疊設置的第一堆疊層和第二堆疊層。第一磊晶層與第二磊晶層相鄰。第一閘極線縫隙(GLS)以及層堆疊體的部分處於第二閘極線縫隙(GLS)之間。

在本發明的另一方面，另一種用於3D NAND記憶體元件的製作方法包括：在基底之上形成層堆疊體；執行磊晶生長，以在穿過層堆疊體延伸的通道層的側面部分上沉積第一磊晶層並且在基底上沉積第二磊晶層；以及形成用於每一儲存塊的穿過層堆疊體延伸的第一陣列公共源極(ACS)和第二陣列公共源極(ACS)。層堆疊體包括交替堆疊設置的第一堆疊層和第二堆疊層。第一磊晶層與第二磊晶層相鄰。第一陣列公共源極(ACS)和第二陣列公共源極(ACS)與第二磊晶層電性連接。層堆疊體的部分以及第一陣列公共源極(ACS)處於第二陣列公共源極(ACS)之間。

在本發明的其中一些實施例中，其中，所述多個第一陣列公共源極(ACS)在所述多個第二陣列公共源極(ACS)之間相互間隔開。

在本發明的其中一些實施例中，其中，所述多個第一陣列公共源極(ACS)與一頂部選擇閘極(TSG)切口的一區域部分重疊。

在本發明的其中一些實施例中，還包括：一功能層，所述功能層沉積在穿過所述層堆疊體並延伸的一通道孔的一側壁和一底表面上，以及填充所述通道孔的一介電材料，其中，所述通道層被沉積為與所述功能層相鄰，並且所述功能層包括一阻隔層、一電荷捕獲層和/或一穿隧絕緣層。

在本發明的其中一些實施例中，其中，所述多個第一陣列公共源極(ACS)和所述多個第二陣列公共源極(ACS)均包括：被沉積在一閘極線縫隙(GLS)的一側壁上的一電性隔離層，以及被沉積在所述閘極線縫隙(GLS)中的所述電性隔離層上的一導電材料。

在本發明的其中一些實施例中，其中，所述多個第一堆疊層的一材質包括導電材料。

在本發明的其中一些實施例中，其中，所述多個第一陣列公共源極(ACS)均沿著平行於所述多個第二陣列公共源極(ACS)的方向延伸的多個列來排列。

在本發明的其中一些實施例中，其中，所述多個第一閘極線縫隙(GLS)在所述多個第二閘極線縫隙(GLS)之間相互間隔開。

在本發明的其中一些實施例中，還包括：形成穿過所述層堆疊體並延伸的一通道孔，在所述通道孔的一側壁和一底表面上形成一功能層，所述功能層包括一阻隔層、一電荷捕獲層和/或一穿隧絕緣層，以及用一介電材料填充所述通道孔，其中，所述通道層被沉積為與所述功能層相鄰。

在本發明的其中一些實施例中，還包括：在執行所述磊晶生長步驟之前，去除所述功能層的部分，以露出所述通道層的所述側面部分，進而在所述側面部分上生長所述第一磊晶層，並且在所述基底上生長所述第二磊晶層。

在本發明的其中一些實施例中，還包括：在所述基底之上沉積一犧牲層，在所述多個第一閘極線縫隙(GLS)之一的一側壁和一底表面上沉積一間隔體層，透過蝕刻去除所述間隔體層的處於所述底表面上的部分，以露出所述犧牲層的部分，以及在執行所述磊晶生長之前，透過一蝕刻去除所述犧牲層，以形成一腔體。

在本發明的其中一些實施例中，還包括：在執行所述磊晶生長步驟之前，透過蝕刻去除所述基底上的一覆蓋層，進而露出所述基底的一表面。

在本發明的其中一些實施例中，還包括：用至少一種導電材料填充所述多個第一閘極線縫隙(GLS)，以形成多個第一陣列公共源極(ACS)，以及用至少一種導電材料填充所述多個第二閘極線縫隙(GLS)，以形成多個第二陣列公共源極(ACS)，其中，所述多個第一陣列公共源極(ACS)和所述多個第二陣列公共源極(ACS)與所述第二磊晶層電性連接。

在本發明的其中一些實施例中，還包括：透過一蝕刻製程去除所述多個第一堆疊層的部分。

在本發明的其中一些實施例中，還包括：形成多個導體層，所述多個導體層和所述多個第二堆疊層交替堆疊設置。

在本發明的其中一些實施例中，還包括：形成穿過所述層堆疊體並延伸的多個第一閘極線縫隙(GLS)和多個第二閘極線縫隙(GLS)，用至少一種導電材料填充所述多個第一閘極線縫隙(GLS)，以形成所述多個第一陣列公共源極(ACS)，以及用至少一種導電材料填充所述多個第二閘極線縫隙(GLS)，以形成所述多個第二陣列公共源極(ACS)。

在本發明的其中一些實施例中，還包括：形成穿過所述層堆疊體並延伸的一通道孔，以及在所述通道孔的一側壁上形成一功能層，所述功能層包括一阻隔層、一電荷捕獲層和/或一穿隧絕緣層，其中，所述通道層被沉積為與所述功能層相鄰。

本領域技術人員根據本發明的說明書、申請專利範圍和附圖能夠理解本發明的其他方面。

100:立體(3D)記憶體元件

101:儲存塊區域

102:通道孔區域

103:儲存塊區域

104:通道孔區域

105:儲存塊區域

106:通道孔區域

107:儲存塊區域

108:通道孔區域

110:基底

120:覆蓋層

130:犧牲層(多晶矽層)

140:層堆疊體

141:堆疊層(氧化矽層)(介電層)

142:堆疊層(氮化矽層)(介電層)

143:導體層

150:通道孔

151:功能層

152:阻隔層

153:電荷捕獲層

154:穿隧絕緣層

155:通道層

156:介電材料

160:第一閘極線縫隙(GLS)區域

161:閘極線縫隙(GLS)

162:第一閘極線縫隙(GLS)區域

163:閘極線縫隙(GLS)

164:第一閘極線縫隙(GLS)區域

165:閘極線縫隙(GLS)

166:第一閘極線縫隙(GLS)區域

167:閘極線縫隙(GLS)

168:閘極線縫隙間隔體

170:閘極線縫隙(GLS)

171:層(氮化矽)

172:層(氧化矽)

1721:層

173:層(氮化矽)

174:層(氧化矽)

175:閘極線縫隙(GLS)

176:閘極線縫隙(GLS)

177:閘極線縫隙(GLS)

180:腔體

181:腔體

182:開口

183:開口

184:層

185:磊晶層

190:第一陣列公共源極(ACS)

191:第二陣列公共源極(ACS)

192:氧化矽層

193:導電層

194:導電材料

195:第一陣列公共源極(ACS)

1951:區域

196:第二陣列公共源極(ACS)

197:氧化矽層

198:導電層

199:導電材料

200:流程圖

211:操作步驟

212:操作步驟

213:操作步驟

214:操作步驟

215:操作步驟

216:操作步驟

217:操作步驟

218:操作步驟

219:操作步驟

300:立體(3D)記憶體元件

400:立體(3D)記憶體元件

500:立體(3D)記憶體元件

圖1示意性地示出了根據本發明的實施例的示例性製作製程中的立體(3D)記憶體元件的截面圖；圖2和圖3示意性地示出了根據本發明的實施例的在形成通道孔之後的圖1所示的立體(3D)記憶體元件的頂視圖和截面圖；圖4和圖5示意性地示出了根據本發明的實施例的在形成閘極線縫隙(GLS)之後的圖2和圖3所示的立體(3D)記憶體元件的頂視圖和截面圖；圖6和圖7示意性地示出了根據本發明的實施例的在沉積並且繼而選擇性蝕刻閘極線縫隙(GLS)間隔體之後的圖4和圖5所示的立體(3D)記憶體元件的截面圖；圖8和圖9示意性地示出了根據本發明的實施例的在執行某些蝕刻步驟之後的圖7所示的立體(3D)記憶體元件的截面圖；圖10示意性地示出了根據本發明的實施例在選擇性磊晶生長之後的圖9所示的立體(3D)記憶體元件的截面圖；圖11示意性地示出了根據本發明的實施例在形成導體層之後的圖10所示的立體(3D)記憶體元件的截面圖；圖12示意性地示出了根據本發明的實施例在形成陣列公共源極(ACS)之後的圖11所示的立體(3D)記憶體元件的截面圖；圖13示出了根據本發明的實施例的立體(3D)記憶體元件的製作的示意性流程圖；圖14和圖15示意性地示出了根據本發明的實施例的在形成閘極線縫隙(GLS)之後的另一立體(3D)記憶體元件的頂視圖和截面圖；圖16示意性地示出了根據本發明的實施例的另一立體(3D)記憶體元件的頂視圖；圖17和圖18示意性地示出了根據本發明的實施例的在形成閘極線縫隙(GLS)之後的另一立體(3D)記憶體元件的頂視圖和截面圖；並且圖19和圖20示意性地示出了根據本發明的實施例的在幾個製作步驟之後的圖17和圖18所示的立體(3D)記憶體元件的截面圖和頂視圖；圖21和圖22示意性地示出了根據本發明的實施例的具有附加特徵的圖17和圖18所示的立體(3D)記憶體元件的頂視圖和截面圖。

下文將參考附圖描述本發明的實施例中的技術解決方案。只要有可能，在所有附圖中使用相同的附圖標記將指示相同或相似的部分。顯然，所描述的實施例只是本發明的一些而非全部實施例。可以對各種實施例中的特徵進行交換和/或組合。本領域技術人員在不付出創造性努力的情況下基於本發明的實施例獲得的其他實施例應當落在本發明的範圍內。

儘管對具體配置和佈置進行了討論，但應當理解，這只是出於例示性目的而進行的。相關領域中的技術人員將認識到，可以使用其它配置和佈置而不脫離本發明的精神和範圍。對相關領域的技術人員顯而易見的是，本發明還可以用於多種其它應用中。儘管在本說明書中透過使用具體實施例描述了本發明的原理和實施方式，但是下文對實施例的描述僅旨在輔助對本發明的理解。此外，可以對前述不同實施例的特徵進行組合，以形成附加的實施例。本領域技術人員可以根據本發明的思路對所述的具體實施方式和應用範圍做出修改。因而，不應將說明書的內容理解成是對本發明的限制。

要指出的是，在說明書中提到“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等指示所述的實施例可以包括特定特徵、結構或特性，但未必各個實施例都包括該特定特徵、結構或特性。此外，這種短語未必是指同一個實施例。另外，在結合實施例描述特定特徵、結構或特性時，結合其它實施例(無論是否明確描述)實現這種特徵、結構或特性應在相關領域技術人員的知識範圍中。

通常，可以至少部分從上下文中的使用來理解術語。例如，至少部分取決於上下文，本文中使用的術語“一個或多個”可以用於描述單數意義的任何特徵、結構或特性，或者可以用於描述複數意義的特徵、結構或特性的組合。類似地，至少部分取決於上下文，例如“一”或“所述”的術語同樣可以被理解為傳達單數使用或傳達複數使用。此外，可以將術語“基於”理解為未必旨在傳達排他性的一組因素，並且相反可以允許存在未必明確描述的附加因素，其同樣至少部分地取決於上下文。

應當容易理解，本發明中的“在...上”、“在...上方”和“在...之上”的含義應當以最寬方式被解讀，以使得“在...上”不僅表示“直接在”某物“上”而且還包括在某物“上”且其間有居間特徵或層的含義，並且“在...上方”或“在...之上”不僅表示“在”某物“上方”或“之上”，而且還可以包括其“在”某物“上方”或“之上”且其間沒有居間特徵或層(即，直接在某物上)的含義。

此外，例如“在...下”、“在...下方”、“下部”、“在...上方”、“上部”等空間相對術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或多個元件或特徵的如圖中所示的關係。空間相對術語旨在涵蓋除了在附圖中所描繪的取向之外的在設備使用或操作步驟步驟步驟中的不同取向。設備可以以另外的方式被定向(旋轉90度或在其它取向)，並且本文中使用的空間相對描述詞可以類似地被相應解釋。

如本文所使用的，術語“基底”是指向其上增加後續材料層的材料。基底自身可以被圖案化。增加在基底頂部的材料可以被圖案化或者可以保持不被圖案化。此外，基底可以包括寬範圍的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。替代地，基底可以由例如玻璃、塑膠或藍寶石晶片的非導電材料製成。

如本文所使用的，術語“層”是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸，或者可以具有小於下方或上方結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水平、垂直和/或沿傾斜表面延伸。基底可以是層，在其中可以包括一個或多個層，和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體層和接觸層(其中形成互連線和/或過孔接觸)和一個或多個介電層。

如本文所使用的，術語“標稱/標稱地”是指在產品或製程的設計階段期間設置的用於部件或製程步驟的特性或參數的期望或目標值，以及高於和/或低於期望值的值的範圍。值的範圍可以是由於製造製程或容限中的輕微變化導致的。如本文使用的，術語“大約”指示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“大約”可以指示給定量的值，其例如在值的10%-30%(例如，值的±10%、±20%或±30%)中變化。

如本文所使用的，術語“立體(3D)NAND儲存串”是指在橫向取向的基底上的垂直取向的串聯連接的儲存單元電晶體串，以使得儲存串在相對於基底的垂直方向上延伸。如文中使用的，術語“垂直/垂直地”是指在標稱上垂直於基底的橫向表面。

下文的公開內容提供了用於實施所提供的主題的不同特徵的很多不同實施例或示例。下文描述了部件和佈置的具體示例以簡化本發明。當然，這些只是示例，並非意在構成限制。例如，下文的描述當中出現的在第二特徵上或之上形成第一特徵可以包括所述第一特徵和第二特徵是所形成的可以直接接觸的特徵的實施例，並且還可以包括可以在所述第一特徵和第二特徵之間形成額外的特徵進而使得所述第一特徵和第二特徵可以不直接接觸的實施例。此外，本發明可以在各個示例中重複使用作為附圖標記的數位元和/或字母。這種重複的目的是為了簡化和清楚的目的，並且本身不指示所討論的在各種實施例和/或配置之間的關係。

此外，文中為了便於說明可以採用空間相對術語，例如，“下面”、“以下”、“下方”、“以上”、“上方”等，以描述一個元件或特徵與其他元件或特徵的如圖所示的關係。空間相對術語意在包含除了附圖所示的取向之外的處於使用或操作步驟中的元件的不同取向。所述裝置可以具有其他取向(旋轉90度或者處於其他取向上)，並照樣相應地解釋文中採用的空間相對描述詞。

圖1-圖12示意性地示出了根據本發明的實施例的示例性立體(3D)立體記憶體元件100的製作製程。在圖1-圖12中，截面圖處於Y-Z平面中，並且頂視圖處於X-Y平面中。如圖1所示，立體(3D)立體記憶體元件100包括基底110。在一些實施例中，基底110可以包括單晶矽層。在一些其他實施例中，基底110可以包括其他半導體材料，例如鍺(Ge)、矽鍺(SiGe)、碳化矽(SiC)、絕緣體上矽(SOI)、絕緣體上鍺(GOI)、多晶矽、例如砷化鎵(GaAs)或磷化銦(InP)的III-V族化合物等。在一些其他實施例中，基底110可以包括非導電材料，例如玻璃、塑膠材料或陶瓷材料。在下文的描述中，作為示例，基底110包括未摻雜的或輕摻雜的單晶矽層。在一些其他實施例中，基底110可以不同地摻雜有p型或n型摻雜劑。當基底110包括玻璃、塑膠或陶瓷材料時，基底110可以還包括沉積在玻璃、塑膠或陶瓷材料上的多晶矽薄層，進而使得可以像多晶矽基底那樣對基底110進行處理。

如圖1所示，覆蓋層120可以被沉積在基底110之上。覆蓋層120是犧牲層並且可以包括單個層或者具有多個層的複合層。例如，覆蓋層120可以包括氧化矽層和氮化矽層中的一者或多者。覆蓋層120可以透過化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或者這些方法中的兩者或更多者的組合進行沉積。在一些其他實施例中，層120可以包括其他材料，例如，氧化鋁。

在覆蓋層120之上，可以沉積犧牲層130。犧牲層130可以包括介電材料、半導體材料或者導電材料。例如，犧牲層130可以是單晶矽或多晶矽，其可以是透過化學氣相沉積(CVD)和/或物理氣相沉積(PVD)製程沉積的。在下文的描述中，犧牲層130的示例性材料為多晶矽。在形成多晶矽層130之後，可以沉積層堆疊體140。層堆疊體140包括堆疊層141和堆疊層142的多個對，即，堆疊層141和堆疊層142交替堆疊設置。例如，層堆疊體可以包括64對、128對或者超過128對的堆疊層141和堆疊層142。

在一些實施例中，堆疊層141和堆疊層142可以分別包括第一介電材料和不同於第一介電材料的第二介電材料。交替的堆疊層141和堆疊層142可以是經由化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或者這些製程中的兩者或更多者的組合而沉積的。在下文的討論中，堆疊層141和堆疊層142的示例性材料分別為氧化矽和氮化矽。氧化矽層141可以被配置作為隔離層，並且氮化矽層142可以被配置作為犧牲層。犧牲堆疊層142在製作製程期間將被蝕刻掉並且被導體層代替。在一些其他實施例中，可以使用不同的材料形成交替的堆疊層141和堆疊層142。例如，堆疊層141和堆疊層142可以包括除了氧化矽和/或氮化矽以外的介電材料。此外，在一些其他實施例中，堆疊層141和堆疊層142可以包括介電層和導電層。導電層可以包括(例如)鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、摻雜的矽或矽化物。在下文的討論中，如前所述，堆疊層141和堆疊層142分別包括氧化矽和氮化矽。此外，氮化矽層142被配置作為在製作製程中將被蝕刻掉的犧牲層。

圖2和圖3示意性地示出了根據本發明的實施例的在形成並且繼而填充通道孔150之後的立體(3D)立體記憶體元件100的頂視圖和截面圖。附圖所示的通道孔150的數量、尺寸和佈置方式只是示例性的，並且用於描述立體記憶體元件100的結構和製作方法。通道孔150被配置為在Z方向上延伸，並且在X-Y平面中形成預定圖案的陣列。圖3所示的截面圖是沿圖2的AA’線的截面圖。因而，圖3僅示出了處於Y-Z平面中的截面中的圖2的其中一些通道孔150。

通道孔150可以是透過(例如)乾式蝕刻製程或者乾式蝕刻製程和濕式蝕刻製程的組合形成的。也可以執行其他製作製程，例如，涉及微影、清潔和/或化學機械拋光(CMP)的圖案化製程，而為了簡單起見，省略了對這些製程的詳細描述。通道孔150可以具有穿過層堆疊體140以及犧牲層130和覆蓋層120延伸，並且部分地穿透基底110的圓柱形或柱形形狀。在形成通道孔150之後，可以在通道孔的側壁和底部上沉積功能層151。功能層151可以包括處於通道孔的側壁和底部上的用於阻擋電荷流出的阻隔層152、處於阻隔層152的表面上，且用於在立體(3D)立體記憶體元件100的操作步驟期間儲存電荷的電荷捕獲層153、以及處於電荷捕獲層153的表面上的穿隧絕緣層154。阻隔層152可以包括一個或多個層，所述一個或多個層可以包括一種或多種材料。阻隔層152的材料可以包括氧化矽、氮化矽、氮氧化矽、高k介電材料(例如，氧化鋁或氧化鉿)、或其他隙材料等。電荷捕獲層153可以包括一個或多個層，所述一個或多個層可以包括一種或多種材料。電荷捕獲層153的材料可以包括多晶矽、氮化矽、氮氧化矽、奈米晶體矽、其他寬頻隙材料等。穿隧絕緣層154可以包括一個或多個層，所述一個或多個層可以包括一種或多種材料。穿隧絕緣層154的材料可以包括氧化矽、氮化矽、氮氧化矽、高k介電材料(例如，氧化鋁或氧化鉿)、或其他材料等。

在一些實施例中，功能層151可以包括氧化物-氮化物-氧化物(ONO)結構。然而，在一些其他實施例中，功能層151可以具有不同於ONO構造的結構。在下文的描述中，使用ONO結構。例如，功能層151可以包括氧化矽層、氮化矽層和另一氧化矽層。

如圖3所示，可以在通道孔150的側壁上沉積氧化矽層作為阻隔層152。可以在阻隔層152上沉積氮化矽層作為電荷捕獲層153。可以在電荷捕獲層153上沉積另一氧化矽層作為穿隧絕緣層154。在穿隧絕緣層154上可以沉積多晶矽層作為通道層155，通道層155也被稱為“半導體通道”。在一些其他實施例中，通道層155(半導體通道)可以包括非晶矽。與通道孔類似，通道層155(半導體通道)也穿過層堆疊體140延伸並且延伸到基底110中，如圖3所示，每一功能層151的部分被配置在堆疊層141和堆疊層142之一的部分和通道層155之一的部分之間。阻隔層152、電荷捕獲層153、穿隧絕緣層154和通道層155可以是透過(例如)化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或者這些製程中的兩者或更多者的組合而沉積的。在形成通道層155之後可以用氧化物材料156填充通道孔150。

圖4和圖5示意性地示出了根據本發明的實施例的在形成閘極線縫隙(GLS)之後的立體(3D)立體記憶體元件100的頂視圖和截面圖。圖5所示的截面圖是沿圖4的BB’線的截面圖。立體(3D)立體記憶體元件100可以具有被配置在層堆疊體140中的大量的NAND儲存單元。層堆疊體140可以被劃分成多個儲存塊。在一些實施例中，屬於一個儲存塊的NAND儲存單元可以在塊擦除操作步驟中被一起復位。如圖4所示，對應於儲存塊的儲存塊區域101可以包括通道孔區域102，通道孔區域102可以包括第一閘極線縫隙(GLS)區域160。儲存塊區域101可以由表示第二閘極線縫隙(GLS)區域的一對閘極線縫隙(GLS)170與其他儲存塊(未示出)分隔開。如圖4所示，儲存塊區域101在Y方向上被配置在該對閘極線縫隙(GLS)170之間。

第一閘極線縫隙(GLS)區域160可以包括多個閘極線縫隙(GLS)161，多個閘極線縫隙(GLS)161處於閘極線縫隙(GLS)170之間的通道孔區域102的中間部分中。在一些實施例中，閘極線縫隙(GLS)161可以具有與通道孔150的形狀相同的形狀，並且具有與通道孔150的尺寸類似的尺寸。在一些實施例中，閘極線縫隙(GLS)161可以具有與通道孔150的形狀不同的形狀和/或與通道孔150的尺寸不同的尺寸。例如，閘極線縫隙(GLS)161可以具有圓形形狀、方形形狀、菱形形狀、橢圓形形狀等。第一閘極線縫隙(GLS)區域160可以包括某一數量的閘極線縫隙(GLS)161，並且在一些實施例中，第一閘極線縫隙(GLS)區域160可以沿X方向延伸。在一些其他實施例中，第一閘極線縫隙(GLS)區域160可以沿X方向和Y方向兩者延伸。第一閘極線縫隙(GLS)區域160中的閘極線縫隙(GLS)161被配置為不連續，並且沿X方向相互間隔開。也就是說，相鄰的閘極線縫隙(GLS)161相互分隔開，並且兩個相鄰的閘極線縫隙(GLS)161之間的間隔可以至少大於一預定值。由於閘極線縫隙(GLS)170沿X方向連續地延伸，因而閘極線縫隙(GLS)161的佈置方式可以被視為沿平行於閘極線縫隙(GLS)170的方向延伸並且間隔開。在一些實施例中，兩個相鄰的閘極線縫隙(GLS)161之間的間隔可以是固定值。在一些其他實施例中，兩個相鄰的閘極線縫隙(GLS)161之間的間隔可以具有不同值。相鄰的閘極線縫隙(GLS)161之間的間隔被配置為使得儲存塊區域101中的每一NAND儲存單元的閘極電極被電性連接。照此，第一閘極線縫隙(GLS)區域160或者閘極線縫隙(GLS)161將通道孔區域102劈開成兩個電性連接的部分，並且儲存塊區域101的功能不受閘極線縫隙(GLS)161影響。

與不連續的閘極線縫隙(GLS)161相比，閘極線縫隙(GLS)170在X方向上是連續的。如圖4所示，該對閘極線縫隙(GLS)170相互平行，並且均在X方向上從通道孔區域102的左側連續地延伸到右側。表示第二閘極線縫隙(GLS)區域的該對閘極線縫隙(GLS)170可以被視作儲存塊區域101的兩個邊界區域。因而，多對閘極線縫隙(GLS)170可以將立體記憶體元件100的NAND儲存單元劃分成多個儲存塊區域(未示出)。

閘極線縫隙(GLS)161和閘極線縫隙(GLS)170可以是透過(例如)乾式蝕刻製程，或者乾式蝕刻製程與濕式蝕刻製程的混合形成的。如圖5所示，閘極線縫隙(GLS)161和閘極線縫隙(GLS)170在Z方向上均穿過層堆疊體140延伸並且抵達或部分地穿透多晶矽層130。照此，在閘極線縫隙(GLS)161和閘極線縫隙(GLS)170的底部露出了多晶矽層130的部分。因為閘極線縫隙(GLS)161存在的原因，與不存在閘極線縫隙(GLS)161的情形相比，露出了多晶矽層130的更多部分或者更大總面積。因而，變得能夠更快並且更容易地蝕刻掉層130，以形成腔體，而且變得能夠更快並更容易地在腔體中生長磊晶層。此外，因為閘極線縫隙(GLS)161存在的原因，露出了堆疊層142的更多部分或更大總面積。類似地，變得能夠更快並且更容易地蝕刻掉層142，以形成腔體，並且能夠更快並且更容易地用導電材料填充腔體。

圖6和圖7示意性地示出了根據本發明的實施例的在沉積並且繼而選擇性蝕刻閘極線縫隙(GLS)間隔體之後的立體(3D)記憶體元件的截面圖。如圖6和圖7所示，閘極線縫隙(GLS)間隔體包括可以透過化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或者這些製程中的兩者或更多者的組合依次沉積的層171、層172、層173和層174。層171和層173可以包括(例如)氮化矽，並且層172和層174可以包括(例如)氧化矽。在沉積閘極線縫隙(GLS)間隔體之後，執行選擇性蝕刻，使得透過乾式蝕刻或者乾式蝕刻和濕式蝕刻的組合去除所述間隔體的處於閘極線縫隙(GLS)161和閘極線縫隙(GLS)170的底部的部分。照此，在閘極線縫隙(GLS)161和閘極線縫隙(GLS)170的底部部分地露出多晶矽層130，如圖7所示。

圖8-圖12均示意性地示出了根據本發明的實施例在執行一個或多個蝕刻步驟之後的立體(3D)立體記憶體元件100的截面圖。執行第一選擇性蝕刻製程(例如，選擇性濕式蝕刻製程)，以去除多晶矽層130的多晶矽材料。如圖8所示，多晶矽材料的去除創建了腔體180，進而露出了覆蓋層120和形成在通道孔150中的上述功能層151的氧化矽層(即，阻隔層152)的底部部分。

在對多晶矽層130進行蝕刻之後，執行第二選擇性蝕刻製程(例如，選擇性濕式蝕刻製程)，以去除功能層151的氧化矽層的在腔體180中露出的部分。結果，露出了功能層151的氮化矽層(即，電荷捕獲層153)的部分。由於閘極線縫隙(GLS)間隔體的層174是氧化矽，因而層174在第二選擇性蝕刻製程中也被去除。於是，露出了氮化矽層173。

在露出電荷捕獲層153的部分和層173之後，執行第三選擇性蝕刻製程(例如，選擇性濕式蝕刻製程)，以去除露出的氮化矽材料，包括氮化矽電荷捕獲層153的露出部分以及層173。氮化矽材料的去除露出了處於腔體180中的功能層151的氧化矽層(即，穿隧絕緣層154)的部分以及閘極線縫隙(GLS)間隔體的氧化矽層172。

之後，執行第四選擇性蝕刻製程(例如，選擇性濕式蝕刻製程)，以去除氧化矽穿隧絕緣層154的露出部分。在一些實施例中，氧化矽層172可以被配置為厚度大於層154的厚度。照此，可以在第四選擇性蝕刻中在蝕刻掉層154之後僅去除層172的部分。層172的其餘部分可以形成層1721。穿隧絕緣層154的去除在腔體180中露出了多晶矽層(即，通道層155)的部分。

在一些實施例中，覆蓋層120可以是氧化矽。之後，可以在蝕刻掉功能層151的底部部分時去除層120。在一些其他實施例中，覆蓋層120可以包括除了氧化矽以外的材料，或者可以是複合層。之後，可以透過第五選擇性蝕刻製程去除層120。

覆蓋層120的去除創建了腔體181，並且在腔體181的底部露出了基底110的頂表面，如圖9所示。腔體181比腔體180大，並且具有開口182和開口183。開口182和開口183分別對應於閘極線縫隙(GLS)161和閘極線縫隙(GLS)170。如果開口182不存在，那麼腔體181將只有兩個開口，即處於左側和右側的開口183。之後，處於中間的基底的一些部分以及通道層155的一些露出部分(即，腔體181的側壁)與開口183相距的距離可以是開口183之間的距離的大約一半。與開口183越遠，矽的選擇性磊晶生長就越慢。之後，矽層在基底110的與開口183相對的一些部分上的生長可以比在基底的一些其他部分以及離開口183更遠的一些側壁上的生長更快。之後，在開口183之間的中間區域附近的孔隙被填滿之前，沉積在基底110上的矽可能就已經接近並且封住了開口183。也就是說，可能在通道孔150中的一些地方(尤其是在開口183之間的中間區域中的那些通道孔)附近形成孔隙。因為閘極線縫隙(GLS)161存在的原因，在開口183之間的中間區域附近建立了開口182。照此，矽層可以在該中間區域附近更快地生長，因而矽層可以在腔體181中更均勻地生長並且可以避免孔隙。

如圖9所示，在上文描述的蝕刻製程之後，露出了多晶矽通道層155的靠近通道孔150的底部的部分以及基底110。層1721也處於露出狀態下。層1721和層171可以用於在堆疊層142被蝕刻和代替之前對層堆疊體140予以保護。

圖10示意性地示出了根據本發明的實施例在選擇性磊晶生長之後的立體(3D)立體記憶體元件100的截面圖。執行選擇性磊晶生長，進而在腔體181中沉積矽層184。由於基底110是單晶矽並且通道層155的露出部分(側壁)是多晶矽，因而在基底上生長單晶矽層並且在腔體181的側壁上生長多晶矽層。所述單晶矽層和多晶矽層同時生長，並且相互相鄰或融合，進而形成了層184，如圖10所示。在一些實施例中，層182可以摻雜有p型摻雜劑。

因為閘極線縫隙(GLS)161提供處於閘極線縫隙(GLS)170之間的中間區域中的開口182，所以基底110的頂表面和腔體181的側壁(包括處於中間區域中的那些)相對於開口182或開口183的至少其中之一位於某一距離內。因而，可以不留孔隙地以層184填充腔體181。如前所述，如果閘極線縫隙(GLS) 161不存在，那麼矽層在開口183之間的中間區域中可能生長得較慢，並且因而可能在基底110的一些部分上方形成孔隙。這些孔隙可能導致電流的洩漏以及功能問題和可靠性問題。

圖11示意性地示出了根據本發明的實施例在執行附加製作步驟之後的立體(3D)立體記憶體元件100的截面圖。在選擇性磊晶生長之後，可以執行蝕刻製程(例如，選擇性濕式蝕刻製程)，以去除氧化矽層1721和氮化矽層171。因為層堆疊體140的層142也是氮化矽層，因而在該蝕刻製程期間也去除了氮化矽層142，進而在氧化矽層141之間留下腔體。之後，生長導電材料(例如，W)，以填充由層142的去除而留下的腔體，進而在氧化矽層141之間形成導體層143。也就是說，導體層143代替介電層142，並且層堆疊體140現在包括交替的介電層141和導體層143，如圖11所示。導體層143可以平行於基底110，並且通道孔150中的每一功能層151的部分處於導體層143之一的部分和通道孔150中的通道層155的部分之間。所述導電材料可以是透過化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或者這些製程中的兩者或更多者的組合沉積的。在一些實施例中，可以使用例如Co、Cu或Al的另一種金屬作為用於形成導體層143的導電材料。

每一導體層143被配置為沿Y方向或者在X-Y平面中對一列或者多列的NAND儲存單元進行電性連接，並且每一導體層143被配置作為立體(3D)立體記憶體元件100的字元線。形成在通道孔150中的通道層155被配置為沿Z方向對一列或者一串NAND儲存單元進行電性連接，並且通道層155被配置作為立體(3D)立體記憶體元件100的位元線。照此，在X-Y平面中通道孔150中的功能層151的部分作為NAND儲存單元的部分，被佈置在導體層143和通道層155之間，即處於字元線和位元線之間。導體層143的在通道孔150的部分附近的部分可以作為NAND儲存單元的控制閘極或閘極電極。如圖11所示的立體(3D)立體記憶體元件100，可以被視為包括NAND單元的串的平面陣列(這樣的串又被稱為“NAND串”)。每一NAND串包含多個NAND單元，並且垂直地朝基底110延伸。NAND串形成了NAND儲存單元的3D佈置方式。

在蝕刻犧牲層142並且沉積導體層143時，閘極線縫隙(GLS)161起著重要作用。相鄰的層141之間的間隔相對較窄，並且閘極線縫隙(GLS)170之間的距離相對較長。如果閘極線縫隙(GLS)161不存在，那麼對層142的蝕刻，就不得不貫穿層141之間的又窄又長的間隔。之後，層142的水平中間區域中的一些部分可能未被完全蝕刻掉。如果層142的一些部分未被蝕刻掉，那麼導體層143的一些部分就可能未被沉積、或者未被正確地沉積。由於導體層143起著NAND儲存單元的閘極電極的作用，因而不完整的閘極電極可能導致NAND儲存單元的故障。因為閘極線縫隙(GLS)161被配置為處於閘極線縫隙(GLS)170之間的中間區域附近，所以層141之間的又窄又長的間隔的長度被一分為二。照此，可以將層142完全蝕刻掉，並且可以正確地沉積導體層143或閘極電極。

在形成導體層143之後，可以製作第一陣列公共源極(ACS)190和第二陣列公共源極(ACS)191。首先，可以透過化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或者這些製程中的兩者或更多者的組合在閘極線縫隙(GLS)161和閘極線縫隙(GLS)170的側壁和底表面上沉積電絕緣層。之後，可以執行乾式蝕刻製程或者乾式蝕刻製程和濕式蝕刻製程的組合，其將去除層192的處於閘極線縫隙(GLS)161和閘極線縫隙(GLS)170 的底部的部分，進而露出層184的部分。

之後，執行其他製程，以在閘極線縫隙(GLS)161和閘極線縫隙(GLS)170中形成第一陣列公共源極(ACS)190和第二陣列公共源極(ACS)191。例如，可以將包括例如氮化鈦、W、Co、Cu、Al、摻雜的矽或矽化物的導電材料的導電層193沉積在氧化矽層192上，並且導電層193電接觸處於閘極線縫隙(GLS)161和閘極線縫隙(GLS)170的底部的層184。之後，可以用導電材料194(例如，摻雜的多晶矽)填充閘極線縫隙(GLS)161和閘極線縫隙(GLS)170。也就是說，在一些實施例中，第一陣列公共源極(ACS)190和第二陣列公共源極(ACS)191均可以包括沉積在閘極線縫隙(GLS)的側壁上的隔離層、沉積在隔離層上的導電材料、以及填充閘極線縫隙(GLS)的導電材料。隔離層使第一陣列公共源極(ACS)190和第二陣列公共源極(ACS)191與導體層143絕緣。在一些實施例中，第一陣列公共源極(ACS)190和第二陣列公共源極(ACS)191均可以包括沉積在閘極線縫隙(GLS)的側壁上的隔離層，以及沉積在隔離層上並填充該閘極線縫隙(GLS)的一種或多種導電材料。如圖12所示，在第一陣列公共源極(ACS)190和第二陣列公共源極(ACS)191被形成之後，它們變成了穿過層堆疊體140延伸並且電接觸層184的導電通道。

由於第一陣列公共源極(ACS)190是透過填充處於第一閘極線縫隙(GLS)區域160中的閘極線縫隙(GLS)161而形成的，因而第一陣列公共源極(ACS)190也可以具有圓柱形或柱形形狀。類似地，第二陣列公共源極(ACS)191可以具有與閘極線縫隙(GLS)170的形狀相同的形狀或者類似的形狀。照此，第一陣列公共源極(ACS)190的佈置方式與閘極線縫隙(GLS)161的佈置方式相同，並且第二陣列公共源極(ACS)191的佈置方式與閘極線縫隙(GLS)170的佈置方式相同。也就是說，第一陣列公共源極(ACS)190沿X方向以非連續方式延伸並且間隔開，並且第二陣列公共源極(ACS)191沿X方向以連續方式從儲存塊區域101的左側延伸到右側。第一陣列公共源極(ACS)190沿平行於第二陣列公共源極(ACS)191的方向間隔開並且處於第二陣列公共源極(ACS)191之間的區域101的中間部分中。此外，第二陣列公共源極(ACS)191將NAND儲存單元劃分成多個儲存塊區域(未示出)。每一儲存塊區域在Y方向上可以被佈置在一對第二陣列公共源極(ACS)191之間，並且包括通道孔區域，該通道孔區域包括非連續的第一陣列公共源極(ACS)190。在一些其他實施例中，第一陣列公共源極(ACS)190可以以非連續方式沿X方向和Y方向兩者延伸。當第一陣列公共源極(ACS)沿X方向和Y方向兩者延伸時，對應的製作製程可以保持與第一陣列公共源極(ACS)僅沿X方向延伸時相同。

在形成第一陣列公共源極(ACS)和第二陣列公共源極(ACS)之後，執行其他製作步驟或製程，以完成立體記憶體元件100的製作。為了簡單起見，省略了其他製作步驟或製程的細節。

圖13示出了根據本發明的實施例的用於製作立體(3D)記憶體元件的示意性流程圖200。在操作步驟211，可以在基底的頂表面之上沉積犧牲層。所述基底可以包括半導體基底，例如，單晶矽基底。在一些實施例中，在沉積犧牲層之前可以在基底上沉積基礎層或覆蓋層。基礎層或覆蓋層可以包括單個層或者具有在基底之上依次沉積的多個層的複合層。在一些實施例中，基礎層或覆蓋層可以包括氧化矽、氮化矽和/或氧化鋁。在一些其他實施例中，可以在不在基底之上沉積基礎層或覆蓋層的情況下沉積犧牲層。犧牲層可以包括單晶矽、多晶矽、氧化矽或氮化矽。

在操作步驟212，可以在犧牲層上方沉積層堆疊體。所述層堆疊體包括交替堆疊設置的第一堆疊層和第二堆疊層。在一些實施例中，第一堆疊層可以包括第一介電層，並且第二堆疊層可以包括不同於第一介電層的第二介電層。在一些實施例中，第一介電層和第二介電層之一被配置作為犧牲堆疊層。在一些其他實施例中，第一堆疊層和第二堆疊層可以分別包括介電層和導電層。

在操作步驟213，可以形成穿過層堆疊體和犧牲層的通道孔，以露出基底的部分。功能層和通道層可以被沉積在每一通道孔的側壁上。形成功能層可以包括在通道孔的側壁上沉積阻隔層，在阻隔層上沉積電荷捕獲層，以及在電荷捕獲層上沉積穿隧絕緣層。在穿隧絕緣層上沉積的通道層起著半導體通道的作用，並且可以包括多晶矽層。

在操作步驟214，可以形成垂直地穿過層堆疊體延伸並且延伸到犧牲層中的第一閘極線縫隙(GLS)和第二閘極線縫隙(GLS)，並且第一閘極線縫隙(GLS)和第二閘極線縫隙(GLS)露出犧牲層的部分。第二閘極線縫隙(GLS)也沿水平方向連續地延伸，並且將NAND儲存單元劃分成多個儲存塊區域。儲存塊區域包括通道孔區域，通道孔區域包括第一閘極線縫隙(GLS)。第一閘極線縫隙(GLS)沿該水平方向可以是非連續的，並且可以間隔開一個或多個預定的距離值。由於第一閘極線縫隙(GLS)是非連續的，因而第一閘極線縫隙(GLS)不影響儲存塊區域的功能。

在操作步驟215，可以蝕刻掉犧牲層並且可以在基底上方形成腔體。該腔體露出功能層的阻隔層的處於該腔體中的部分。如果基礎層或覆蓋層沉積在基底上，則在該腔體中還露出基礎層或覆蓋層。之後，分別透過(例如)一種或多種選擇性蝕刻製程，依次蝕刻掉功能層在腔體中露出的各個層，包括阻隔層、電荷捕獲層和穿隧絕緣層。結果，可以在腔體中去除功能層的接近基底的部分。也可以在蝕刻功能層的該部分的製程期間或者在另一選擇性蝕刻製程中，蝕刻掉基礎層或覆蓋層(如果沉積的話)。因而，在腔體中露出了基底的部分以及通道層的側面部分。

在操作步驟216，可以執行選擇性磊晶生長，以在腔體中在基底上生長單晶矽層並且在通道層的露出部分(即側壁)上生長多晶矽磊晶層。在磊晶生長期間，所述單晶矽層和多晶矽層相互相鄰或者融合，以填充該腔體。因為第一閘極線縫隙(GLS)被佈置在通道孔區域中，所以與不存在第一閘極線縫隙(GLS)時相比，單晶矽和多晶矽在腔體中的磊晶生長速率將是更均勻的。照此，在填充腔體時避免了孔隙的形成。

在一些實施例中，層堆疊體包括兩個介電堆疊層，並且堆疊層之一是犧牲性的。犧牲堆疊層可以在操作步驟217被蝕刻掉，進而留下腔體，之後在操作步驟218用導電材料填充該腔體，以形成導體層。導電材料可以包括例如W、Co、Cu或Al的金屬。因為第一閘極線縫隙(GLS)被佈置在通道孔區域的中間，所以犧牲堆疊層可以被完全蝕刻掉。因而，可以避免不完整的閘極電極的形成。

在操作步驟219，可以在第一閘極線縫隙(GLS)和第二閘極線縫隙(GLS)處沉積並選擇性蝕刻氧化物層，以露出填充該腔體的磊晶層。可以在閘極線縫隙(GLS)中沉積例如氮化鈦、W、Cu、Al和/或摻雜的多晶矽的導電材料，以分別形成電接觸該磊晶層的第一陣列公共源極(ACS)和第二陣列公共源極(ACS)。

圖14和圖15示意性地示出了根據本發明的實施例的另一立體(3D)立體記憶體元件300的頂視圖和截面圖。圖15所示的截面圖是沿圖14的CC’線的截面圖。立體(3D)立體記憶體元件300的結構可以與立體記憶體元件100的結構類似，但是立體記憶體元件300的第一閘極線縫隙(GLS)區域162不同於立體記憶體元件100的第一閘極線縫隙(GLS)區域160。

如圖14和圖15所示，立體記憶體元件300的通道孔150被配置為在Z方向上延伸，並且在X-Y平面中形成某一圖案的陣列。立體(3D)立體記憶體元件300的NAND儲存單元可以透過閘極線縫隙(GLS)175被劃分成多個儲存塊區域(未示出)。閘極線縫隙(GLS)175可以具有與立體記憶體元件100的閘極線縫隙(GLS)170的結構相同的結構或類似的結構。與其他儲存塊區域(未示出)分隔開的儲存塊區域103可以包括通道孔區域104。儲存塊區域103可以被配置在一對閘極線縫隙(GLS)175之間。通道孔區域104可以包括第一閘極線縫隙(GLS)區域162，第一閘極線縫隙(GLS)區域162包括多個閘極線縫隙(GLS)163。閘極線縫隙(GLS)163沿X方向不連續地延伸並且相互間隔開，而閘極線縫隙(GLS)175則在X方向上連續地延伸。與立體記憶體元件100的在X-Y平面中具有圓形截面的閘極線縫隙(GLS)161形成對照的是，閘極線縫隙(GLS)163在X-Y平面中具有菱形截面。在一些實施例中，就像圖14中那樣，閘極線縫隙(GLS)163在通道孔區域104中可以具有相同的形狀和尺寸。在一些其他實施例中，閘極線縫隙(GLS)163在通道孔區域104中可以具有不同的形狀和/ 或不同的尺寸。

3D NAND立體記憶體元件300的製作方法可以使用一種或多種與針對立體記憶體元件100所使用的那些製程相同或類似的製程。例如，可以在立體記憶體元件300的製作中使用針對立體記憶體元件100所使用的一種或多種沉積製程、一種或多種蝕刻製程和/或一種或多種填充製程。

例如，如圖14和圖15所示，在製作立體(3D)立體記憶體元件300時，可以透過化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或者這些製程中的兩者或更多者的組合在基底110的頂表面之上沉積層120。接下來，與立體記憶體元件100類似，可以在層120之上依次沉積犧牲層(例如，多晶矽層130)以及包括交替的堆疊層141和堆疊層142的層堆疊體140。與立體記憶體元件100類似，立體記憶體元件300的堆疊層141和堆疊層142也可以示例性地分別包括氧化矽和氮化矽。如圖15所示，與立體記憶體元件100類似，立體記憶體元件300也可以包括通道孔150、功能層151和多晶矽通道層155(半導體通道)。功能層151以與立體記憶體元件100的方式相同的方式形成在通道孔150的側壁和底表面上。功能層151可以示例性地包括沉積在通道孔150的側壁和底部上的作為阻隔層152的氧化矽層、沉積在阻隔層152的表面上的作為電荷捕獲層153的氮化矽層、以及沉積在電荷捕獲層153的表面上的作為穿隧絕緣層154的氧化矽層。多晶矽通道層155可以被沉積在穿隧絕緣層154的表面上。通道孔150可以填充有介電材料156。

接下來，可以形成閘極線縫隙(GLS)163和閘極線縫隙(GLS)175。如圖14所示，閘極線縫隙(GLS)163的截面在X-Y平面中具有菱形形狀。與立體記憶體元件100類似，可以沉積並且選擇性蝕刻閘極線縫隙(GLS)間隔體，以露出犧牲層130。接下來，可以蝕刻犧牲層130、層120以及功能層151的靠近基底的部分，其在腔體中露出通道層155的側面部分以及基底。在露出通道孔155的側面部分以及基底之後，可以執行選擇性磊晶生長，以生長填充該腔體的磊晶層。這些磊晶層電接觸通道層155的露出側面部分。因為閘極線縫隙(GLS)163被配置為在閘極線縫隙(GLS)175之間的中間區域，因而在生長填充該腔體的磊晶層時可以防止孔隙的形成。

此後，與立體記憶體元件100類似，可以蝕刻掉堆疊層142並且用導體層(例如，W層)代替堆疊層142。導體層被配置作為立體(3D)立體記憶體元件300的字元線，並且通道層155被配置作為位元線。之後，可以使用氧化物層的沉積和蝕刻製程在閘極線縫隙(GLS)163和閘極線縫隙(GLS)175的底部露出該磊晶層。可以在閘極線縫隙(GLS)163和閘極線縫隙(GLS)175中沉積導電材料，以形成第一陣列公共源極(ACS)和第二陣列公共源極(ACS)。第一陣列公共源極(ACS)和第二陣列公共源極(ACS)均穿過層堆疊體140延伸並且電接觸磊晶層。在此之後，執行其他製作步驟或製程，以完成立體記憶體元件300的製作。

由於閘極線縫隙(GLS)163在X-Y平面中具有菱形截面，因而形成在閘極線縫隙(GLS)163中的第一陣列公共源極(ACS)在X-Y平面中也具有菱形截面。此外，與立體記憶體元件100類似，第一陣列公共源極(ACS)沿X方向以不連續方式延伸並且相互間隔開，並且第二陣列公共源極(ACS)沿X方向以連續方式延伸。此外，第二陣列公共源極(ACS)將NAND儲存單元劃分成多個儲存塊區域。每一儲存塊區域在Y方向上可以被佈置在一對第二陣列公共源極(ACS)之間。儲存塊可以包括通道孔區域，通道孔區域包括非連續的第一陣列公共源極(ACS)。在一些其他實施例中，閘極線縫隙(GLS)163並且因而第一陣列公共源極(ACS)可以分別以非連續方式沿X方向和Y方向兩者延伸。

圖16示意性地示出了根據本發明的實施例的另一立體(3D)立體記憶體元件400的頂視圖。為了簡單起見，省略了立體記憶體元件400的截面圖。立體(3D)立體記憶體元件400的結構可以與立體記憶體元件100和立體記憶體元件300的結構類似，但是立體記憶體元件400的第一閘極線縫隙(GLS)區域164不同於立體記憶體元件100的第一閘極線縫隙(GLS)區域160和立體記憶體元件300的第一閘極線縫隙(GLS)區域162。

與立體記憶體元件100和立體記憶體元件300類似，立體記憶體元件400的通道孔150被配置為在Z方向上延伸，並且在X-Y平面中形成圖案。如圖16所示，立體(3D)立體記憶體元件400的NAND儲存單元可以透過閘極線縫隙(GLS)176被劃分成多個儲存塊區域(未示出)。閘極線縫隙(GLS)176可以具有與立體記憶體元件100的閘極線縫隙(GLS)170或者立體記憶體元件300的閘極線縫隙(GLS)175的結構相同的結構或類似的結構。與其他儲存塊區域(未示出)分隔開的儲存塊區域105可以被配置在一對閘極線縫隙(GLS)176之間，並且儲存塊區域105包括通道孔區域106。通道孔區域106可以包括第一閘極線縫隙(GLS)區域164，第一閘極線縫隙(GLS)區域164可以包括處於閘極線縫隙(GLS)176之間的中間區域附近的多個閘極線縫隙(GLS)165。在一些實施例中，閘極線縫隙(GLS)165可以具有與立體記憶體元件100的閘極線縫隙(GLS)161的形狀和尺寸相同的形狀和尺寸。在一些其他實施例中，閘極線縫隙(GLS)165可以具有與閘極線縫隙(GLS)161的形狀和尺寸不同的形狀或不同的尺寸，例如方形形狀、橢圓形形狀或其他形狀。

此外，與閘極線縫隙(GLS)161或閘極線縫隙(GLS)163形成沿X方向延伸的單列的立體記憶體元件100和立體記憶體元件300形成對照的是，閘極線縫隙(GLS)165可以形成均沿X方向延伸的兩列。在一列中，閘極線縫隙(GLS)165不連續地延伸並且相互間隔開。在一些實施例中，相鄰的閘極線縫隙(GLS)165可以間隔開恒定的距離。在一些其他實施例中，相鄰的閘極線縫隙(GLS)165可以間隔開不同值的距離。在一些實施例中，兩列的閘極線縫隙(GLS)165可以被佈置在閘極線縫隙(GLS)176之間的中間區域附近並且間隔開預定的距離。

在一些其他實施例中，可以將多於兩列的閘極線縫隙(GLS)165佈置在閘極線縫隙(GLS)176之間的中間區域附近。照此，閘極線縫隙(GLS)165可以被配置為沿X方向和Y方向兩者延伸。也就是說，閘極線縫隙(GLS)165可以被配置為在儲存塊區域105中或者在閘極線縫隙(GLS)176之間在X-Y平面中形成適當的圖案。在一些實施例中，就像圖16中那樣，閘極線縫隙(GLS)165可以沿X方向延伸比沿Y方向更長的範圍。

因為相鄰的閘極線縫隙(GLS)165至少間隔開某一距離，所以儲存塊區域105中的每一NAND儲存單元的閘極電極被電性連接。照此，第一閘極線縫隙(GLS)區域164或者閘極線縫隙(GLS)165可以被視為將通道孔區域106劃分成三個電性連接的部分。因而，儲存塊區域105的功能不受影響。

在多於一列的閘極線縫隙(GLS)165被形成在一對閘極線縫隙 (GLS)176之間時，用於蝕刻犧牲層(例如，立體記憶體元件100的犧牲層130和堆疊層142)的製程可以變得更快並且更完整。類似地，磊晶層在腔體中的生長速率(例如，層184在立體記憶體元件100的腔體181中的生長速率)可以變得更加均勻，進而防止孔隙的形成。此外，在一些其他實施例中，當更多通道孔被佈置在儲存塊區域中時，閘極線縫隙(GLS)176之間的距離可以沿Y方向增大。閘極線縫隙(GLS)176之間的距離可以變得非常大，使得一列的閘極線縫隙(GLS)165可能不足以在腔體中的選擇性磊晶生長(例如，層184在立體記憶體元件100的腔體181中的生長)中防止孔隙的形成，或者不足以防止犧牲堆疊層(例如，立體記憶體元件100的層142)的不完整蝕刻。因而，在一些實施例中，可能希望多列的閘極線縫隙(GLS)165來避免孔隙的形成和不完整蝕刻。

與立體記憶體元件100和立體記憶體元件300類似，但是在附圖中未示出的是，立體記憶體元件400可以包括基底100以及設置在基底上方的層堆疊體140。立體記憶體元件400也可以包括沿Z方向垂直地穿過層堆疊體140延伸的功能層151、通道層155、第一陣列公共源極(ACS)和第二陣列公共源極(ACS)。將省略或者不再詳細重複對這樣的結構的描述。

立體記憶體元件400的製作方法可以使用一種或多種與針對立體記憶體元件100和立體記憶體元件300所使用的那些製程相同或類似的製程。例如，可以在立體記憶體元件400的製作中使用針對立體記憶體元件100和立體記憶體元件300所使用的一種或多種沉積製程、一種或多種蝕刻製程和/或一種或多種填充製程。將省略或者不再詳細重複對這樣的製作製程的描述。

圖17、圖18、圖19和圖20示意性地示出了根據本發明的實施例的另一立體(3D)立體記憶體元件500的頂視圖和截面圖。圖18所示的截面圖是沿圖17的DD’線的截面圖。圖19所示的截面圖是沿圖20的EE’線的截面圖。立體(3D)立體記憶體元件500的結構可以與立體記憶體元件100、立體記憶體元件300和/或立體記憶體元件400的結構類似，但是立體記憶體元件500的第一閘極線縫隙(GLS)區域166不同於立體記憶體元件100的第一閘極線縫隙(GLS)區域160、立體記憶體元件300的第一閘極線縫隙(GLS)區域162和立體記憶體元件400的第一閘極線縫隙(GLS)區域164。

與立體記憶體元件100、立體記憶體元件300和立體記憶體元件400類似，立體記憶體元件500的通道孔150被配置為在Z方向上延伸，並且在X-Y平面中形成圖案。如圖17所示，立體(3D)立體記憶體元件500的NAND儲存單元可以透過閘極線縫隙(GLS)177被劃分成多個儲存塊區域(未示出)。閘極線縫隙(GLS)177可以具有與立體記憶體元件100的閘極線縫隙(GLS)170或者立體記憶體元件300的閘極線縫隙(GLS)171的結構相同的結構或類似的結構。儲存塊區域107可以包括通道孔區域108。儲存塊區域107可以被配置在一對閘極線縫隙(GLS)177之間，並且透過閘極線縫隙(GLS)177與其他儲存塊區域(未示出)分隔開。通道孔區域108可以包括第一閘極線縫隙(GLS)區域166，第一閘極線縫隙(GLS)區域166可以包括處於閘極線縫隙(GLS)177之間的中間區域附近的多個閘極線縫隙(GLS)167。與立體記憶體元件100、立體記憶體元件300和立體記憶體元件400類似，閘極線縫隙(GLS)167在Z方向上連續地延伸並且在X方向上不連續地延伸。閘極線縫隙(GLS)167的截面可以在X-Y平面中具有各種形狀，例如，圖17所示的矩形形狀。

與立體記憶體元件400類似，但是不同於立體記憶體元件100和立體記憶體元件300，閘極線縫隙(GLS)167可以形成與閘極線縫隙(GLS)177平行並且沿X方向延伸的兩列。在一些實施例中，兩列的閘極線縫隙(GLS)167可以被佈置在閘極線縫隙(GLS)177之間的中間區域附近並且間隔開預定的距離。在每一列中，閘極線縫隙(GLS)167不連續地延伸並且相互間隔開。在一些實施例中，相鄰的閘極線縫隙(GLS)167可以沿X方向間隔開恒定的距離。在一些實施例中，相鄰的閘極線縫隙(GLS)167可以沿X方向隔開不同值的距離。在一些其他實施例中，可以將多於兩列閘極線縫隙(GLS)167佈置到閘極線縫隙(GLS)177之間的中間區域附近。照此，閘極線縫隙(GLS)167可以被配置為沿X方向和Y方向兩者延伸，並且在儲存塊區域107中或者在閘極線縫隙(GLS)177之間在X-Y平面中形成2D圖案。在一些實施例中，閘極線縫隙(GLS)167可以沿X方向延伸比沿Y方向更長的範圍。

由於相鄰閘極線縫隙(GLS)165沿X方向、Y方向或者X方向和Y方向之間的另一方向至少間隔開某一距離，因而儲存塊區域107中的每一NAND儲存單元的閘極電極被電性連接。照此，第一閘極線縫隙(GLS)區域166或者閘極線縫隙(GLS)167可以被視為將通道孔區域108劃分成三個電性連接的部分。因而，儲存塊區域107的功能不受閘極線縫隙(GLS)167影響。

與立體記憶體元件400類似，在多於一列的閘極線縫隙(GLS)167被佈置到一對閘極線縫隙(GLS)177之間時，與不存在閘極線縫隙(GLS)167時的情形相比，用於蝕刻犧牲層(例如，立體記憶體元件100的層130或層142)的製程可以變得更快並且更完整。此外，磊晶層在腔體中的生長速率(例如，層184在立體記憶體元件100的腔體181中的生長速率)可以變得更加均勻，進而防止孔隙的形成。此外，在一些其他實施例中，當更多通道孔被佈置在閘極線縫隙(GLS)177之間時，閘極線縫隙(GLS)177之間的距離可以相應地增大。閘極線縫隙(GLS)177之間的距離可以變得非常大，使得一列的閘極線縫隙(GLS)167可能不足以在腔體中(例如，層184在立體記憶體元件100的腔體181中)的選擇性磊晶生長中防止孔隙的形成，或者不足以防止犧牲堆疊層(例如，立體記憶體元件100的層142)的不完整蝕刻。因而，在一些實施例中，可能需要多列的閘極線縫隙(GLS)167來避免孔隙的形成和不完整蝕刻。

與立體記憶體元件100、立體記憶體元件300和立體記憶體元件400類似，如圖19所示，立體記憶體元件500可以包括基底110、磊晶層185、層堆疊體140、第一陣列公共源極(ACS)195和第二陣列公共源極(ACS)196。

立體記憶體元件500的製作方法可以使用一種或多種與針對立體記憶體元件100、立體記憶體元件300和立體記憶體元件400所使用的那些製程相同或類似的製程。例如，可以在立體記憶體元件500的製作中使用針對立體記憶體元件100、立體記憶體元件300和立體記憶體元件400所使用的一種或多種沉積製程、一種或多種蝕刻製程和/或一種或多種填充製程。

如圖18和圖19所示，在製作立體(3D)立體記憶體元件500時，可以透過化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或者這些製程中的兩者或更多者的組合，在基底110的頂表面之上沉積覆蓋層120。接下來，與立體記憶體元件100、立體記憶體元件300和立體記憶體元件400類似，可以在覆蓋層120之上依次沉積犧牲層(例如，多晶矽層130)以及包括交替的堆疊層141和堆疊層142的層堆疊體140。與立體記憶體元件100、立體記憶體元件300和立體記憶體元件400類似，立體記憶體元件500的堆疊層141和堆疊層142也可以示例性地分別包括氧化矽和氮化矽。如圖17和圖18所示，與立體記憶體元件100、立體記憶體元件300和立體記憶體元件400類似，立體記憶體元件500還可以包括通道孔150、功能層151和多晶矽通道層155(半導體通道)。功能層151以與立體記憶體元件100的相同的方式形成在通道孔150的側壁和底表面上。功能層151可以示例性地包括沉積在通道孔150的側壁和底部上的作為阻隔層152的氧化矽層、沉積在阻隔層152的表面上的作為電荷捕獲層153的氮化矽層、以及沉積在電荷捕獲層153的表面上的作為穿隧絕緣層154的氧化矽層。多晶矽通道層155可以被沉積在穿隧絕緣層154的表面上。通道孔150可以填充有介電材料156。

接下來，可以形成閘極線縫隙(GLS)167和閘極線縫隙(GLS)177。如圖17所示，閘極線縫隙(GLS)167的截面在X-Y平面中具有矩形形狀。之後，與立體記憶體元件100類似，可以沉積並且選擇性蝕刻閘極線縫隙(GLS)間隔體168，以露出犧牲層130，如圖18所示。接下來，可以蝕刻掉犧牲層130、覆蓋層120、閘極線縫隙(GLS)間隔體168的部分以及功能層151的靠近基底部分，其在腔體中露出通道層155的側面部分以及基底。在露出通道層155的側面部分以及基底之後，可以執行選擇性磊晶生長，以在基底上以及通道層155的側面部分上生長磊晶單晶矽層和多晶矽層。磊晶生長填充了該腔體，並且形成了磊晶層185。磊晶層185與通道層155的該側面部分電接觸。由於兩列的閘極線縫隙(GLS)167被配置在閘極線縫隙(GLS)177之間的中間區域，因而在生長填充該腔體的磊晶層185時可以防止孔隙的形成。

此後，與立體記憶體元件100、立體記憶體元件300和立體記憶體元件400類似，可以蝕刻掉閘極線縫隙(GLS)間隔體168的其餘部分以及犧牲堆疊層142，並且可以用導體層143(例如，W層)代替層142。因為兩列閘極線縫隙(GLS)167被配置為在閘極線縫隙(GLS)177之間的中間區域，所以堆疊層142可以被完全蝕刻掉。因而，可以正確地沉積導體層143，而不存在由層142的不完全蝕刻導致的問題。導體層143被配置作為立體(3D)立體記憶體元件500的字元線，並且通道層155被配置作為位元線。接下來，製作第一陣列公共源極(ACS)195和第二陣列公共源極(ACS)196。可以執行沉積製程，以在閘極線縫隙(GLS)167和閘極線縫隙(GLS)177的側壁上和底表面上形成電性隔離層，例如，氧化矽層197。可以對氧化矽層197進行選擇性蝕刻，以在閘極線縫隙(GLS)167和閘極線縫隙(GLS)177的底部露出磊晶層185。

接下來，可以執行其他製程，以在閘極線縫隙(GLS)167和閘極線縫隙(GLS)177中形成第一陣列公共源極(ACS)195和第二陣列公共源極(ACS)196。如圖19所示，可以沉積包括例如氮化鈦、W、Co、Cu、Al、摻雜矽或矽化物的導電材料的導電層198以覆蓋氧化矽層197並且導電層198電接觸處於閘極線縫隙(GLS)167和閘極線縫隙(GLS)177的底部的層185。之後，可以用導電材料199(例如，摻雜的多晶矽)填充這些閘極線縫隙(GLS)。圖20示意性地示出了在填充閘極線縫隙(GLS)以形成第一陣列公共源極(ACS)195和第二陣列公共源極(ACS)196之後的頂視圖。如圖19所示，在形成第一陣列公共源極(ACS)195和第二陣列公共源極(ACS)196之後，它們變成了穿過層堆疊體140延伸並且電接觸磊晶層185的導電通道。在此之後，執行其他製作步驟或製程，以完成立體記憶體元件500的製作。

由於閘極線縫隙(GLS)167在X-Y平面中具有矩形截面，因而形成在閘極線縫隙(GLS)167中的第一陣列公共源極(ACS)195在X-Y平面中也具有矩形截面。此外，與立體記憶體元件100、立體記憶體元件300和立體記憶體元件400類似，第一陣列公共源極(ACS)195沿X方向以非連續方式延伸並且間隔開，並且第二陣列公共源極(ACS)196沿X方向以連續方式從儲存塊區域107的左側延伸到右側。此外，第二陣列公共源極(ACS)196可以將立體記憶體元件500的NAND儲存單元劃分成多個儲存塊區域(未示出)。每一儲存塊區域(例如，儲存塊區域107)在Y方向上可以被佈置在一對第二陣列公共源極(ACS)196之間。此外，每一儲存塊區域可以包括通道孔區域，通道孔區域包括非連續的第一陣列公共源極(ACS)195。如圖17和圖19所示，第一陣列公共源極(ACS)196可以以非連續方式分別沿X方向和Y方向兩者延伸。也就是說，在儲存塊區域107中或者在該對第二陣列公共源極(ACS)196之間，第一陣列公共源極(ACS)195可以被配置為在X-Y平面中形成圖案，例如，2D圖案。由於第二陣列公共源極(ACS)196在X方向上從左側連續地延伸到右側，因而第一陣列公共源極(ACS)195可以沿X方向比沿Y方向延伸更長的範圍。

在一些實施例中，在X方向上相鄰的第一陣列公共源極(ACS)195之間的間隔可以是固定值。在一些其他實施例中，在X方向上相鄰的第一陣列公共源極(ACS)195之間的間隔可以包括不同值。此外，在一些實施例中，閘極線縫隙(GLS)167在通道孔區域108中可以具有相同的形狀或尺寸。在一些其他實施例中，各閘極線縫隙(GLS)167在通道孔區域108中可以具有不同的形狀或尺寸。相應地，在一些實施例中，第一陣列公共源極(ACS)195在通道孔區域108中可以具有相同的形狀或尺寸。在一些其他實施例中，第一陣列公共源極(ACS)195在通道孔區域108中可以具有不同的形狀或尺寸。

第一陣列公共源極(ACS)195被佈置為非連續的，不相互接觸，並且至少間隔開既定的距離。照此，相鄰的第一陣列公共源極(ACS)195之間的間隔提供了NAND儲存單元之間的電性連接。第一陣列公共源極(ACS)195可以被視為將通道孔區域108劃分成三個電性連接的部分。因而，儲存塊區域(例如，區域107)中的儲存塊的功能不受第一陣列公共源極(ACS)195的佈置影響。

圖21和圖22示意性地示出了根據本發明的實施例的具有附加特徵的立體(3D)立體記憶體元件500的頂視圖和截面圖。圖22所示的截面圖是沿圖21的FF’線的截面圖。所述附加特徵是頂部選擇閘極(TSG)切口。區域1951表示頂部選擇閘極(TSG)切口並且在圖21和圖22中以虛線表示。如圖21和圖22所示，頂部選擇閘極(TSG)切口在Y方向上具有比第一陣列公共源極(ACS)195的寬度更窄的寬度，並且在X方向上從通道孔區域108的左側連續地延伸到右側。在垂直方向(即，Z方向)上，頂部選擇閘極(TSG)切口在有限的範圍內延伸並且僅部分地穿過層堆疊體140。因而，區域1951和第一陣列公共源極(ACS)195在通道孔區域108和儲存塊區域107中部分地重疊。

在一些實施例中，一列不連續的第一陣列公共源極(ACS)195可以連同頂部選擇閘極(TSG)切口一起被配置在第二陣列公共源極(ACS)196之間。例如，如果在第二陣列公共源極(ACS)196之間沿Y方向有十三列的通道孔150，那麼在一些實施例中，從第二陣列公共源極(ACS)196開始的第七列的通道孔150可以用於形成一列的第一陣列公共源極(ACS)195。於是，六列的通道孔150佈置在所述一列的第一陣列公共源極(ACS)195的每一側。此外，多列的第一陣列公共源極(ACS)195可以連同多個頂部選擇閘極(TSG)切口一起沿Y方向被配置在第二陣列公共源極(ACS)196之間。例如，在一些實施例中，當存在7N-1列的通道孔150(其中，N是大於2的整數)時，可以使用從陣列公共源極(ACS)196開始的第七列形成第一列的第一陣列公共源極(ACS)195，並且可以使用第十四列形成第二列的第一陣列公共源極(ACS)195，等等。在這樣的情形中，在兩個相鄰的列的第一陣列公共源極(ACS)195之間或者在陣列公共源極(ACS)196和相鄰的列的陣列公共源極(ACS)195之間，存在六列通道孔150。

如圖21和圖22所示，相鄰的陣列公共源極(ACS)195之間的沿X方向的較小間隔意味著陣列公共源極(ACS)195在X-Z平面中的較大面積，並且因而是上文描述的蝕刻製程和填充製程所期望的。然而，如果相鄰陣列公共源極(ACS)195之間的間隔變得太小，那麼可能發生可靠性問題，因為相鄰陣列公共源極(ACS)195可能相互接觸。因而，應當改善陣列公共源極(ACS)195沿X方向的長度。

根據本發明的其中一些實施例，本發明提供一種立體(3D)記憶體元件，包括：一基底，處於所述基底之上的一層堆疊體，所述層堆疊體包括交替堆疊設置的多個第一堆疊層和多個第二堆疊層、以及多個儲存塊，一第一磊晶層，所述第一磊晶層處於穿過所述層堆疊體延伸的一通道層的一側面部分上，處於所述基底上的一第二磊晶層，以及多個第一陣列公共源極(ACS)和多個第二陣列公共源極(ACS)，所述多個第一陣列公共源極(ACS)和所述多個第二陣列公共源極(ACS)被配置為用於每一儲存塊並且穿過所述層堆疊體延伸，其中，所述第一磊晶層與所述第二磊晶層相鄰，所述多個第一陣列公共源極(ACS)和所述多個第二陣列公共源極(ACS)與所述第二磊晶層電性連接，並且所述層堆疊體的部分以及所述多個第一陣列公共源極(ACS)處於所述多個第二陣列公共源極(ACS)之間。

根據本發明的其中一些實施例，本發明提供一種用於製作立體(3D)記憶體元件的方法，包括：在一基底之上形成一層堆疊體，所述層堆疊體包括交替堆疊設置的多個第一堆疊層和多個第二堆疊層，執行一磊晶生長步驟，以在穿過所述層堆疊體延伸的一通道層的一側面部分上，沉積一第一磊晶層並且在所述基底上沉積一第二磊晶層，以及形成用於多個儲存塊中的每一個的並且穿過所述層堆疊體並延伸的多個第一閘極線縫隙(GLS)和多個第二閘極線縫隙(GLS)，其中，所述第一磊晶層與所述第二磊晶層相鄰，並且所述層堆疊體的部分以及所述多個第一閘極線縫隙(GLS)處於所述多個第二閘極線縫隙(GLS)之間。

根據本發明的其中一些實施例，本發明提供一種用於製作立體(3D)記憶體元件的方法，包括：在一基底之上形成一層堆疊體，所述層堆疊體包括交替堆疊設置的多個第一堆疊層和多個第二堆疊層，執行一磊晶生長步驟，進而在穿過所述層堆疊體並延伸的一通道層的一側面部分上沉積一第一磊晶層，並且在所述基底上沉積一第二磊晶層，以及形成用於多個儲存塊中的每一個的穿過所述層堆疊體並且延伸的多個第一陣列公共源極(ACS)和多個第二陣列公共源極(ACS)，其中，所述第一磊晶層與所述第二磊晶層相鄰，所述多個第一陣列公共源極(ACS)和所述多個第二陣列公共源極(ACS)與所述第二磊晶層電性連接，並且所述多個第一陣列公共源極(ACS)以及所述層堆疊體的部分處於所述多個第二陣列公共源極(ACS)之間。

透過使用所公開的儲存結構和方法，在儲存塊區域中的連續的閘極線縫隙(GLS)之間形成不連續的閘極線縫隙(GLS)，而不影響儲存塊的功能。不連續的閘極線縫隙(GLS)改善了腔體中的選擇性磊晶生長。因而，可以防止孔隙的形成，並且可以避免電流的洩漏問題。非連續的閘極線縫隙(GLS)還增強了對犧牲堆疊層的蝕刻，其可以防止出現不完整的閘極電極。照此，可以提高立體(3D)記憶體元件的品質和可靠性。

儘管在本說明書中透過使用具體實施例描述了本發明的原理和實施方式，但是前文對實施例的描述僅旨在輔助對本發明的理解。此外，可以對前述不同實施例的特徵進行組合，以形成附加的實施例。本領域技術人員可以根據本發明的思路對所述的具體實施方式和應用範圍做出修改。因而，不應將說明書的內容理解成是對本發明的限制。

前述對具體的實施例的描述內容將如此揭露本發明內容的一般本質，以使得其他人透過應用本技術領域的知識可以輕鬆地修改和/或適配這樣的具體實施例的各種應用，而沒有過多的實驗，並且不脫離本發明內容的一般概念。因此，基於本文中呈現的教導和指南，這樣的適配和修改旨在落在所公開的實施例的等價項的意義和範圍內。應當理解，本文中的片語或者術語是出於描述而非限制的目的的，以使得本說明書的術語或者片語將由技術人員根據所述教導和指南來解釋。

已在上面借助於說明所指定的功能及其關係的實現方案的功能性構建方框描述了本發明內容的實施例。已經出於方便描述起見任意地定義了這些功能性構建方框的邊界。可以定義替換的邊界，只要所指定的功能及其關係被恰當地執行就行。

摘要部分可以闡述如由發明人設想的本發明內容的一個或多個而非全部示例性實施例，並且因此，不旨在以任何方式限制本發明內容及所附申請專利範圍。

本發明內容的廣度和範圍不應當受上面描述的示例性實施例中的任一個示例性實施例的限制，而應當僅根據以下申請專利範圍及其等價項來定義。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。