CN106328657A - 半导体器件及制造其的方法 - Google Patents

半导体器件及制造其的方法 Download PDF

Info

Publication number
CN106328657A
CN106328657A CN201610011999.9A CN201610011999A CN106328657A CN 106328657 A CN106328657 A CN 106328657A CN 201610011999 A CN201610011999 A CN 201610011999A CN 106328657 A CN106328657 A CN 106328657A
Authority
CN
China
Prior art keywords
layer
channel layer
pipe
source side
drain side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610011999.9A
Other languages
English (en)
Other versions
CN106328657B (zh
Inventor
郭尚炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106328657A publication Critical patent/CN106328657A/zh
Application granted granted Critical
Publication of CN106328657B publication Critical patent/CN106328657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体器件可以包括管道沟道层和围绕管道沟道层的管道栅。半导体器件可以包括形成在管道栅与管道沟道层之间的氧化层。该半导体器件可以包括从管道沟道层延伸以比氧化层突出得更远的源极侧沟道层和漏极侧沟道层。

Description

半导体器件及制造其的方法
相关申请的交叉引用
本申请要求2015年6月29日提交给韩国知识产权局的申请号为10-2015-0092019的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开总体涉及一种半导体器件及制造其的方法，更具体地，涉及一种三维存储器件及制造其的方法。
背景技术
半导体器件包括能够储存数据的存储器件。存储器件包括存储单元。为了高度集成半导体器件，可以三维地布置存储单元。例如，已经提出其中以两列层叠的存储单元与管道晶体管连接的三维存储器件。形成存储单元的过程可能影响管道晶体管的结构。
发明内容
在实施例中，可以提供一种半导体器件。该半导体器件可以包括：管道沟道层；围绕管道沟道层的管道栅以及形成在管道栅与管道沟道层之间的氧化层。该半导体器件可以包括源极侧沟道层和漏极侧沟道层，源极侧沟道层和漏极侧沟道层从管道沟道层延伸以比氧化层突出得更远。
在实施例中，可以提供一种半导体器件。该半导体器件可以包括：第一管道栅，具有第一凹部；以及第二管道栅，形成在第一管道栅上并且具有第二凹部。该半导体器件可以包括：第三管道栅，形成在第二管道栅上；以及第一绝缘层，形成在第三管道栅上。该半导体器件可以包括第一源极侧管道通孔和第一漏极侧管道通孔，第一源极侧管道通孔和第一漏极侧管道通孔连接至第一凹部同时穿过第一绝缘层、第三管道栅和第二管道栅。该半导体器件可以包括第二源极侧管道通孔和第二漏极侧管道通孔，第二源极侧管道通孔和第二漏极侧管道通孔连接至第二凹部同时穿过第一绝缘层和第三管道栅。该半导体器件可以包括第一管道沟道层，第一管道沟道层形成在第一源极侧管道通孔、第一漏极侧管道通孔以及第一凹部的内部。该半导体器件可以包括第一氧化层，第一氧化层沿第一管道沟道层的表面形成，并且仅向上延伸至第一绝缘层的高度。该半导体器件可以包括第二管道沟道层，第二管道沟道层形成在第二源极侧管道通孔、第二漏极侧管道通孔以及第二凹部的内部。该半导体器件可以包括第二氧化层，第二氧化层沿第二管道沟道层的表面形成，并且仅向上延伸至第一绝缘层的高度。
在实施例中，可以提供一种制造半导体器件的方法。该方法可以包括：形成下结构，所述下结构包括间隙填充层、围绕间隙填充层的管道栅以及设置在管道栅与间隙填充层之间的钝化层。该方法可以包括：在下结构上交替层叠牺牲层和绝缘层。该方法可以包括：通过刻蚀牺牲层和绝缘层来形成暴露间隙填充层的源极侧通孔和漏极侧通孔。该方法可以包括：通过经由源极侧通孔和漏极侧通孔去除间隙填充层来暴露钝化层。该方法可以包括：通过氧化过程来形成钝化氧化区和牺牲氧化区，所述钝化氧化区是氧化的钝化层，所述牺牲氧化区是经由源极侧通孔和漏极侧通孔而暴露的牺牲层的氧化的侧壁。该方法可以包括：形成被钝化氧化区和牺牲氧化区围绕的沟道层，并且填充源极侧通孔、漏极侧通孔以及其中间隙填充层被去除的区域。
在实施例中，可以提供一种制造半导体器件的方法。该方法可以包括：形成下结构，所述下结构包括第一管道栅、层叠在第一管道栅上的第二管道栅、层叠在第二管道栅上的第三管道栅、层叠在第三管道栅上的第一绝缘层、第一间隙填充层以及第二间隙填充层，所述第一间隙填充层穿过第一绝缘层、第三管道栅和第二管道栅，被填充在第一管道栅的第一凹部中，以及被第一钝化层围绕，所述第二间隙填充层穿过第一绝缘层和第三管道栅，被填充在第二管道栅的第二凹部中，以及被第二钝化层围绕。该方法可以包括：在下结构上交替层叠牺牲层与第二绝缘层。该方法可以包括：通过刻蚀牺牲层和第二绝缘层来形成暴露第一间隙填充层的第一源极侧通孔和第一漏极侧通孔以及暴露第二间隙填充层的第二源极侧通孔和第二漏极侧通孔。该方法可以包括：通过经由第一源极侧通孔、第二源极侧通孔、第一漏极侧通孔和第二漏极侧通孔去除第一间隙填充层和第二间隙填充层来暴露第一钝化层和第二钝化层。该方法可以包括：通过氧化过程来形成第一钝化氧化区、第二钝化氧化区和牺牲氧化区，所述第一钝化氧化区是氧化的第一钝化层，所述第二钝化氧化区是氧化的第二钝化层，所述牺牲氧化区是经由第一源极侧通孔、第二源极侧通孔、第一漏极侧通孔和第二漏极侧通孔暴露的牺牲层的氧化的侧壁。该方法可以包括：形成第一沟道层和第二沟道层，所述第一沟道层设置在第一源极侧通孔、第一漏极侧通孔以及其中第一间隙填充层被去除的区域之内，并且被第一钝化氧化区和牺牲氧化区围绕，所述第二沟道层设置在第二源极侧通孔、第二漏极侧通孔以及其中第二间隙填充层被去除的区域之内，并且被第二钝化氧化区和牺牲氧化区围绕。
前述发明内容仅是说明性的而非意在以任何方式进行限制。除以上描述的说明性方面、实施例和特征以外，通过参照附图和以下详细描述，更多方面、实施例和特征将变得明显。
附图说明
图1是图示根据实施例的半导体器件的示例代表的透视图。
图2A和图2B是图示根据各种实施例的半导体器件的示例代表的剖面图。
图3A至图3I是图示用于描述制造根据图2A中所示的实施例的半导体器件的方法的示例代表的剖面图。
图4A至图4C是图示用于描述制造根据图2B中所示的实施例的半导体器件的方法的示例代表的剖面图。
图5是图示根据实施例的存储系统的示例代表的配置图。
图6是图示根据实施例的计算系统的示例代表的配置图。
具体实施方式
实施例可以提供一种半导体器件及制造其的方法，该半导体器件能够更可靠地确保管道晶体管的结构。
在实施例中，可以提供一种半导体器件。该半导体器件可以包括：管道沟道层、围绕管道沟道层的管道栅以及形成在管道栅与管道沟道层之间的氧化层。该半导体器件可以包括源极侧沟道层和漏极侧沟道层，源极侧沟道层和漏极侧沟道层从管道沟道层延伸以比氧化层突出得更远。
在实施例中，可以提供一种半导体器件。该半导体器件可以包括：第一管道栅，具有第一凹部；以及第二管道栅，形成在第一管道栅上并且具有第二凹部。该半导体器件可以包括：第三管道栅，形成在第二管道栅上；以及第一绝缘层，形成在第三管道栅上。该半导体器件可以包括第一源极侧管道通孔和第一漏极侧管道通孔，第一源极侧管道通孔和第一漏极侧管道通孔连接至第一凹部同时穿过第一绝缘层、第三管道栅和第二管道栅。该半导体器件可以包括第二源极侧管道通孔和第二漏极侧管道通孔，第二源极侧管道通孔和第二漏极侧管道通孔连接至第二凹部同时穿过第一绝缘层和第三管道栅。该半导体器件可以包括第一管道沟道层，第一管道沟道层形成在第一源极侧管道通孔、第一漏极侧管道通孔以及第一凹部的内部。该半导体器件可以包括第一氧化层，第一氧化层沿第一管道沟道层的表面形成，并且仅向上延伸至第一绝缘层的高度。该半导体器件可以包括第二管道沟道层，第二管道沟道层形成在第二源极侧管道通孔、第二漏极侧管道通孔以及第二凹部的内部。该半导体器件可以包括第二氧化层，第二氧化层沿第二管道沟道层的表面形成，并且仅向上延伸至第一绝缘层的高度。
在实施例中，可以提供一种半导体器件。该半导体器件可以包括第一管道沟道层和第二管道沟道层。该半导体器件可以包括围绕第一管道沟道层和第二管道沟道层的管道栅。该半导体器件可以包括形成在管道栅与第一管道沟道层之间的第一氧化层。该半导体器件可以包括形成在管道栅与第二管道沟道层之间的第二氧化层。该半导体器件可以包括第一源极侧沟道层和第一漏极侧沟道层，第一源极侧沟道层和第一漏极侧沟道层从第一管道沟道层延伸以比突出超过管道栅的第一氧化层突出得更远。该半导体器件可以包括第二源极侧沟道层和第二漏极侧沟道层，第二源极侧沟道层和第二漏极侧沟道层从第二管道沟道层延伸以比突出超过管道栅的第二氧化层突出得更远。
在实施例中，可以提供一种制造半导体器件的方法。该方法可以包括：形成下结构，所述下结构包括间隙填充层、围绕间隙填充层的管道栅以及设置在管道栅与间隙填充层之间的钝化层。该方法可以包括：在下结构上交替层叠牺牲层和绝缘层。该方法可以包括：通过刻蚀牺牲层和绝缘层来形成暴露间隙填充层的源极侧通孔和漏极侧通孔。该方法可以包括：通过经由源极侧通孔和漏极侧通孔去除间隙填充层来暴露钝化层。该方法可以包括：通过氧化过程来形成钝化氧化区和牺牲氧化区，所述钝化氧化区是氧化的钝化层，所述牺牲氧化区是经由源极侧通孔和漏极侧通孔而暴露的牺牲层的氧化的侧壁。该方法可以包括：形成被钝化氧化区和牺牲氧化区围绕的沟道层，并且填充源极侧通孔、漏极侧通孔以及其中间隙填充层被去除的区域。
在实施例中，可以提供一种制造半导体器件的方法。该方法可以包括：形成下结构，所述下结构包括第一管道栅、层叠在第一管道栅上的第二管道栅、层叠在第二管道栅上的第三管道栅、层叠在第三管道栅上的第一绝缘层、第一间隙填充层以及第二间隙填充层，所述第一间隙填充层穿过第一绝缘层、第三管道栅和第二管道栅，被填充在第一管道栅的第一凹部中，以及被第一钝化层围绕，所述第二间隙填充层穿过第一绝缘层和第三管道栅，被填充在第二管道栅的第二凹部中，以及被第二钝化层围绕。该方法可以包括：在下结构上交替层叠牺牲层和第二绝缘层。该方法可以包括：通过刻蚀牺牲层和第二绝缘层来形成暴露第一间隙填充层的第一源极侧通孔和第一漏极侧通孔以及暴露第二间隙填充层的第二源极侧通孔和第二漏极侧通孔。该方法可以包括：通过经由第一源极侧通孔、第二源极侧通孔、第一漏极侧通孔和第二漏极侧通孔去除第一间隙填充层和第二间隙填充层来暴露第一钝化层和第二钝化层。该方法可以包括：通过氧化过程来形成第一钝化氧化区、第二钝化氧化区和牺牲氧化区，所述第一钝化氧化区是氧化的第一钝化层，所述第二钝化氧化区是氧化的第二钝化层，所述牺牲氧化区是经由第一源极侧通孔、第二源极侧通孔、第一漏极侧通孔和第二漏极侧通孔暴露的牺牲层的氧化的侧壁。该方法可以包括：形成第一沟道层和第二沟道层，所述第一沟道层设置在第一源极侧通孔、第一漏极侧通孔以及其中第一间隙填充层被去除的区域之内，并且被第一钝化氧化区和牺牲氧化区围绕，所述第二沟道层设置在第二源极侧通孔、第二漏极侧通孔以及其中第二间隙填充层被去除的区域之内，并且被第二钝化氧化区和牺牲氧化区围绕。
在下文中，以下将参照附图描述实施例的示例。然而，实施例不局限于以下公开的示例，而是可以以不同的形式来不同地实施，并且实施例的范围不局限于以下要描述的实施例的示例。然而，提供实施例以使本领域技术人员彻底地理解该实施例，并且本公开的范围应当通过权利要求来理解。
图1是图示根据本公开的实施例的半导体器件的示例代表的透视图。例如，图1是三维(3D)存储器件的透视图，并且未图示绝缘层。
参照图1，根据实施例的3D存储器件可以包括第一沟道层CH1、第二沟道层CH2、管道栅PG、源极侧层叠本体S_ML和漏极侧层叠本体D_ML。
管道栅PG包括第一管道栅PG1、层叠在第一管道栅PG1上的第二管道栅PG2以及层叠在第二管道栅PG2上的第三管道栅PG3。
第一沟道层CH1包括第一管道沟道层P_CH1以及从第一管道沟道层P_CH1向第三管道栅PG3的上部突出的第一源极侧沟道层S_CH1和第一漏极侧沟道层D_CH1。第一管道沟道层P_CH1设置在第一管道栅PG1的第一凹部之内，并且可以朝着第一源极侧沟道层S_CH1和第一漏极侧沟道层D_CH1穿过第二管道栅PG2和第三管道栅PG3。第一源极侧沟道层S_CH1和第一漏极侧沟道层D_CH1从第一管道沟道层P_CH1朝着位线BL和公共源极线SL延伸。
第二沟道层CH2包括第二管道沟道层P_CH2以及从第二管道沟道层P_CH2向第三管道栅PG3的上部突出的第二源极侧沟道层S_CH2和第二漏极侧沟道层D_CH2。第二管道沟道层P_CH2设置在第二管道栅PG2的第二凹部之内，并且可以朝着第二源极侧沟道层S_CH2和第二漏极侧沟道层D_CH2穿过第三管道栅PG3。第二源极侧沟道层S_CH2和第二漏极侧沟道层D_CH2从第二管道沟道层P_CH2朝着位线BL和公共源极线SL延伸。
第一管道沟道层P_CH1可以包括填充在第一管道栅PG1的第一凹部中的水平部和从水平部延伸至源极侧层叠本体S_ML的导电图案S_WL和SSL以及漏极侧层叠本体D_ML的导电图案D_WL和DSL之中的邻近管道栅PG的最下层导电图案的底表面的高度的突出部。因此，第一管道沟道层P_CH1可以具有U形纵剖面结构。第二管道沟道层P_CH2可以包括填充在第二管道栅PG2的第二凹部中的水平部和从水平部延伸至源极侧层叠本体S_ML的导电图案S_WL和SSL以及漏极侧层叠本体D_ML的导电图案D_WL和DSL之中的邻近管道栅PG的最下层导电图案的底表面的高度的突出部。因此，第二管道沟道层P_CH2可以具有U形纵剖面结构。第二管道沟道层P_CH2形成在比第一管道沟道层P_CH1的位置高的位置处，并且形成为比第一管道沟道层P_CH1短。因此，与具有同一高度和同一长度的管道沟道层相比，在本公开的实施例中，可以密集地设置第一管道沟道层P_CH1和第二管道沟道层P_CH2，从而改善存储器件的集成度。
在实施例中，第一沟道层CH1和第二沟道层CH2中的每个可以由围绕绝缘材料的管式半导体层形成。在实施例中，第一沟道层CH1和第二沟道层CH2中的每个可以由从设置有第一沟道层CH1和第二沟道层CH2的孔限定区的表面完全填充至孔的中央区的掩埋半导体层形成。在实施例中，第一沟道层CH1和第二沟道层CH2中的每个可以形成在组合有掩埋型和管式的结构中。虽然未在附图中图示，但是第一沟道层CH1和第二沟道层CH2中的每个的外壁可以由包括隧道绝缘层、存储层和电荷阻挡层的三层或更多层的多层围绕。第一沟道层CH1和第二沟道层CH2可以沿位线BL的延伸方向(例如，X方向)和与该延伸方向交叉的方向(例如，Y方向)交替设置。第一沟道层CH1和第二沟道层CH2可以沿位线BL的延伸方向以Z字形的形式来设置。
源极侧层叠本体S_ML和漏极侧层叠本体D_ML可以由狭缝分离。源极侧层叠本体S_ML和漏极侧层叠本体D_ML的分离结构可以根据狭缝的外形而不同地改变。
第一源极侧沟道层S_CH1和第二源极侧沟道层S_CH2穿过源极侧层叠本体S_ML。源极侧层叠本体S_ML包括层叠的同时彼此间隔开的源极侧字线S_WL以及在源极侧字线S_WL上层叠的一层或更多层的源极选择线SSL。源极选择线SSL可以以与源极侧字线S_WL的厚度相同的厚度来形成，或者以比源极侧字线S_WL的厚度大的厚度来形成。源极选择线SSL与源极侧字线S_WL间隔开。源极侧字线S_WL和源极选择线SSL可以沿第一方向(例如，Y方向)延伸，同时围绕第一源极侧沟道层S_CH1和第二源极侧沟道层S_CH2。
第一漏极侧沟道层D_CH1和第二漏极侧沟道层D_CH2穿过漏极侧层叠本体D_ML。漏极侧层叠本体D_ML包括层叠的同时彼此间隔开的漏极侧字线D_WL以及在漏极侧字线D_WL上层叠的一层或更多层的漏极选择线DSL。漏极选择线DSL与漏极侧字线D_WL间隔开。漏极侧字线D_WL和漏极选择线DSL可以沿第一方向(例如，Y方向)延伸，同时围绕第一漏极侧沟道层D_CH1和第二漏极侧沟道层D_CH2。
源极侧层叠本体S_ML和漏极侧层叠本体D_ML可以以相同的高度来形成。公共源极线SL和位线BL设置在源极侧层叠本体S_ML和漏极侧层叠本体D_ML上。公共源极线SL和位线BL被设置同时彼此间隔开。例如，位线BL可以设置在公共源极线SL上，同时与源极线SL间隔开。
公共源极线SL共同地连接至第一源极侧沟道层S_CH1和第二源极侧沟道层S_CH2。公共源极线SL可以沿第一方向(Y方向)延伸。
位线BL可以沿与第一方向(Y方向)交叉的第二方向(例如，X方向)延伸。位线BL中的每个连接至沿其延伸布置的第一漏极侧沟道层D_CH1和第二漏极侧沟道层D_CH2。位线BL中的每个可以连接至沿第二方向(X方向)交替布置的第一漏极侧沟道层D_CH1和第二漏极侧沟道层D_CH2。沿第一方向(Y方向)交替布置的第一漏极侧沟道层D_CH1和第二漏极侧沟道层D_CH2可以连接至不同的位线BL。
根据前述结构，管道晶体管形成在管道栅PG与第一沟道层CH1的交叉部或管道栅PG与第二沟道层CH2的交叉部处。存储单元形成在字线D_WL和S_WL与第一沟道层CH1的交叉部或字线D_WL和S_WL与第二沟道层CH2的交叉部处。源极选择晶体管形成在源极选择线SSL与第一沟道层CH1的交叉部或源极选择线SSL与第二沟道层CH2的交叉部处。漏极选择晶体管形成在漏极选择线DSL与第一沟道层CH1的交叉部或漏极选择线DSL与第二沟道层CH2的交叉部处。因此，包括通过第一沟道层CH1串联连接的漏极选择晶体管、存储单元、管道晶体管和源极选择晶体管的第一存储串连接在一个位线BL与源极线SL之间。此外，包括通过第二沟道层CH2串联连接的漏极选择晶体管、存储单元、管道晶体管和源极选择晶体管的第二存储串连接在一个位线BL与源极线SL之间。可以根据第一管道沟道层P_CH1和第二管道沟道层P_CH2的设置来密集地设置第一存储串和第二存储串，使得在本公开的实施例中，可以改善存储器件在有限面积中的集成度。虽然未在附图中图示，但是在其中第二存储串沿第二沟道层CH2来形成的结构也可以被包括在本公开的范围内。为了描述的方便起见，已经基于包括第一存储串和第二存储串的结构作为示例来描述本公开，但是本公开不局限于此。
图2A和图2B是图示根据各种实施例的半导体器件的示例代表的剖面图。例如，图2A和图2B是3D存储器件的剖面图。图2A和图2B是用于描述在其中形成了围绕管道沟道层的氧化层的区域以及在其中形成了围绕沟道层的存储层或存储图案的区域的示图。在图2A和2B中，为了方便描述，呈现和图示了在其中设置了第二存储串的区域。
参照图2A和图2B，根据本公开的实施例的示例的3D存储器件包括沿沟道层CH1和CH2三维布置的存储单元。沟道层CH1和CH2包括管道沟道层P_CH1或P_CH2以及从管道沟道层P_CH1或P_CH2延伸以从管道沟道层P_CH1或P_CH2的上部突出的源极侧沟道层S_CH1或S_CH2和漏极沟道层D_CH1或D_CH2。
管道沟道层P_CH1或P_CH2由管道栅PG围绕。第一绝缘层111可以形成为与管道栅PG的上部接触。导电图案151和第二绝缘层133交替层叠在第一绝缘层111上。第一绝缘层111可以由与第二绝缘层133的材料相同的材料形成。例如，第一绝缘层111和第二绝缘层133可以由氧化硅层形成。第二绝缘层133和导电图案151可以由设置在源极侧沟道层S_CH1或S_CH2与漏极侧沟道层D_CH1或D_CH2之间的狭缝145穿过，以被分离为源极侧层叠本体S_ML和漏极侧层叠本体D_ML。源极侧层叠本体S_ML被形成为围绕源极侧沟道层S_CH1或S_CH2，而漏极侧层叠本体D_ML被形成为围绕漏极侧沟道层D_CH1或D_CH2。狭缝145可以延伸以穿过第一绝缘层111。
管道沟道层P_CH1或P_CH2可以包括向源极侧沟道层S_CH1或S_CH2和漏极侧沟道层D_CH1或D_CH2延伸并且穿过第一绝缘层111的上端。在该示例中，管道沟道层P_CH1或P_CH2的上端可以突出超过管道栅PG。
氧化层121AO或121BO设置在管道栅PG与管道沟道层P_CH1或P_CH2之间。氧化层121AO或121BO可以用作管道晶体管的栅极绝缘层。氧化层121AO或121BO可以包括延伸同时穿过第一绝缘层111的上端以围绕管道沟道层P_CH1或P_CH2的上端。在该示例中，氧化层121AO或121BO的上端可以比管道栅PG更远地突出。在源极侧层叠本体S_ML和漏极侧层叠本体D_ML的下部处，氧化层121AO或121BO被切掉，使得不围绕源极侧沟道层S_CH1或S_CH2与漏极侧沟道层D_CH1或D_CH2。根据该结构，源极侧沟道层S_CH1或S_CH2与漏极侧沟道层D_CH1或D_CH2比氧化层121AO或121BO更远地突出。在实施例中，源极侧沟道层S_CH1或S_CH2与漏极侧沟道层D_CH1或D_CH2比突出超过管道栅PG的氧化层121AO或121BO更远地突出。
沟道层CH1或CH2的外壁可以分别由存储层141A或141B围绕，如图2A中所示，或者分别由沿导电图案151的表面形成的存储图案161P围绕，如图2B中所示。存储层141A或141B和存储图案161P可以由能够储存数据的材料(例如，硅、氮、相变材料和纳米点)形成。
参照图2A，存储层141A或141B可以从氧化层121AO或121BO与管道沟道层P_CH1或P_CH2之间的空间延伸。存储层141A或141B可以延伸以围绕源极侧沟道层S_CH1或S_CH2与漏极侧沟道层D_CH1或D_CH2的外壁。虽然未在附图中图示，但是存储层141A或141B的外壁可以由电荷阻挡层围绕，以及隧道绝缘层可以设置在存储层141A或141B与沟道层CH1或CH2之间。
参照图2B，存储图案161P可以被狭缝145分离。存储图案161P可以不覆盖邻近狭缝145的导电图案151的侧面壁或侧壁。虽然未在附图中示出，但是电荷阻挡层可以设置在存储图案161P与导电图案151之间，而隧道绝缘层可以设置在每个存储图案161P与沟道层CH1或CH2之间。每个电荷阻挡层可以沿每个存储图案161P的外形而形成。隧道绝缘层可以被形成为沿沟道层CH1或CH2的外形来围绕沟道层CH1或CH2的外壁，或者沿每个存储图案161P的外形而形成。
管道栅PG可以包括具有第一凹部PT1的第一管道栅PG1、在第一管道栅PG1之上并且具有第二凹部PT2的第二管道栅PG2、以及形成在第二管道栅PG2上的第三管道栅PG3。第一管道栅PG1至第三管道栅PG3可以由相同的导电材料(例如，多晶硅)形成。第二凹部PT2可以与第一凹部PT1重叠或者与第一凹部PT1部分地重叠。第二凹部PT2可以以比第一凹部PT1的宽度小的宽度来形成。第一凹部PT1的两端可以突出越过或超过第二凹部PT2的两侧。
第一源极侧管道通孔H1B_S和第一漏极侧管道通孔H1B_D可以穿过第一绝缘层111、第三管道栅PG3和第二管道栅PG2。第一源极侧管道通孔H1B_S和第一漏极侧管道通孔H1B_D连接至第一凹部PT1的两端，所述第一凹部PT1的两端被暴露并且突出超过或越过第二凹部PT2的两侧。
第二源极侧管道通孔H2B_S和第二漏极侧管道通孔H2B_D可以穿过第一绝缘层111和第三管道栅PG3。第二源极侧管道通孔H2B_S和第二漏极侧管道通孔H2B_D连接至第二凹部PT2的两端。
管道沟道层可以包括沿由第一凹部PT1、第一源极侧管道通孔H1B_S和第一漏极侧管道通孔H1B_D定义的区域形成的第一管道沟道层P_CH1。管道沟道层还可以包括与第一管道沟道层P_CH1重叠的第二管道沟道层P_CH2。第一管道沟道层P_CH1可以沿第一凹部PT1、第一源极侧管道通孔H1B_S和第一漏极侧管道通孔H1B_D的形状而形成在第一凹部PT1、第一源极侧管道通孔H1B_S和第一漏极侧管道通孔H1B_D的内部。第二管道沟道层P_CH2可以沿第二凹部PT2、第二源极侧管道通孔H2B_S和第二漏极侧管道通孔H2B_D的形状而形成在第二凹部PT2、第二源极侧管道通孔H2B_S和第二漏极侧管道通孔H2B_D的内部。第二管道沟道层P_CH2可以与第一管道沟道层P_CH1重叠或者与第一管道沟道层P_CH1部分地重叠。第二管道沟道层P_CH2可以以比第一管道沟道层P_CH1的宽度小的宽度形成。
氧化层可以包括沿第一管道沟道层P_CH1的表面形成的第一氧化层121AO。氧化层还可以包括沿第二管道沟道层P_CH2的表面形成的第二氧化层121BO。在第一绝缘层111的上表面的高度处，第一氧化层121AO和第二氧化层121BO可以被切掉，使得不比第一绝缘层111更远地突出。
源极侧沟道层和漏极侧沟道层可以包括第一源极侧沟道层S_CH1和第一漏极侧沟道层D_CH1，所述第一源极侧沟道层S_CH1和第一漏极侧沟道层D_CH1从第一管道沟道层P_CH1延伸以比第一绝缘层111和第一氧化层121AO更远地突出。源极侧沟道层和漏极侧沟道层可以包括第二源极侧沟道层S_CH2和第二漏极侧沟道层D_CH2，所述第二源极侧沟道层S_CH2和第二漏极侧沟道层D_CH2从第二管道沟道层P_CH2延伸以比第一绝缘层111和第二氧化层121BO更远地突出。第二源极侧沟道层S_CH2和第二漏极侧沟道层D_CH2可以设置在第一源极侧沟道层S_CH1与第一漏极侧沟道层D_CH1之间。彼此邻近的第一源极侧沟道层S_CH1和第二源极侧沟道层S_CH2可以被源极侧层叠本体S_ML共同地围绕。彼此邻近的第一漏极侧沟道层D_CH1和第二漏极侧沟道层D_CH2可以被漏极侧层叠本体D_ML共同地围绕。
存储层可以包括第一存储层141A，所述第一存储层141A围绕第一源极侧沟道层S_CH1和第一漏极侧沟道层D_CH1并且延伸至第一氧化层121AO与第一管道沟道层P_CH1之间的空间，例如，如图2A中所示。存储层还可以包括第二存储层141B，所述第二存储层141B围绕第二源极侧沟道层S_CH2和第二漏极侧沟道层D_CH2并且延伸至第二氧化层121BO与第二管道沟道层P_CH2之间的空间。
图3A至图3I是图示用于描述制造根据图2A中所示的实施例的存储器件的方法的示例代表的剖面图。在图3A至图3I中，为了方便描述，呈现和图示了在其中设置了第二存储串的区域。
参照图3A，形成具有闭合掩埋层103或107的结构的管道栅PG。与在后续过程中形成的间隙填充层相比，掩埋层103或107可以由难以被氧化但容易通过清除过程等去除的材料形成。掩埋层103或107可以由对管道栅PG的湿刻蚀过程具有大耐受性的材料形成。例如，与在后续过程中形成的间隙填充层相比，掩埋层103或107对管道栅PG的湿刻蚀过程可以具有大耐受性。在牺牲层和第二绝缘层层叠之前，去除掩埋层103或107。因此，可以在不考虑针对牺牲层和第二绝缘层的刻蚀选择性的情况下选择掩埋层103或107的化学性质。因此，掩埋层103或107可以由与牺牲层的材料相同的材料或基本上相同的材料形成。掩埋层103或107可以由与管道栅PG的材料不同的材料形成，以便具有针对管道栅PG的刻蚀选择性。例如，掩埋层103或107可以由氮化物层形成。
以下将描述形成具有闭合或围绕掩埋层103或107的结构的管道栅PG的过程的示例。
首先，可以在第一管道栅PG1的表面上通过刻蚀第一管道栅PG1的一部分来形成第一凹部PT1。第一管道栅PG1由导电材料(诸如，多晶硅)形成。接下来，可以将第一掩埋层103填充在第一凹部PT1的内部。为此，可以顺序地执行在具有第一凹部PT1的第一管道栅PG1的表面上形成具有第一凹部PT1被完全填充的厚度的第一掩埋层103的过程，以及平坦化第一掩埋层103的表面以暴露第一管道栅PG1的表面的过程。在形成第一掩埋层103之前，还可以沿具有第一凹部PT1的第一管道栅PG1的表面形成第一缓冲层101。第一缓冲层101可以是氧化物层。
接下来，可以在具有第一凹部PT1(填充有第一掩埋层103)的第一管道栅PG1上形成第二管道栅PG2。第二管道栅PG2由导电材料(诸如，多晶硅)形成。然后，可以通过刻蚀第二管道栅PG2的一部分来形成与第一凹部PT1重叠的第二凹部PT2。接下来，可以将第二掩埋层107填充在第二凹部PT2的内部。为此，可以顺序地执行在具有第二凹部PT2的第二管道栅PG2的表面上形成具有第二凹部PT2被完全填充的厚度的第二掩埋层107的过程，以及平坦化第二掩埋层107的表面使得暴露第二管道栅PG2的表面的过程。在形成第二掩埋层107之前，还可以沿具有第二凹部PT2的第二管道栅PG2的表面形成第二缓冲层105。第二缓冲层105可以是氧化物层。
接下来，可以在具有第二凹部PT2(填充有第二掩埋层107)的第二管道栅PG2上形成第三管道栅PG3。第三管道栅PG3可以由导电材料(诸如，多晶硅)形成。
通过前述过程，可以闭合或围绕第一掩埋层103和第二掩埋层107，并且可以形成具有在其中第一管道栅PG1至第三管道栅PG3被层叠的结构的管道栅PG。
可以在管道栅PG上形成第一绝缘层111。在平坦化间隙填充层的后续过程中，第一绝缘层111可以由可用作平坦化停止层的材料形成。例如，第一绝缘层111可以是与在后续过程中形成的第二绝缘层的材料层相同的材料层，例如，氧化物层。
参照图3B，可以通过刻蚀管道栅PG的一部分来形成源极侧管道通孔H1B_S或H2B_S和漏极侧管道通孔H1B_D或H2B_D，使得掩埋层103或107被暴露。以下将描述形成源极侧管道通孔H1B_S或H2B_S和漏极侧管道通孔H1B_D或H2B_D的过程的示例。
通过第一刻蚀过程来刻蚀第一绝缘层111、第三管道栅PG3和第二管道栅PG2中的至少一个以暴露第一掩埋层103和第二掩埋层107的部分。第一掩埋层103由穿过第一绝缘层111、第三管道栅PG3和第二管道栅PG2的第一源极侧管道通孔H1B_S和第一漏极侧管道通孔H1B_D暴露。第二掩埋层107由穿过第一绝缘层111和第三管道栅PG3的第二源极侧管道通孔H2B_S和第二漏极侧管道通孔H2B_D暴露。可以通过有利于形成窄且深结构的干刻蚀方法来执行第一刻蚀过程。例如，可以通过使用具有异性性质(straight property)的离子等来执行第一刻蚀过程。
通过第一刻蚀过程限定的第二源极侧管道通孔H2B_S和第二漏极侧管道通孔H2B_D可以被控制为具有比目标宽度小的宽度。因此，有可能减少这样的缺陷，即：第二源极侧管道通孔H2B_S和第二漏极侧管道通孔H2B_D中的每个的宽度脱离在其中设置了第二凹部PT2的区域而与第一凹部PT1连接。
接下来，通过第二刻蚀过程来增大第一管道通孔H1B_S的宽度、漏极侧第一管道通孔H1B_D的宽度、源极侧第二管道通孔H2B_S的宽度和漏极侧第二管道通孔H2B_D的宽度。可以通过有利于增大宽度的湿刻蚀方法来执行第二刻蚀过程。通过第二刻蚀过程，第二源极侧管道通孔H2B_S和第二漏极侧管道通孔H2B_D中的每个可以以目标宽度形成。即使在第一掩埋层103和第二掩埋层107被暴露的状态下执行湿刻蚀过程，第一掩埋层103和第二掩埋层107也由对湿刻蚀过程具有大耐受性的材料(诸如，氮化物层)形成，使得有可能减少第一掩埋层103和第二掩埋层107在湿刻蚀过程期间损失的现象。例如，当第一掩埋层103和第二掩埋层107包括金属(与在后续过程中形成的间隙填充层相同)时(例如，当第一掩埋层103和第二掩埋层107由锡(TiN)形成时)，在湿刻蚀过程期间第一掩埋层103和第二掩埋层107的损失量可以是大的。在本公开的实施例的示例中，通过考虑对湿刻蚀过程的耐受性来选择第一掩埋层103和第二掩埋层107的化学性质，使得有可能在湿刻蚀过程期间减少第一掩埋层103和第二掩埋层107的损失量。
参照图3C，通过源极侧管道通孔H1B_S或H2B_S以及漏极侧管道通孔H1B_D或H2B_D来去除第一掩埋层103和第二掩埋层107。在第一掩埋层103和第二掩埋层107被去除时，可以去除缓冲层101或105(见图3B)。因此，源极侧管道通孔H1B_S或H2B_S、漏极侧管道通孔H1B_D或H2B_D以及凹部PT1或PT2被完全开放。
随后，沿源极侧管道通孔H1B_S或H2B_S、漏极侧管道通孔H1B_D或H2B_D以及凹部PT1或PT2的表面形成钝化层121A或121B。形成钝化层121A或121B以保护管道栅PG免受后续的氧化过程，并且钝化层121A或121B可以由氮化物层形成。
钝化层可以包括沿第一凹部PT1、第一源极侧管道通孔H1B_S以及第一漏极侧管道通孔H1B_D的表面形成的第一钝化层121A。钝化层可以包括沿第二凹部PT2、第二源极侧管道通孔H2B_S以及第二漏极侧管道通孔H2B_D的表面形成的第二钝化层121B。
参照图3D，在钝化层121A或121B上形成填充在源极侧管道通孔H1B_S或H2B_S、漏极侧管道通孔H1B_D或H2B_D以及凹部PT1或PT2中的间隙填充层123A或123B。间隙填充层123A或123B可以由不同于第二绝缘层和牺牲层的材料的材料形成，所述牺牲层具有针对第二绝缘层的刻蚀选择性并且所述牺牲层在后续处理中形成。例如，间隙填充层123A或123B可以包括金属。例如，间隙填充层123A或123B可以包括钨(W)或TiN。
间隙填充层可以包括在第一钝化层121A上的填充在第一凹部PT1、第一源极侧管道通孔H1B_S以及第一漏极侧管道通孔H1B_D中的第一间隙填充层123A。间隙填充层可以包括在第二钝化层121B上的填充在第二凹部PT2、第二源极侧管道通孔H2B_S以及第二漏极侧管道通孔H2B_D中的第二间隙填充层123B。为了形成间隙填充层123A或123B，可以执行使用第一绝缘层111作为平坦化停止层的平坦化过程(诸如，化学机械抛光(CMP))。
通过执行参照图3A至图3D所描述的过程，可以形成包括围绕间隙填充层123A或123B的管道栅PG以及设置在管道栅PG与间隙填充层123A或123B之间的钝化层121A或121B的下结构。下结构还可以包括设置在管道栅PG上并且由间隙填充层123A或123B穿过的第一绝缘层111。在这种情况下，钝化层121A或121B延伸至第一绝缘层111与间隙填充层123A或123B之间的空间。
参照图3E，在下结构上交替层叠牺牲层131和第二绝缘层133。牺牲层131由与第二绝缘层133的材料不同的材料形成，以便具有针对第二绝缘层133的刻蚀选择性。牺牲层131和第二绝缘层133可以由绝缘材料形成，以便在用于形成源极侧通孔H1T_S或H2T_2和漏极侧通孔H1T_D或H2T_D的刻蚀过程期间确保容易刻蚀。例如，牺牲层111可以由氮化物层形成，而第二绝缘层133可以由氧化硅层形成。牺牲层131之中的最下层形成为与间隙填充层123A或123B接触。因此，当第二绝缘层133被形成时，有可能防止间隙填充层123A或123B与第二绝缘层133发生反应使得间隙填充层123A或123B的一部分被损坏的现象。在形成牺牲层131之前，具有与第二绝缘层133的化学性质相同的化学性质的第一绝缘层111已经被形成，可以防止牺牲层131与管道栅PG接触。
随后，通过刻蚀牺牲层131和第二绝缘层133来形成暴露间隙填充层123A或123B的源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D。源极侧通孔可以包括暴露第一间隙填充层123A的第一源极侧通孔H1T_S。源极侧通孔还可以包括暴露第二间隙填充层123B的第二源极侧通孔H2T_S。第一源极侧通孔H1T_S连接至第一源极侧管道通孔H1B_S，而第二源极侧通孔H2T_S连接至第二源极侧管道通孔H2B_S。源极侧通孔可以包括暴露第一间隙填充层123A的第一源极侧通孔H1T_S。漏极侧通孔可以包括暴露第一间隙填充层123A的第一漏极侧通孔H1T_D。漏极侧通孔还可以包括暴露第二间隙填充层123B的第二漏极侧通孔H2T_D。第一漏极侧通孔H1T_D连接至第一漏极侧管道通孔H1B_D，而第二漏极侧通孔H2T_D连接至第二漏极侧管道通孔H2B_D。
如上所述，在实施例的示例中，形成穿过管道栅PG的源极侧管道通孔H1B_S或H2B_S和漏极侧管道通孔H1B_D或H2B_D，层叠牺牲层131和第二绝缘层133，然后形成布置在源极侧管道通孔H1B_S或H2B_S和漏极侧管道通孔H1B_D或H2B_D上同时穿过牺牲层131和第二绝缘层133的源极侧通孔H1T_S或H2T_S以及漏极侧通孔H1T_D或H2T_D。在本公开的实施例的示例中，通过该过程次序，该过程可以具有优势。
在实施例的示例中，在形成源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D之前，通过刻蚀管道栅PG来形成源极侧管道通孔H1B_S或H2B_S和漏极侧管道通孔H1B_D或H2B_D。因此，在本公开的实施例的示例中，可以以足够大的宽度来形成源极侧管道通孔H1B_S或H2B_S和漏极侧管道通孔H1B_D或H2B_D。
与本公开的实施例不同，当通过经由源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D刻蚀管道栅PG来形成源极侧管道通孔H1B_S或H2B_S和漏极侧管道通孔H1B_D或H2B_D时，管道栅PG不会被刻蚀。结果，可以不开放源极侧管道通孔H1B_S或H2B_S和漏极侧管道通孔H1B_D或H2B_D。当管道栅PG被过度刻蚀以改善该问题时，会出现其中在源极侧管道通孔H1B_S或H2B_S和漏极侧管道通孔H1B_D或H2B_D的侧壁上形成凹曲面的弯曲现象(bowing phenomenon)。
在该公开的实施例的示例中，在源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D之前，可以通过刻蚀管道栅PG形成源极侧管道通孔H1B_S或H2B_S和漏极侧管道通孔H1B_D或H2B_D来防止其中管道栅PG的结构变形的现象(诸如，弯曲现象)。
在本公开的实施例的示例中，在用于形成源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D的刻蚀过程期间不需要考虑管道栅PG的刻蚀厚度。因此，在本公开的实施例的示例中，有可能减小在用于形成源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D的刻蚀过程中所使用的刻蚀掩模(未图示)的厚度。
在本公开的实施例的示例中，在形成源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D之后，可以不通过源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D来刻蚀管道栅PG。因此，在本公开的实施例的示例中，可以从根本上防止在刻蚀栅极PG期间源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D的宽度增大的现象。结果，有可能确保源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D的刻蚀裕度。
参照图3F，通过经由源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D去除间隙填充层123A或123B来暴露钝化层121A或121B。
参照图3G，通过氧化过程来氧化钝化层121A或121B的侧壁和牺牲层131的侧壁。因此，钝化层121A或121B可以变为用作栅极绝缘层的氧化层121AO或121BO。此外，通过源极侧通孔H1T_S或H2T_S和漏极侧通孔H1T_D或H2T_D而暴露的牺牲层131的侧壁变为牺牲氧化区131O。在下文中，未被氧化且在左边的牺牲层131的区域被定义为非氧化区131NO。
氧化层可以包括第一氧化层121AO，所述第一氧化层121AO是被氧化的第一钝化层121A。氧化层还可以包括第二氧化层121BO，所述第二氧化层121BO是被氧化的第二钝化层121B。即，氧化层121AO或121BO是钝化层121A或121B的氧化区。
与本公开的实施例不同，当钝化层121A或121B未形成时，管道栅PG的一部分可以在氧化牺牲层131的过程中被氧化。当管道栅PG被氧化时，管道栅PG的电阻可以因管道栅PG的体积的损失而增大。此外，当管道栅PG被氧化时，氧化层可以因体积的过度膨胀而过厚地形成。结果，源极侧管道通孔H1B_S或H2B_S和漏极侧管道通孔H1B_D或H2B_D的宽度可以被减小。
在本公开的实施例的示例，在不氧化管道栅PG的情况下，通过氧化钝化层121A或121B来形成氧化层121AO或121BO，使得可以防止氧化层121AO或121BO的厚度过度增加的现象。
参照图3H，沿源极侧通孔H1T_S或H2T_S、源极侧管道通孔H1B_S或H2B_S、凹部PT1或PT2、漏极侧管道通孔H1B_D或H2B_D以及漏极侧通孔H1T_D或H2T_D的表面形成存储层141A或141B。存储层包括沿第一源极侧通孔H1T_S、第一源极侧管道通孔H1B_S、第一凹部PT1、第一漏极侧管道通孔H1B_D以及第一漏极侧通孔H1T_D的表面形成的第一存储层141A。第一存储层141A设置在第一凹部PT1之内的第一氧化层121AO上，并且沿第一氧化层121AO的表面形成。存储层包括沿第二源极侧通孔H2T_S、第二源极侧管道通孔H2B_S、第二凹部PT2、第二漏极侧管道通孔H2B_D以及第二漏极侧通孔H2T_D的表面形成的第二存储层141B。第二存储层141B设置在第二凹部PT2之内的第二氧化层121BO上，并且沿第二氧化层121BO的表面形成。
虽然未在附图中图示，但是在形成存储层141A或141B之前，还可以形成电荷阻挡层。
在形成存储层141A或141B之后，形成填充在源极侧通孔H1T_S或H2T_S、源极侧管道通孔H1B_S或H2B_S、凹部PT1或PT2、漏极侧管道通孔H1B_D或H2B_D以及漏极侧通孔H1T_D或H2T_D内部的沟道层CH1或CH2。沟道层CH1或CH2可以由半导体层(诸如，硅)形成。虽然未在附图中显示，但是在形成沟道层CH1或CH2之前，还可以沿存储层141A或141B的表面形成隧道绝缘层(诸如，氧化硅层)。
沟道层CH1或CH2可以由氧化层121AO或121BO和牺牲氧化区131O围绕。沟道层包括设置在第一源极侧通孔H1T_S、第一源极侧管道通孔H1B_S、第一凹部PT1、第一漏极侧管道通孔H1B_D以及第一漏极侧通孔H1T_D内部的第一沟道层CH1。第一沟道层CH1包括第一源极侧沟道层S_CH1、第一管道沟道层P_CH1以及第一漏极侧沟道层D_CH1。第一源极侧沟道层S_CH1可以设置在第一源极侧通孔H1T_S内部，并且由牺牲氧化区131O和第二绝缘层133围绕。第一管道沟道层P_CH1可以设置在第一源极侧管道通孔H1B_S、第一凹部PT1以及第一漏极侧管道通孔H1B_D的内部，并且由第一氧化层121AO围绕。第一漏极侧沟道层D_CH1可以设置在第一漏极侧通孔H1T_D的内部，并且由牺牲氧化区131O和第二绝缘层133围绕。沟道层还可以包括设置在第二源极侧通孔H2T_S、第二源极侧管道通孔H2B_S、第二凹部PT2、第二漏极侧管道通孔H2B_D以及第二漏极侧通孔H2T_D内部的第二沟道层CH2。第二沟道层CH2包括第二源极侧沟道层S_CH2、第二管道沟道层P_CH2以及第二漏极侧沟道层D_CH2。第二源极侧沟道层S_CH2可以设置在第二源极侧通孔H2T_S的内部，并且由牺牲氧化区131O和第二绝缘层133围绕。第二管道沟道层P_CH2可以设置在第二源极侧管道通孔H2B_S、第二凹部PT2以及第二漏极侧管道通孔H2B_D的内部，并且由第二氧化层121BO围绕。第二漏极侧沟道层D_CH2可以设置在第二漏极侧通孔H2T_D的内部，并且由牺牲氧化区131O和第二绝缘层133围绕。
在通过前述过程形成沟道层CH1或CH2之后，形成穿过源极侧通孔H1T_S或H2T_S与漏极侧通孔H1T_D或H2T_D之间的第二绝缘层133和非氧化区131NO的狭缝145。例如，可以通过刻蚀第二源极侧通孔H2T_S与第二漏极侧通孔H2T_D之间的第二绝缘层133和非氧化区131NO来形成狭缝145。狭缝145可以延伸至第一绝缘层111中。
随后，通过去除经由狭缝145暴露的非氧化区131NO来形成暴露氧化区131O的开口OP。开口OP可以限定在第二绝缘层133之间，以及限定在第一绝缘层111与第二绝缘层133之中的邻近第一绝缘层111的最下层之间。氧化区131O可以用作刻蚀停止层并且在去除非氧化区131NO的刻蚀过程期间保护存储层141A或141B。
参照图3I，每个开口OP的宽度可以通过经由狭缝145去除氧化区131O而增大。接下来，形成填充在开口OP内部的导电图案151。
图4A至图4C是图示用于描述制造根据图2B中所示的实施例的示例的半导体器件的方法的示例代表的剖面图。出于方便描述的目的，在图4A至图4C中，呈现和图示了在其中设置了第二存储串的区域。
参照图4A，可以通过执行与参照图3A至图3G描述的过程相同的过程来形成包括第一管道栅PG1至第三管道栅PG3的管道栅PG、与管道栅PG的上部接触的第一绝缘层111、凹部PT1或PT2、源极侧管道通孔H1B_S或H2B_S、漏极侧管道通孔H1B_D或H2B_D、第二绝缘层133、包括非氧化区131NO和氧化区131O的牺牲层、源极侧通孔H1T_S或H2T_S、漏极侧通孔H1T_D或H2T_D以及氧化层121AO或121BO。
接下来，形成填充在源极侧通孔H1T_S或H2T_S、源极侧管道通孔H1B_S或H2B_S、凹部PT1或PT2、漏极侧管道通孔H1B_D或H2B_D以及漏极侧通孔H1T_D或H2T_D内部的沟道层CH1或CH2。沟道层CH1或CH2可以由半导体层(诸如，硅)形成。
沟道层CH1或CH2可以由氧化层121AO或121BO和牺牲氧化区131O围绕。沟道层包括设置在第一源极侧通孔H1T_S、源极侧管道通孔H1B_S、第一凹部PT1、第一漏极侧管道通孔H1B_D以及第一漏极侧通孔H1T_D内部的第一沟道层CH1。第一沟道层CH1包括第一源极侧沟道层S_CH1、第一管道沟道层P_CH1以及第一漏极侧沟道层D_CH1。第一源极侧沟道层S_CH1可以设置在第一源极侧通孔H1T_S的内部，并且由牺牲氧化区131O和第二绝缘层133围绕。第一管道沟道层P_CH1可以设置在第一源极侧管道通孔H1B_S、第一凹部PT1以及第一漏极侧管道通孔H1B_D的内部，并且由第一氧化层121AO围绕。第一漏极侧沟道层D_CH1可以设置在第一漏极侧通孔H1T_D的内部，并且由牺牲氧化区131O和第二绝缘层133围绕。沟道层还可以包括设置在第二源极侧通孔H2T_S、第二源极侧管道通孔H2B_S、第二凹部PT2、第二漏极侧管道通孔H2B_D以及第二漏极侧通孔H2T_D内部的第二沟道层CH2。第二沟道层CH2包括第二源极侧沟道层S_CH2、第二管道沟道层P_CH2以及第二漏极侧沟道层D_CH2。第二源极侧沟道层S_CH2可以设置在第二源极侧通孔H2T_S的内部，并且由牺牲氧化区131O和第二绝缘层133围绕。第二管道沟道层P_CH2可以设置在第二源极侧管道通孔H2B_S、第二凹部PT2以及第二漏极侧管道通孔H2B_D的内部，并且由第二氧化层121BO围绕。第二漏极侧沟道层D_CH2可以设置在第二漏极侧通孔H2T_D的内部，并且由牺牲氧化区131O和第二绝缘层133围绕。
参照图4B，在形成沟道层CH1或CH2之后，形成穿过源极侧通孔H1T_S或H2T_S与漏极侧通孔H1T_D或H2T_D之间的第二绝缘层133和非氧化区131NO的狭缝145。例如，可以通过刻蚀第二源极侧通孔H2T_S与第二漏极侧通孔H2T_D之间的第二绝缘层133和非氧化区131NO来形成狭缝145。狭缝145可以延伸至第一绝缘层111中。
随后，通过去除经由狭缝145暴露的非氧化区131NO来形成暴露氧化区131O的开口OP。开口OP可以限定在第二绝缘层133之间，以及限定在第一绝缘层111与第二绝缘层133之中的邻近第一绝缘层111的最下层之间。氧化区131O可以用作刻蚀停止层并且在去除非氧化区131NO的刻蚀过程期间保护沟道层CH1或CH2。
然后，每个开口OP的宽度可以通过经由狭缝145去除氧化区131O而增大。接下来，沿开口OP和狭缝145的表面形成存储层161。虽然未在附图中图示，但是在形成存储层161之前，还可以沿开口OP和狭缝145的表面形成隧道绝缘层，以及在形成存储层161之后，还可以沿开口OP和狭缝145的表面形成电荷阻挡层。
参照图4C，可以通过形成填充在开口OP内部的刻蚀阻碍图案(未图示)然后沿狭缝145的侧壁去除存储层161的一些区域来将存储层161分离为多个存储图案161P。随后，可以通过去除刻蚀阻碍图案(未图示)来暴露沿开口OP的表面形成的存储图案161P。接下来，在存储图案161P上形成填充在开口OP内部的导电图案151。在形成导电图案151之前，还可以沿存储图案161的表面和狭缝145的表面形成电荷阻挡层。
实施例可以通过形成钝化层以防止管道栅被氧化来防止管道栅与管道沟道层之间的氧化层的厚度通过管道栅的氧化而过度增大的现象。因此，实施例可以提供具有稳定结构的管道晶体管，并且防止管道通孔的宽度过度减小的现象。
实施例可以通过氧化钝化层来在管道栅与管道沟道层之间形成用作栅极绝缘层的氧化层。
实施例可以形成连接至管道栅的凹部同时穿过管道栅的管道通孔，然后形成穿过层叠在管道栅上的牺牲层和绝缘层以便被布置在管道通孔中的通孔。因此，实施例可以减小用于形成通孔的刻蚀掩模的厚度，防止设置在通孔下的管道通孔未开放的现象，减少管道通孔的结构变形的现象，以及确保通孔的刻蚀裕度。
实施例可以在利用掩埋层来填充管道栅的凹部之后形成管道通孔，通过管道通孔去除掩埋层，然后利用间隙填充层来填充凹部和管道通孔。因此，可以考虑对用于形成管道通孔的材料的耐受性来选择掩埋层的化学性质，以及可以选择掩埋层的化学性质而不管牺牲层和绝缘层的化学性质如何。即，根据各种实施例，掩埋层的化学性质的选择范围可以增大。
图5是图示根据实施例的存储系统的示例代表的配置图。
参照图5，根据本公开的实施例的示例的存储系统1100可以包括存储器件1120和存储器控制器1110。
存储器件1120可以具有在参照图1至图4C描述的实施例中描述的结构。例如，存储器件1120可以包括管道沟道层、围绕管道沟道层的管道栅、形成在管道栅与管道沟道层之间的氧化层以及从管道沟道层延伸以比氧化层更远地突出的源极侧沟道层和漏极侧沟道层。此外，存储器件1120可以是由多个快闪存储芯片形成的多芯片封装。
存储器控制器1110可以被配置为控制存储器件1120，并且可以包括SRAM 1111、CPU 1112、主机接口1113、ECC 1114和存储器接口1115。SRAM 1111用作CPU 1112的操作存储器，CPU 1112执行用于存储器控制器1110的数据交换的常规控制操作，以及主机接口1113包括连接至存储系统1100的主机的数据交换协议。此外，ECC单元1114检测和校正包括在从存储器件1120读取的数据中的错误，存储器接口1115执行与存储器件1120的接口。另外，存储器控制器1110还可以包括用来储存用于与主机接口的编码数据的ROM等。
如上所述，包括前述配置的存储系统1100可以是在其中存储器件1120与存储器控制器1110组合的固态驱动器(SSD)或存储卡。例如，当存储系统1100是SSD时，存储器控制器1110可以通过各种接口协议(诸如，USB、MMC、PCI-E、SATA、PATA、SCSI、ESDI和IDE等)中的一种与外部设备(例如，主机)通信。
图6是图示根据实施例的计算系统的示例代表的配置图。
参照图6，根据本公开的实施例的计算系统1200可以包括电连接至系统总线1260的CPU 1220、RAM 1230、用户接口1240、调制解调器1250和存储系统1210。此外，在计算系统1200是移动设备的情况下，计算系统1200还可以包括用于将操作电压供应至计算系统1200的电池，并且还可以包括应用芯片组、照相机图像传感器CIS和移动DRAM等。
存储系统1210可以由先前参照图5描述的存储器件1212和存储器控制器1211形成。
如上所述，已经在附图和说明书中公开了实施例，本文中所用的特定术语是出于说明的目的，而不限制在权利要求中限定的本公开的范围。因此，本领域技术人员将理解的是，在不脱离本公开的范围和精神的情况下，可以做出各种修改和其他等同示例。因此，本公开的仅有的技术保护范围将通过所附权利要求的技术精神来限定。

Claims (34)

1.一种半导体器件，包括：
管道沟道层；
管道栅，围绕管道沟道层；
氧化层，形成在管道栅与管道沟道层之间；以及
源极侧沟道层和漏极侧沟道层，所述源极侧沟道层和所述漏极侧沟道层从管道沟道层延伸以比氧化层突出得更远。
2.如权利要求1所述的半导体器件，还包括：
存储层，设置在氧化层与管道沟道层之间，并且被延伸以围绕源极侧沟道层和漏极侧沟道层。
3.如权利要求1所述的半导体器件，
其中，氧化层包括突出超过管道栅的上端，以及
其中，管道沟道层包括突出超过管道栅的上端。
4.如权利要求3所述的半导体器件，还包括：
第一绝缘层，被氧化层和管道沟道层中的每个的上端穿过并且形成在管道栅上。
5.如权利要求4所述的半导体器件，还包括：
导电图案和第二绝缘层，所述导电图案和所述第二绝缘层分别围绕源极侧沟道层和漏极侧沟道层，并且交替层叠在第一绝缘层上；以及
狭缝，设置在源极侧沟道层与漏极侧沟道层之间，并且被配置为将导电图案和第二绝缘层分离为围绕源极侧沟道层的源极侧层叠本体以及围绕漏极侧沟道层的漏极侧层叠本体。
6.如权利要求5所述的半导体器件，还包括：
存储图案，所述存储图案沿导电图案的表面形成并且被狭缝分离。
7.如权利要求6所述的半导体器件，还包括：
电荷阻挡层，形成在存储图案与导电图案之间。
8.如权利要求7所述的半导体器件，还包括：
隧道绝缘层，形成在存储图案的每个与沟道层之间。
9.一种半导体器件，包括：
第一管道栅，具有第一凹部；
第二管道栅，形成在第一管道栅上并且具有第二凹部；
第三管道栅，形成在第二管道栅上；
第一绝缘层，形成在第三管道栅上；
第一源极侧管道通孔和第一漏极侧管道通孔，所述第一源极侧管道通孔和所述第一漏极侧管道通孔连接至第一凹部同时穿过第一绝缘层、第三管道栅和第二管道栅；
第二源极侧管道通孔和第二漏极侧管道通孔，所述第二源极侧管道通孔和所述第二漏极侧管道通孔连接至第二凹部同时穿过第一绝缘层和第三管道栅；
第一管道沟道层，形成在第一源极侧管道通孔、第一漏极侧管道通孔以及第一凹部的内部；
第一氧化层，所述第一氧化层沿第一管道沟道层的表面形成，并且仅向上延伸至第一绝缘层的高度；
第二管道沟道层，形成在第二源极侧管道通孔、第二漏极侧管道通孔以及第二凹部的内部；以及
第二氧化层，所述第二氧化层沿第二管道沟道层的表面形成，并且仅向上延伸至第一绝缘层的高度。
10.如权利要求9所述的半导体器件，还包括：
第一源极侧沟道层和第一漏极侧沟道层，所述第一源极侧沟道层和所述第一漏极侧沟道层从第一管道沟道层延伸；
第二源极侧沟道层和第二漏极侧沟道层，所述第二源极侧沟道层和所述第二漏极侧沟道层设置在第一源极侧沟道层与第一漏极侧沟道层之间并且从第二管道沟道层延伸；
导电图案和第二绝缘层，所述导电图案和所述第二绝缘层围绕第一源极侧沟道层、第二源极侧沟道层、第一漏极侧沟道层和第二漏极侧沟道层，并且交替层叠在第一绝缘层上；以及
狭缝，设置在第二源极侧沟道层与第二漏极侧沟道层之间，并且被配置为将导电图案和第二绝缘层分离为围绕第一源极侧沟道层和第二源极侧沟道层的源极侧层叠本体以及围绕第一漏极侧沟道层和第二漏极侧沟道层的漏极侧层叠本体。
11.如权利要求10所述的半导体器件，还包括：
第一存储层，所述第一存储层围绕第一源极侧沟道层和第一漏极侧沟道层，并且延伸至第一氧化层与第一管道沟道层之间的空间；以及
第二存储层，所述第二存储层围绕第二源极侧沟道层和第二漏极侧沟道层，并且延伸至第二氧化层与第二管道沟道层之间的空间。
12.如权利要求10所述的半导体器件，还包括：
存储图案，所述存储图案沿导电图案的表面形成并且被狭缝分离。
13.如权利要求12所述的半导体器件，还包括：
电荷阻挡层，形成在存储图案与导电图案之间。
14.如权利要求13所述的半导体器件，还包括：
隧道绝缘层，形成在存储图案的每个与沟道层之间。
15.一种半导体器件，包括：
第一管道沟道层和第二管道沟道层；
管道栅，围绕第一管道沟道层和第二管道沟道层；
第一氧化层，形成在管道栅与第一管道沟道层之间；
第二氧化层，形成在管道栅与第二管道沟道层之间；
第一源极侧沟道层和第一漏极侧沟道层，所述第一源极侧沟道层和所述第一漏极侧沟道层从第一管道沟道层延伸以比突出超过管道栅的第一氧化层突出得更远；以及
第二源极侧沟道层和第二漏极侧沟道层，所述第二源极侧沟道层和所述第二漏极侧沟道层从第二管道沟道层延伸以比突出超过管道栅的第二氧化层突出得更远。
16.如权利要求15所述的半导体器件，其中，在管道栅中，第一管道沟道层位于比第二管道沟道层的高度的位置低的高度处。
17.如权利要求16所述的半导体器件，其中，第二管道沟道层与第一管道沟道层重叠。
18.如权利要求15所述的半导体器件，其中，第二源极侧沟道层与第二漏极侧沟道层位于第一源极侧沟道层与第一漏极侧沟道层之间。
19.如权利要求15所述的半导体器件，其中，第一源极侧沟道层与第一漏极侧沟道层之间的宽度大于第二源极侧沟道层与第二漏极侧沟道层之间的宽度。
20.一种制造半导体器件的方法，包括：
形成下结构，所述下结构包括间隙填充层、围绕间隙填充层的管道栅以及设置在管道栅与间隙填充层之间的钝化层；
在下结构上交替层叠牺牲层和绝缘层；
通过刻蚀牺牲层和绝缘层来形成暴露间隙填充层的源极侧通孔和漏极侧通孔；
通过经由源极侧通孔和漏极侧通孔去除间隙填充层来暴露钝化层；
通过氧化过程来形成钝化氧化区和牺牲氧化区，所述钝化氧化区是氧化的钝化层，所述牺牲氧化区是经由源极侧通孔和漏极侧通孔而暴露的牺牲层的氧化的侧壁；以及
形成被钝化氧化区和牺牲氧化区围绕的沟道层，并且填充源极侧通孔、漏极侧通孔以及其中间隙填充层被去除的区域。
21.如权利要求20所述的方法，其中，形成下结构包括：
形成具有围绕掩埋层的结构的管道栅；
通过刻蚀管道栅的一部分来形成源极侧管道通孔和漏极侧管道通孔，使得掩埋层被暴露；
通过刻蚀过程来增大源极侧管道通孔的宽度和漏极侧管道通孔的宽度；
经由源极侧管道通孔和漏极侧管道通孔来去除掩埋层；
沿掩埋层被去除的区域表面、源极侧管道通孔的表面和漏极侧管道通孔的表面形成钝化层；以及
在钝化层上形成间隙填充层，所述间隙填充层填充了其中掩埋层被去除的区域以及源极侧管道通孔和漏极侧管道通孔的内部。
22.如权利要求21所述的方法，其中，掩埋层和牺牲层由基本上相同的材料形成。
23.如权利要求21所述的方法，其中，掩埋层对刻蚀过程的耐受性比间隙填充层对刻蚀过程的耐受性大。
24.如权利要求21所述的方法，其中，掩埋层包括氮化物层，以及间隙填充层包括金属。
25.如权利要求20所述的方法，还包括：
在形成沟道层之前，沿源极侧通孔的表面、漏极侧通孔的表面以及钝化氧化区的表面形成存储层；
在形成沟道层之后，通过刻蚀源极侧通孔与漏极侧通孔之间的牺牲层和绝缘层来形成狭缝；
经由狭缝去除牺牲层，使得牺牲氧化区被暴露；
经由狭缝去除牺牲氧化区；以及
用导电图案来填充其中牺牲层和牺牲氧化区被去除的区域。
26.如权利要求20所述的方法，还包括：
在形成沟道层之后，通过刻蚀源极侧通孔与漏极侧通孔之间的牺牲层和绝缘层来形成狭缝；
经由狭缝去除牺牲层，使得牺牲氧化区被暴露；
通过经由狭缝去除牺牲氧化区来在绝缘层之间形成开口；
沿开口的表面形成存储图案；以及
在存储图案上利用导电图案填充开口的内部。
27.一种制造半导体器件的方法，包括：
形成下结构，所述下结构包括第一管道栅、层叠在第一管道栅上的第二管道栅、层叠在第二管道栅上的第三管道栅、层叠在第三管道栅上的第一绝缘层、第一间隙填充层以及第二间隙填充层，所述第一间隙填充层穿过第一绝缘层、第三管道栅和第二管道栅，被填充在第一管道栅的第一凹部中，以及被第一钝化层围绕，所述第二间隙填充层穿过第一绝缘层和第三管道栅，被填充在第二管道栅的第二凹部中，以及被第二钝化层围绕；
在下结构上交替层叠牺牲层和第二绝缘层；
通过刻蚀牺牲层和第二绝缘层来形成暴露第一间隙填充层的第一源极侧通孔和第一漏极侧通孔以及暴露第二间隙填充层的第二源极侧通孔和第二漏极侧通孔；
通过经由第一源极侧通孔、第二源极侧通孔、第一漏极侧通孔和第二漏极侧通孔去除第一间隙填充层和第二间隙填充层来暴露第一钝化层和第二钝化层；
通过氧化过程来形成第一钝化氧化区、第二钝化氧化区和牺牲氧化区，所述第一钝化氧化区是氧化的第一钝化层，所述第二钝化氧化区是氧化的第二钝化层，所述牺牲氧化区是经由第一源极侧通孔、第二源极侧通孔、第一漏极侧通孔和第二漏极侧通孔暴露的牺牲层的氧化的侧壁；以及
形成第一沟道层和第二沟道层，所述第一沟道层设置在第一源极侧通孔、第一漏极侧通孔以及其中第一间隙填充层被去除的区域之内，并且被第一钝化氧化区和牺牲氧化区围绕，所述第二沟道层设置在第二源极侧通孔、第二漏极侧通孔以及其中第二间隙填充层被去除的区域之内，并且被第二钝化氧化区和牺牲氧化区围绕。
28.如权利要求27所述的方法，还包括：
形成下结构包括：
形成具有用第一掩埋层填充的第一凹部的第一管道栅；
在第一管道栅上形成具有用第二掩埋层填充的第二凹部的第二管道栅；
在第二管道栅上形成第三管道栅；
在第三管道栅上形成第一绝缘层；
通过刻蚀第一绝缘层、第三管道栅和第二管道栅中的至少一个来形成暴露第一掩埋层的第一源极侧管道通孔和第一漏极侧管道通孔以及暴露第二掩埋层的第二源极侧管道通孔和第二漏极侧管道通孔；
通过经由第一源极侧管道通孔、第二源极侧管道通孔、第一漏极侧管道通孔和第二漏极侧管道通孔去除第一掩埋层和第二掩埋层来开放第一凹部和第二凹部；
沿第一凹部的表面、第一源极侧管道通孔的表面以及第一漏极侧管道通孔的表面形成第一钝化层，以及沿第二凹部的表面、第二源极侧管道通孔的表面以及第二漏极侧管道通孔的表面形成第二钝化层；以及
在第一钝化层上形成填充在第一凹部、第一源极侧管道通孔和第一漏极侧管道通孔中的第一间隙填充层，以及在第二钝化层上形成填充在第二凹部、第二源极侧管道通孔和第二漏极侧管道通孔中的第二间隙填充层。
29.如权利要求28所述的方法，其中，第一掩埋层、第二掩埋层和牺牲层由基本上相同的材料形成。
30.如权利要求28所述的方法，还包括：
在去除第一掩埋层和第二掩埋层之前，通过湿刻蚀过程来增大第一源极侧管道通孔的宽度、第二源极侧管道通孔的宽度、第一漏极侧管道通孔的宽度和第二漏极侧管道通孔的宽度。
31.如权利要求30的方法，其中，第一掩埋层和第二掩埋层对湿刻蚀过程的耐受性比第一间隙填充层和第二间隙填充层对湿刻蚀过程的耐受性大。
32.如权利要求28所述的方法，其中，第一掩埋层和第二掩埋层包括氮化物层，以及第一间隙填充层和第二间隙填充层包括金属。
33.如权利要求27所述的方法，还包括：
在形成第一沟道层和第二沟道层之前，沿第一源极侧通孔的表面、第一漏极侧通孔的表面以及第一钝化氧化区的表面形成第一存储层，以及沿第二源极侧通孔的表面、第二漏极侧通孔的表面以及第二钝化氧化区的表面形成第二存储层；以及
在形成第一沟道层和第二沟道层之后，通过刻蚀第二源极侧通孔与第二漏极侧通孔之间的牺牲层和第二绝缘层来形成狭缝；
经由狭缝去除牺牲层，使得牺牲氧化区被暴露；
经由狭缝去除牺牲氧化区；以及
用导电图案来填充其中牺牲层和牺牲氧化区被去除的区域。
34.如权利要求27所述的方法，还包括：
在形成第一沟道层和第二沟道层之后，通过刻蚀第二源极侧通孔与第二漏极侧通孔之间的牺牲层和第二绝缘层来形成狭缝；
经由狭缝去除牺牲层，使得牺牲氧化区被暴露；
通过经由狭缝去除牺牲氧化区来在第二绝缘层之间形成开口；
沿开口的表面形成存储图案；以及
在存储图案上利用导电图案填充开口的内部。
CN201610011999.9A 2015-06-29 2016-01-08 半导体器件及制造其的方法 Active CN106328657B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150092019A KR20170002080A (ko) 2015-06-29 2015-06-29 반도체 장치 및 그 제조방법
KR10-2015-0092019 2015-06-29

Publications (2)

Publication Number Publication Date
CN106328657A true CN106328657A (zh) 2017-01-11
CN106328657B CN106328657B (zh) 2021-03-09

Family

ID=57601373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610011999.9A Active CN106328657B (zh) 2015-06-29 2016-01-08 半导体器件及制造其的方法

Country Status (3)

Country Link
US (2) US9673212B2 (zh)
KR (1) KR20170002080A (zh)
CN (1) CN106328657B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111263980A (zh) * 2020-01-21 2020-06-09 长江存储科技有限责任公司 具有增大的接头临界尺寸的三维存储器器件及其形成方法
CN111769113A (zh) * 2020-06-09 2020-10-13 长江存储科技有限责任公司 三维存储器及其制备方法
CN113764431A (zh) * 2020-06-05 2021-12-07 爱思开海力士有限公司 制造半导体器件的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102457558B1 (ko) 2015-10-15 2022-10-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US11094784B2 (en) 2019-04-08 2021-08-17 International Business Machines Corporation Gate-all-around field effect transistor having stacked U shaped channels configured to improve the effective width of the transistor
CN110767656B (zh) * 2019-09-17 2023-06-16 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111063683B (zh) * 2019-12-06 2022-08-30 中国科学院微电子研究所 具有u形沟道的半导体装置及包括其的电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100213537A1 (en) * 2009-02-25 2010-08-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
CN102263109A (zh) * 2010-05-31 2011-11-30 海力士半导体有限公司 非易失性存储器件及其制造方法
US20130153978A1 (en) * 2011-12-20 2013-06-20 Ki Hong Lee 3d non-volatile memory device and method of manufacturing the same
US20150044836A1 (en) * 2011-12-29 2015-02-12 SK Hynix Inc. Nonvolatile memory device and method for fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140077285A1 (en) * 2012-09-19 2014-03-20 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method for manufacturing non-volatile semiconductor memory device
KR20150116510A (ko) 2014-04-07 2015-10-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100213537A1 (en) * 2009-02-25 2010-08-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
CN102263109A (zh) * 2010-05-31 2011-11-30 海力士半导体有限公司 非易失性存储器件及其制造方法
US20130153978A1 (en) * 2011-12-20 2013-06-20 Ki Hong Lee 3d non-volatile memory device and method of manufacturing the same
US20150044836A1 (en) * 2011-12-29 2015-02-12 SK Hynix Inc. Nonvolatile memory device and method for fabricating the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111263980A (zh) * 2020-01-21 2020-06-09 长江存储科技有限责任公司 具有增大的接头临界尺寸的三维存储器器件及其形成方法
CN111263980B (zh) * 2020-01-21 2021-08-03 长江存储科技有限责任公司 具有增大的接头临界尺寸的三维存储器器件及其形成方法
US11205661B2 (en) 2020-01-21 2021-12-21 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with enlarged joint critical dimension and methods for forming the same
CN113764431A (zh) * 2020-06-05 2021-12-07 爱思开海力士有限公司 制造半导体器件的方法
US11839074B2 (en) 2020-06-05 2023-12-05 SK Hynix Inc. Method of manufacturing semiconductor device
CN113764431B (zh) * 2020-06-05 2024-05-24 爱思开海力士有限公司 制造半导体器件的方法
CN111769113A (zh) * 2020-06-09 2020-10-13 长江存储科技有限责任公司 三维存储器及其制备方法

Also Published As

Publication number Publication date
KR20170002080A (ko) 2017-01-06
US9673212B2 (en) 2017-06-06
CN106328657B (zh) 2021-03-09
US20160379990A1 (en) 2016-12-29
US20170229477A1 (en) 2017-08-10
US10008512B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
CN106328657A (zh) 半导体器件及制造其的方法
CN103178066B (zh) 三维非易失性存储器件、存储系统及制造器件的方法
CN103247632B (zh) 半导体器件及其制造方法
TWI624007B (zh) 半導體記憶裝置及製造其之方法
US10319734B2 (en) Semiconductor memory device having air gap
CN102683291B (zh) 制造3d非易失性存储器件的方法
CN105321924B (zh) 半导体器件及其制造方法
US8409977B2 (en) Three-dimensional semiconductor memory device and a method of fabricating the same
CN109148457A (zh) 半导体器件及其制造方法
CN104952873B (zh) 半导体器件及其制造方法
CN104979351B (zh) 半导体装置及其制造方法
CN108565266A (zh) 形成三维存储器的方法以及三维存储器
CN109148472A (zh) 半导体装置及其制造方法
CN103165620B (zh) 三维非易失性存储器件、存储系统及其制造方法
US20210134836A1 (en) Semiconductor device and manufacturing method of the same
KR20110108228A (ko) 3차원 반도체 장치
CN104979357B (zh) 包括具有三维形状的源极线的非易失性存储器件
CN105938837A (zh) 半导体器件及其制造方法
CN103579177B (zh) 半导体器件及其制造方法
CN104637946A (zh) 非易失性半导体存储装置
CN110391174A (zh) 制造具有含有多个沟槽的结构图案的半导体器件的方法
CN108470736B (zh) 三维闪存以及三维闪存沟道孔的非晶硅盖的形成方法
CN106920799A (zh) 半导体结构及其制造方法
CN103872056B (zh) 具有水平延伸的三维栅极结构及其制造方法
TWI538106B (zh) 三維記憶體及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant