CN109148472A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109148472A
CN109148472A CN201810035376.4A CN201810035376A CN109148472A CN 109148472 A CN109148472 A CN 109148472A CN 201810035376 A CN201810035376 A CN 201810035376A CN 109148472 A CN109148472 A CN 109148472A
Authority
CN
China
Prior art keywords
layer
source
conductive
semiconductor device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810035376.4A
Other languages
English (en)
Other versions
CN109148472B (zh
Inventor
崔康植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109148472A publication Critical patent/CN109148472A/zh
Application granted granted Critical
Publication of CN109148472B publication Critical patent/CN109148472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

半导体装置及其制造方法。可以提供半导体装置和制造半导体装置的方法。该半导体装置可以包括源极选择线。该半导体装置可以包括字线。该半导体装置可以包括沟道层。该半导体装置可以包括源极结构。所述源极结构可以被设置在所述源极选择线下方。所述源极结构可以与所述沟道层接触。

Description

半导体装置及其制造方法
技术领域
本公开总体上可以涉及半导体装置及其制造方法，并且更具体地，可以涉及包括堆叠体的半导体装置及其制造方法。
背景技术
半导体装置包括能够存储数据的多个存储单元晶体管。存储单元晶体管可以串联连接在选择晶体管之间，并且可以用于配置存储串。为了提供高集成度的半导体装置，已经提出了三维(3D)半导体装置。存储单元晶体管和选择晶体管的栅极可以被堆叠以形成3D半导体装置。3D半导体装置还包括穿过栅极的沟道层。在实现3D半导体装置时，已经开发了用于提高操作可靠性的各种技术。
发明内容
在实施方式中，可以提供一种半导体装置。该半导体装置可以包括源极选择线，所述源极选择线包括第一导电层和设置在所述第一导电层上的第二导电层。该半导体装置可以包括在彼此间隔开的同时堆叠在所述源极选择线上方的字线。该半导体装置可以包括沟道层，所述沟道层可以穿过所述字线和所述源极选择线并且还可以比所述源极选择线更朝向向下的方向突出。该半导体装置可以包括源极结构，所述源极结构可以被设置在所述源极选择线下方并且可以与所述沟道层的侧壁接触。
在本公开的实施方式中，可以提供一种制造半导体装置的方法。该方法可以包括以下步骤：形成包括第一源极层、位于所述第一源极层上的牺牲源极层、位于所述牺牲源极层上的栅极绝缘层、位于所述栅极绝缘层上的第一导电层以及交替堆叠在所述第一导电层上的第一材料层和第二材料层的堆叠组。该方法可以包括以下步骤：形成在穿过所述第一材料层和所述第二材料层的同时可以延伸到所述第一源极层中并可以被多层存储层围绕的沟道层。该方法可以包括以下步骤：在所述第一导电层被贯穿之前，通过用第一刻蚀材料选择性地刻蚀所述第一材料层和所述第二材料层来形成穿过所述第一材料层和所述第二材料层的第一贯穿部。该方法可以包括以下步骤：形成可以从所述第一贯穿部延伸并可以穿过所述第一导电层和所述栅极绝缘层的狭缝。该方法可以包括以下步骤：通过所述狭缝来用接触源极层代替所述牺牲源极层，所述接触源极层与所述第一源极层和所述沟道层直接接触，并且通过所述栅极绝缘层来与所述第一导电层绝缘。
附图说明
图1是例示根据本公开的实施方式的示例的半导体装置的示意性电路图。
图2是例示根据本公开的实施方式的示例的半导体装置的立体图。
图3是示意性地例示根据本公开的实施方式的示例的制造半导体装置的方法的流程图。
图4是用于描述图3中所例示的方法的步骤ST1的截面图。
图5A至图5C是用于描述图3中所例示的方法的步骤ST3的截面图。
图6A至图6E是用于描述图3中所例示的方法的步骤ST5的截面图。
图7A和图7B是用于描述图3中所例示的方法的步骤ST7的截面图。
图8A至图8C是用于描述图3中所例示的方法的步骤ST9的截面图。
图9A和图9B是用于描述图3中所例示的方法的步骤ST11的截面图。
图10是用于描述图3中所例示的方法的步骤ST13的截面图。
图11是例示根据本公开的实施方式的示例的存储系统的配置的框图。
图12是例示根据本公开的实施方式的示例的计算系统的配置的框图。
具体实施方式
以下，将描述本公开的实施方式的示例。在附图中，为了便于描述，表示了元件的厚度和间隔，并且与实际物理厚度相比，可以夸大元件的厚度和间隔。在描述本公开时，可以省略与本公开的要点无关的公知配置。应当注意，在向每个附图中的元件赋予附图标记时，尽管相同的元件被例示在不同的附图中，但是相同的附图标记指代相同的元件。
各种实施方式可以涉及能够提高三维(3D)半导体装置的操作可靠性的半导体装置及其制造方法。
现在将参照附图来在下文中更全面地描述实施方式的示例；然而，它们可以以不同的形式来具体实现，并且不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式是为了使得本公开将是透彻和完整的，并且将向本领域技术人员充分地传达实施方式的示例的范围。
在附图中，为了说明清楚，可以夸大尺寸。将理解的是，当元件被称为在两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终指代相同的元件。
还要注意的是，在本说明书中，“连接/联接”是指一个组件不仅直接联接另一组件，而且还通过中间组件来间接联接另一组件。另一方面，“直接连接/直接联接”是指一个组件直接联接另一组件，而不存在中间组件。
还要注意的是，“在...上”是指一个组件不仅直接在另一组件上，而且还通过一个中间组件或多个中间组件间接地在另一组件上。另一方面，“直接在......上”是指一个组件直接在另一组件上，而不存在中间组件。
图1是例示根据本公开的实施方式的示例的半导体装置的示意性电路图。图1例示了NAND闪存装置的电路图。
参照图1，根据本公开的实施方式的示例的半导体装置包括具有三维(3D)结构的存储单元阵列100。存储单元阵列100包括多个存储串SR。每个存储串SR均可以包括串联连接的源极选择晶体管SST、多个存储单元晶体管MC1至MCn、以及漏极选择晶体管DST。连接至每个存储串SR的源极选择晶体管SST的数量或漏极选择晶体管DST的数量不限于一个，并且可以是两个或更多个。
存储串SR可以在行方向和列方向上以矩阵形式布置。存储串SR可以连接至沿着列方向延伸的位线BL1至BLm。存储串SR可以连接至沿着行方向延伸的选通线SSL、WL1至WLn和DSL。
源极选择晶体管SST、多个存储单元晶体管MC1至MCn和漏极选择晶体管DST通过沟道层来串联连接，以形成一个存储串SR。存储串SR可以被设置在位线BL1至BLm与源极结构SS之间。选通线SSL、WL1至WLn和DSL被堆叠在位线BL1至BLm与源极结构SS之间，并且彼此间隔开。
选通线可以包括源极选择线SSL、字线WL1至WLn和漏极选择线DSL。源极选择线SSL联接至源极选择晶体管SST的栅极。字线WL1至WLn分别联接至存储单元晶体管MC1至MCn的栅极。漏极选择线DSL联接至漏极选择晶体管DST的栅极。字线WL1至WLn在彼此间隔开的同时堆叠，并且源极选择线SSL被设置在字线WL1至WLn下方，漏极选择线DSL被设置在字线WL1至WLn上方。也就是说，字线WL1至WLn被设置在源极选择线SSL与漏极选择线DSL之间。
源极结构SS被设置在源极选择线SSL下方，并且连接至存储串SR的源极选择晶体管SST。位线BL1至BLm中的每一条均连接至与位线BL1至BLm中的每一条对应的存储串SR的漏极选择晶体管DST。
共同连接至一条漏极选择线DSL的存储串SR连接至不同的位线BL1至BLm。因此，当选择了一条漏极选择线DSL并且选择了位线BL1至BLm中的一条时，可以选择一个存储串SR。
源极结构SS电连接至公共源极线CSL。源极结构SS可以将施加到公共源极线CSL的操作电压发送给存储串SR。存储串SR的沟道层与源极结构SS之间的电连接可以根据施加到源极选择线SSL的信号来确定。
图2是例示根据本公开的实施方式的示例的半导体装置的立体图。图2中例示的选通线SSL、WL1至WLn和DSL对应于图1中例示的选通线，并且图2中例示的源极结构SS对应于图1中例示的源极结构。
参照图2，根据本公开的实施方式的示例的半导体装置可以包括沿着彼此交叉的第一方向I、第二方向II和第三方向III中的至少一个方向延伸的图案。例如，根据本公开的实施方式的示例的半导体装置可以包括沿着彼此交叉的第一方向和第二方向II延伸的源极结构SS、沿着第三方向III从源极结构SS的内侧延伸的单元插塞PL、围绕单元插塞PL的栅极堆叠体GST、穿过栅极堆叠体GST的狭缝SI、以及设置在狭缝SI内部并电连接至源极结构SS的源极接触线197。
栅极堆叠体GST包括在第三方向III上一层一层交替堆叠的绝缘层111、121和ILD以及导电层113、CP1至CPk。绝缘层111、121和ILD可以包括在彼此间隔开的同时堆叠的栅极绝缘层111、界面层121和层间绝缘层ILD。导电层113和CP1至CPk可以包括第一导电层113和第二导电层CP1至CPk，第二导电层CP1至CPk在彼此间隔开的同时堆叠在第一导电层113上。
第一导电层113被设置为在导电层113和CP1至CPk当中最靠近源极结构SS。第一导电层113可以由与第二导电层CP1至CPk不同的导电材料形成。第二导电层CP1至CPk是由相同的导电材料形成的组。
考虑到狭缝SI的形成处理，第一导电层113可以由可以用作刻蚀停止层的材料层形成。例如，第一导电层113可以由包括第一导电型杂质的掺杂硅层形成。第一导电型杂质可以是n型杂质。第一导电层113被形成为足够厚，以在用于形成狭缝SI的刻蚀处理过程中用作刻蚀停止层。例如，第一导电层113可以被形成为比第二导电层CP1至CPk中的每一个以及下面要描述的第二源极层S2都要厚。例如，第一导电层113可以被形成为在第三方向III上具有或更大的厚度。
第二导电层CP1至CPk由具有比第一导电层113的电阻低的电阻的导电材料形成。例如，第二导电层CP1至CPk可以包括具有低电阻的金属层。例如，第二导电层CP1至CPk可以包括钨。
第一导电层113用作源极选择线SSL。设置为在第二导电层CP1至CPk当中最靠近第一导电层113的最下面的第二导电层CP1可以用作源极选择线SSL。设置为在第二导电层CP1至CPk当中最远离第一导电层113的最上面的第二导电层CPk可以用作漏极选择线DSL。漏极选择线DSL与源极选择线SSL之间的第二导电层CP1至CPk可以用作字线WL1至WLn。图2例示了一层第二导电层CP1用作源极选择线SSL并且一层第二导电层CPk用作漏极选择线DSL的情况，但是本公开不限于此。也就是说，沿着向上方向从第二导电层CP1至CPk当中的最下面的第二导电层CP1依次设置的一层或更多层第二导电层可以用作源极选择线SSL，并且沿着向下方向从最上面的第二导电层CP1依次设置的一层或更多层第二导电层可以用作漏极选择线DSL。字线WL1至WLn在彼此间隔开的同时堆叠在源极选择线SSL上。
绝缘层111、121和ILD可以由诸如氧化物层的绝缘材料形成。栅极绝缘层111被设置为在绝缘层111、121和ILD当中最靠近源极结构SS，界面层121被设置在层间绝缘层ILD与栅极绝缘层111之间。例如，栅极绝缘层111被设置在源极结构SS与第一导电层113之间，界面层121被设置在最下面的第二导电层CP1与第一导电层113之间。层间绝缘层ILD被设置在第三方向III上彼此相邻的第二导电层CP1至CPk之间。例如，层间绝缘层ILD可以被设置在字线WL1至WLn当中的最下层字线WL1与用于源极选择线SSL的第二导电层CP1之间，以及彼此相邻的字线WL1与字线WLn之间。
在半导体装置的操作期间，可以向包括在源极选择线SSL中的第一导电层113和最下面的第二导电层CP1施加相同的操作电压。设计为施加到源极选择线SSL的操作电压是源极选择晶体管的选通电压，并且可以被施加到第一导电层113和最下面的第二导电层CP1中的至少一个。在实施方式中，例如，操作电压可以诱导(induce)第一导电层113与最下面的第二导电层CP1之间的耦合。
例如，源极选择晶体管的选通电压可以被施加到第一导电层113和最下面的第二导电层CP1二者。为了向第一导电层113和最下面的第二导电层CP1二者施加操作电压，可以单独地形成用于电连接第一导电层113和最下面的第二导电层CP1的连接结构(未例示)。
作为另一示例，源极选择晶体管的选通电压可以被施加到第一导电层113或最下面的第二导电层CP1。为了容易地将施加到第一导电层113或最下面的第二导电层CP1中的任何一个的源极选择晶体管的选通电压施加到第一导电层113或最下面的第二导电层CP1中的另一个，界面层121可以被形成为在第三方向III上较薄。例如，界面层121可以被形成为在第三方向III上比栅极绝缘层111和层间绝缘层ILD都要薄。例如，界面层121可以以的厚度形成。当需要用第二导电层CP1至CPk代替牺牲层的处理时，界面层121可以被形成为用于保护第一导电层113。当存在界面层121时，设计为施加到源极选择线SSL的操作电压被设置为诱导第一导电层113与最下面的第二导电层CP1之间的耦合。
尽管未例示，但是可以省略界面层121。在这种情况下，第一导电层113可以与最下面的第二导电层CP1直接接触。
栅绝缘层111可以被形成为具有比每个层间绝缘层ILD的厚度都要小的厚度。
源极结构SS被设置在源极选择线SSL下方。源极结构SS可以由包括第一导电型杂质的一个或更多个掺杂硅层形成。例如，源极结构SS可以包括第一源极层S1、第二源极层S2和接触源极层S3。第一源极层S1、第二源极层S2和接触源极层S3中的每一个均可以由包括具有第一浓度的第一导电型杂质的掺杂硅层形成。在半导体装置的擦除操作期间，为了利用栅极诱导的漏极泄漏(GIDL)方法，第一导电型杂质可以是n型杂质。
第二源极层S2被设置为在第一源极层S1、第二源极层S2和接触源极层S3当中最靠近源极选择线SSL，第一源极层S1被设置为在第一源极层S1、第二源极层S2和接触源极层S3当中最远离源极选择线SSL。也就是说，第二源极层S2被设置为比第一源极层S1更靠近源极选择线SSL。接触源极层S3被设置在第一源极层S1与第二源极层S2之间。第二源极层S2可以防止在暴露下面要描述的沟道层CH的侧壁的处理的过程中损坏栅极绝缘层111。
狭缝SI穿过栅极堆叠体GST。狭缝SI可以延伸到源极结构SS中。例如，狭缝SI可以穿过第二源极层S2和接触源极层S3，并且可以延伸到第一源极层S1的表面。狭缝SI可以从第一源极层S1的表面沿着第三方向III延伸，以穿过栅极堆叠体GST。
单元插塞PL可以在狭缝SI的两侧穿过栅极堆叠体GST，并且可以延伸到源极结构SS中。每个单元插塞PL均可以包括沟道层CH、第一多层存储图案ML1、第二多层存储图案ML2和覆盖图案143。
沟道层CH可以穿过栅极堆叠体GST，并且可以比源极选择线SSL更朝向源极结构SS突出。例如，沟道层CH可以延伸到第一源极层S1中。在实施方式中，例如，沟道层CH可以穿过字线WL和源极选择线SSL，并且可以比源极选择线SSL更朝向向下的方向突出。沟道层CH可以由半导体层形成。例如，沟道层CH可以由硅层形成。沟道层CH可以包括与源极结构SS直接接触的侧壁。以下，沟道层CH的侧壁与源极结构SS的侧壁接触的部分被定义为接触表面CTS。
沟道层CH被设置在穿过栅极堆叠体GST的孔H内。沟道层CH可以是围绕芯绝缘层141并且沿着孔H的表面沉积的薄膜。芯绝缘层141可以被形成为具有比沟道层CH小的高度。在这种情况下，半导体装置还可以包括覆盖图案143。覆盖图案143可以被设置在芯绝缘层141上，并且可以被形成为填充在沟道层CH的上端的中心部分中。覆盖图案143可以与沟道层CH直接接触。覆盖图案143可以由掺杂有第一导电型杂质的半导体层形成。第一导电型杂质可以是n型杂质。例如，覆盖图案143可以是掺杂有n型杂质的掺杂硅层。覆盖图案143可以用作漏极结。
尽管没有例示，但是可以省略覆盖图案143和芯绝缘层141。在这种情况下，沟道层CH可以被形成为完全填充在穿过栅极堆叠体GST的孔H的中心区域中。
第一多层存储图案ML1和第二多层存储图案ML12被形成为围绕沟道层CH的外壁，并且通过源极结构SS彼此隔离。第一多层存储图案ML1可以沿着沟道层CH与栅极堆叠体GST之间的界面延伸。第二多层存储图案ML2可以沿着沟道层CH与源极结构SS之间的界面延伸。
第一多层存储图案ML1和第二多层存储图案ML2中的每一个均可以包括围绕沟道层CH的隧穿绝缘层135、围绕隧穿绝缘层135的数据存储层133以及围绕数据存储层133的第一阻挡绝缘层131。数据存储层133可以通过利用由字线WL1至WLn与沟道层CH之间的电压差导致的福勒-诺德海姆(fowler-nordheim)隧穿来存储改变的数据。为此，数据存储层133可以由各种材料(例如，电荷陷阱可用的氮化物层)形成。此外，数据存储层133可以包括硅、相变材料、纳米点等。第一阻挡绝缘层131可以包括能够阻挡电荷的氧化物层。
第二阻挡绝缘层181还可以被形成在绝缘层ILD和121与第二导电层CP1至CPk之间的每个界面中以及第一多层存储图案ML1与第二导电层CP1至CPk之间的每个界面中。第二阻挡绝缘层181可以由具有比第一阻挡绝缘层131的介电常数高的介电常数的绝缘材料形成。例如，第二绝缘层181可以由氧化铝材料形成。尽管未例示，但是防止第二导电层CP1至CPk中的每一个与第二阻挡绝缘层181之间直接接触的阻障层还可以位于第二导电层CP1至CPk中的每一个与第二阻挡绝缘层181之间的界面上。阻障层可以包括氮化钛层、氮化钨层、氮化钽层等。施加到源极选择线SSL的操作电压可以诱导第一导电层113和最下面的第二导电层CP1之间的耦合。
第一多层存储图案ML1中的设置在漏极选择线DSL与沟道层CH之间的一部分以及第一多层存储图案ML1中的设置在源极选择线SSL与沟道层CH之间的另一部分可以用作栅极绝缘层。第二多层存储图案ML2可以用作源极结构SS与沟道层CH之间的绝缘层。
根据本公开的实施方式的示例的接触表面CTS被限定为沿着沟道层CH与接触源极层S3之间的界面。源极结构SS内部的第一导电型杂质从接触表面CTS分散到沟道CH中，以限定沟道层CH内部的源极结JN。
为了确保半导体装置的稳定擦除操作，需要在擦除操作期间充分的生成GIDL电流。为此，根据本公开的实施方式的示例的源极结JN可以扩展到设置源极选择线SSL的高度，以与源极选择线SSL交叠。也就是说，源极结JN可以扩展到沟道层CH中，以面对第一导电层113和最下面的第二导电层CP1的侧壁。
根据本公开的实施方式的示例，设置在第二源极层S2上的第一导电层113可以在用于形成狭缝SI的处理的过程中用作刻蚀停止层。因此，作为刻蚀停止层的功能可以从第二源极层S2排除，使得第二源极层S2可以被形成为比第一导电层113、层间绝缘层ILD和第二导电层CP1至CP中的每一个都要薄，并且可以被形成为具有可以保护栅极绝缘层111的最小厚度。例如，第二源极层S1可以形成为具有的厚度。当第二源极层S2的厚度减小时，接触表面CTS与源极选择线SSL之间的间隔距离可以减小。结果，第一导电型杂质可以容易地从接触表面CTS分散到设置有源极选择线SSL的高度。因此，在本公开的实施方式的示例中，源极结JN可以容易地与源极选择线SSL交叠。因此，在本公开的实施方式的示例中，可以稳定地确保半导体装置的擦除操作，从而提高半导体装置的操作的可靠性。
接触源极层S3可以完全填充在第一源极层S1与第二源极层S2之间的间隔中。接触源极层S3可以包括设置在第一源极层S1与第二源极层S2之间的水平部HP、从水平部HP朝向第一多层存储图案ML1突出的第一突出部PA1、从水平部HP朝向第二多层存储图案ML2突出的第二突出部PA2。水平部HP、第一突出部PA1和第二突出部PA2与沟道层CH接触。第一多层存储图案ML1被设置在第一突出部PA1上方，并且第二多层存储图案ML2被设置在第二突出部PA2下方。第一突出部PA1在第二源极层S2与沟道层CH之间挖掘，并且第二突出部PA2在第一源极层S1与沟道层CH之间挖掘。接触表面CTS中的由第一突出部PA1限定的一部分可以延伸到栅极绝缘层111与源极结构SS的界面所设置的高度。
半导体装置还可以包括形成在狭缝SI的侧壁上的侧壁绝缘层195。侧壁绝缘层195可以被形成为具有足以使选通线SSL、WL1至WLn和DSL与源极接触线197绝缘的厚度，并且可以由氧化物层形成。源极接触线197是用于电连接图1中所例示的源极结构SS与公共源极线CSL的导电图案。源极接触线197可以由诸如硅化物层、金属层和掺杂硅层这样的各种材料形成。
根据本公开的实施方式的示例的半导体装置还可以包括由源极结构SS中的与狭缝SI的底表面接触的第一表面SU1形成的具有第一厚度的第一掺杂区DA1。第一掺杂区DA1被限定在源极结构SS内部。第一掺杂区DA1包括第一导电型杂质，并且可以包括具有比在整个源极结构SS中掺杂第一导电型杂质的第一浓度高的第二浓度的第一导电型杂质。源极接触线197可以通过第一掺杂区DA1来与源极结构SS欧姆接触。
根据本公开的实施方式的示例的半导体装置还可以包括由源极结构SS中的与狭缝SI的侧壁接触的第二表面SU2形成的具有第二厚度的第二掺杂区DA2。第二掺杂区DA2被限定在源极结构SS内部。第二掺杂区DA2可以包括第一导电型杂质。为了改善半导体装置的电特性，第二掺杂区DA2可以包括具有高于第一浓度且低于第二浓度的第三浓度的第一导电型杂质。
根据本公开的实施方式的示例的半导体装置还可以包括设置在侧壁绝缘层195与第一导电层113之间的第一缓冲层165以及设置在侧壁绝缘层195与源极结构SS之间的第二缓冲层171。
根据本公开的实施方式的示例，源极选择晶体管被限定在源极选择线SSL与沟道层CH的交叉部分中，存储单元晶体管被限定在字线WL1至WLn与沟道层CH的交叉部分中，并且漏极选择晶体管被限定在漏极选择线DSL与沟道层CH的交叉部分中。
图3是示意性地例示根据本公开的实施方式的示例的制造半导体装置的方法的流程图。
参照图3，可以执行形成围绕单元插塞的堆叠组的步骤ST1。尽管没有例示，但是在执行步骤ST1之前，可以在基板上形成配置用于驱动半导体装置的驱动电路的驱动晶体管。在这种情况下，可以在包括驱动晶体管的基板上执行步骤ST1。
图4是用于描述图3中所例示的方法的步骤ST1的截面图。
参照图4，步骤ST1可以包括形成包含第一堆叠体A至第三堆叠体C的堆叠组STG的步骤以及形成穿过堆叠组STG的单元插塞PL的步骤。形成堆叠组STG的步骤可以包括形成第一堆叠体A的步骤、在第一堆叠体A上形成第二堆叠体B的步骤、以及在第二堆叠体B上形成第三堆叠体C的步骤。
形成第一堆叠体A的步骤可以包括在第一源极层S1上形成第一钝化层103的步骤、在第一钝化层103上形成牺牲源极层105的步骤、在牺牲源极层105上形成第二钝化层107的步骤、在第二钝化层107上形成第二源极层S2的步骤、以及在第二源极层S2上形成栅极绝缘层111的步骤。
第一源极层S1和第二源极层S2可以是包括第一导电型杂质的掺杂硅层。第一钝化层103和第二钝化层107可以由与牺牲源极层105的材料不同的材料形成，以具有与牺牲源极层105的刻蚀速率不同的刻蚀速率。牺牲源极层105可以由与第一源极层S1或第二源极层S2的材料不同的材料形成，以具有与第一源极层S1或第二源极层S2的刻蚀速率不同的刻蚀速率。例如，第一钝化层103和第二钝化层107可以由绝缘材料形成，并且牺牲源极层105可以由未掺杂的半导体层形成。例如，第一钝化层103和第二钝化层107可以由氧化物层形成，并且牺牲源极层105可以由未掺杂的硅层形成。
第一钝化层103可以被设置在第一源极层S1与牺牲源极层105之间，以保护第一源极层S1并且防止第一源极层S1在去除牺牲源极层105期间损失。第二钝化层107和第二源极层S2依次堆叠在牺牲源极层105与栅极绝缘层111之间。第二钝化层107可以在稍后去除牺牲源极层105期间保护第二源极层S2，以防止第二源极层S2损失。第二源极层S2可以在刻蚀多层存储层ML期间保护栅极绝缘层111，以防止栅极绝缘层111损失。
可以根据情况来省略第一钝化层103、第二钝化层107和第二源极层S2中的至少一个。
形成第二堆叠体B可以包括在第一堆叠体A上形成第一导电层113的步骤。第一导电层113可以是包括第一导电型杂质的掺杂硅层。
形成第二堆叠体B还可以包括在第一导电层113上形成界面层121的步骤。
形成第三堆叠体C可以包括在第一导电层113上交替堆叠第一材料层123和第二材料层125的步骤。第二材料层125由与第一材料层123的材料不同的材料形成。当形成界面层121时，界面层121被设置在第三堆叠体C与第一导电层113之间。一个第一材料层123被设置在第三堆叠体C的最下层上。
第一材料层123可以由用于牺牲的绝缘材料形成，并且第二材料层125可以由用于层间绝缘层的绝缘材料形成。例如，第一材料层123可以由氮化硅层形成，第二材料层125可以由氧化硅层形成。当所有的第一材料层123和第二材料层125都由绝缘材料形成时，可以降低用于形成孔或狭缝的后续刻蚀处理的难度。
尽管未例示，但是第一材料层123可以由用于选通线的导电材料形成，第二材料层125可以由用于层间绝缘层的绝缘材料形成。在这种情况下，第一材料层123可以由具有比第一导电层113的电阻大的电阻的金属材料形成。例如，第一材料层123可以包括钨。
界面层121可以由与第一材料层123的材料不同的绝缘材料形成，以在稍后去除由用于牺牲的绝缘材料形成的第一材料层123期间保护第一导电层113。例如，界面层121可以由氧化物层形成。
界面层121可以被形成为具有较小的厚度以容易地诱导耦合，并且例如，界面层121可以被形成为比第二材料层125和栅极绝缘层111都要薄。
第一导电层113可以由与第一材料层123和第二材料层125的材料不同的材料形成，以在下面要描述的形成第一贯穿(through)部的处理过程中用作刻蚀停止层。例如，第一导电层113可以由包括第一导电型杂质的掺杂硅层形成。另外，第一导电层113可以被形成为比第一材料层123和第二材料层125中的每一个都要厚，以在下面要描述的形成第一贯穿部的处理过程中不被完全穿过。
为了使接触源极层和沟道层CH的接触表面的高度最靠近第一导电层113，第二源极层S2被形成为具有较小的厚度。例如，第二导电层S2可以被形成为比第一导电层113、第一材料层123和第二材料层125中的每一个都要薄。
形成单元插塞PL可以包括形成在穿过第三堆叠体C和第二堆叠体B的同时延伸到第一源极层S1中的孔H的步骤。孔H穿过栅极绝缘层111、第二源极层S2、第二钝化层107、牺牲源极层105以及第一钝化层103，并延伸到第一源极层S1中。
形成单元插塞PL可以包括在每个孔H的表面上形成多层存储层ML的步骤。多层存储层ML可以通过依次堆叠第一阻挡绝缘层131、数据存储层133和隧穿绝缘层135来形成。多层存储层ML可以被平整以暴露堆叠组STG的上表面。
形成单元插塞PL可以包括在多层存储层ML上形成沟道层CH的步骤。形成沟道层CH可以包括在多层存储层ML上形成半导体层的步骤和对半导体层的表面进行平整以暴露堆叠组STG的上表面的步骤。沟道层CH被形成在每个孔H内。沟道层CH可以被形成为完全填充在每个孔H中，或者可以被形成为对每个孔H的中心区域进行开口。
当每个孔H的中心区域被沟道层CH开口时，形成单元插塞PL的步骤还可以包括用芯绝缘层141来填充每个孔H的中心区域的步骤。
形成单元插塞PL还可以包括在芯绝缘层141上形成覆盖图案143的步骤。为此，每个孔H的上端可以通过使芯绝缘层141的上端凹进来开口。因此，芯绝缘层141的高度可以被形成为低于每个孔和沟道层CH的高度。然后，填充在每个孔的上端中的覆盖图案143可以被形成在具有减小的高度的芯绝缘层141上。覆盖图案143可以由包括第一导电型杂质的掺杂硅层形成。
通过形成单元插塞PL的处理，被多层存储层ML围绕的沟道层CH可以被形成在每个孔H内。
参照图3，在步骤ST1之后，可以执行形成狭缝的步骤ST3。
图5A至图5C是用于描述图3中所例示的方法的步骤ST3的截面图。
参照图5A，步骤ST3可以包括在穿过第一导电层113之前通过利用第一刻蚀材料选择性地刻蚀第三堆叠体C来形成穿过第三堆叠体C的第一贯穿部TH1的步骤。第一贯穿部TH1是狭缝的一部分。
还可以在形成第一贯穿部TH1的过程中刻蚀界面层121。第一刻蚀材料是用比第一导电层113能够更快刻蚀第三堆叠体C的材料来选择的。因此，第一导电层113可以用作刻蚀停止层。尽管第一导电层113由于第一刻蚀材料而部分损失，但是第一导电层113被形成为足够厚以用作刻蚀停止层，使得第一导电层113不会被第一贯穿部TH1完全穿过。
参照图5B，步骤ST3可以包括在穿过栅极绝缘层111之前通过利用第二刻蚀材料选择性地刻蚀第一导电层113来形成第二贯穿部TH2的步骤。第二贯穿部TH2连接至第一贯穿部TH1并穿过第一导电层113，以暴露栅极绝缘层111。第二贯穿部TH2是狭缝的一部分。
第二刻蚀材料是利用能够选择性地刻蚀第一导电层113的材料来选择的，而不会损失栅极绝缘层111。因此，栅极绝缘层111可以用作刻蚀停止层，而不是被第二贯穿部TH2完全穿过。
在形成第二贯穿部TH2之后，可以通过使通过第二贯穿部TH2暴露的第一导电层113的侧壁氧化来形成第一缓冲层165。第一缓冲层165可以保护第一导电层113免受后续处理的影响。
参照图5C，步骤ST3可以包括通过刻蚀栅极绝缘层111、第二源极层S2和第二钝化层107来形成第三贯穿部TH3以暴露牺牲源极层105的步骤。第三贯穿部TH3连接至第二贯穿部TH2，并且是狭缝SI的一部分。也就是说，狭缝SI可以被定义为第一贯穿部TH1至第三贯穿部TH3的连接结构。第一贯穿部TH1至第三贯穿部TH3可以沿着相同的方向延伸，并且例如，可以沿着图2中所例示的第二方向II延伸。第一贯穿部TH1至第三贯穿部TH3沿着第三方向III串联设置。
狭缝SI从第一贯穿部TH1延伸以穿过第一导电层113和栅极绝缘层111，并且暴露牺牲源极层105。狭缝SI可以将第三堆叠体C和第二堆叠体B中的每一个隔离到围绕第一组的单元插塞G1的第一块堆叠体和围绕第二组的单元插塞G2的第二块堆叠体中。
参照图3，在步骤ST3之后，可以执行暴露沟道层的侧壁的步骤ST5。
图6A至图6E是用于描述图3中所例示的方法的步骤ST5的截面图。
参照图6A，步骤ST5可以包括在狭缝SI的侧壁上形成多层钝化层PML的步骤。
多层钝化层PML可以包括依次堆叠的第一侧壁层151、第二侧壁层153和第三侧壁层155。第一侧壁层151可以由具有与第一阻挡绝缘层131的刻蚀速率不同的刻蚀速率的绝缘材料形成，第二侧壁层153可以由具有与数据存储层133的刻蚀速率不同的刻蚀速率的绝缘材料形成，并且第三侧壁层155可以由具有与隧穿绝缘层135的刻蚀速率不同的刻蚀速率的绝缘材料形成。第一侧壁层151和第三侧壁层155可以由与数据存储层133的材料相同的材料形成。作为特定示例，第一侧壁层151和第三侧壁层155可以由氮化物层形成。第二侧壁层153可以由氧化物层形成。
多层钝化层PML可以通过回刻蚀处理从狭缝SI的底表面去除。因此，可以暴露牺牲源极层105。
参照图6B，步骤ST5可以包括通过狭缝SI来去除牺牲层105的步骤。因此，暴露多层存储层ML的源极区SA可以在第一钝化层103与第二钝化层107之间开口。
在去除牺牲源极层105期间，第一源极层S1和第二源极层S2可以由具有与牺牲源极层105的刻蚀速率不同的刻蚀速率的第一钝化层103和第二钝化层107来保护。另外，第三堆叠体C、第二堆叠体B、栅极绝缘层111和第二源极层S2中的每一个可以由多层钝化层PML来保护。
参照图6C，步骤ST5可以包括去除第一源极层S1与第二源极层S2之间的第一阻挡绝缘层131的一部分的步骤。在这种情况下，刻蚀材料可以通过狭缝SI和源极区SA来引入。对第一阻挡绝缘层131进行刻蚀直到通过源极区SA来暴露数据存储层133为止。
在第一阻挡绝缘层131的刻蚀过程中，可以去除第一钝化层103和第二钝化层107，以暴露第一源极层S1和第二源极层S2。在刻蚀第一阻挡绝缘层131的过程中，可以去除与源极区SA相邻的第二侧壁层153的一部分。同时，在通过刻蚀第一阻挡绝缘层131来暴露数据存储层133的同时，不刻蚀具有与第一阻挡绝缘层131的刻蚀速率不同的刻蚀速率的第一侧壁层151和第三侧壁层155。
参照图6D，步骤ST5可以包括去除第一源极层S1与第二源极层S2之间的数据存储层133的一部分的步骤。在这种情况下，刻蚀材料可以通过狭缝SI和源极区SA来引入。对数据存储层133进行刻蚀直到通过源极区SA来暴露隧穿绝缘层135为止。可以在隧穿绝缘层135与剩余的第一阻挡绝缘层131之间挖掘并延伸数据存储层133的刻蚀区域。
在数据存储层133的刻蚀过程中，可以去除第三侧壁层155，以暴露第二侧壁层153，并且可以去除第一侧壁层151的一部分。由于第二侧壁层153具有与数据存储层133的刻蚀速率不同的刻蚀速率，因此在数据存储层133的刻蚀过程中，未去除第二侧壁层153，而是保留下来以保护第三堆叠体C和第二堆叠体B。
参照图6E，步骤ST5可以包括去除通过源极区SA暴露的隧穿绝缘层135的一部分的步骤。在这种情况下，刻蚀材料可以通过狭缝SI和源极区SA引入。对隧穿绝缘层135进行刻蚀直到暴露沟道层CH的侧壁为止。可以在第二源极层S2与沟道层CH之间以及第一源极层S1与沟道层CH之间挖掘并延伸隧穿绝缘层135的刻蚀区域。
在隧穿绝缘层135的刻蚀过程中，可以去除第二侧壁层153，以暴露第一侧壁层151，并且可以去除第一阻挡绝缘层131的一部分。由于第一侧壁层151具有与隧穿绝缘层135的刻蚀速率不同的刻蚀速率，所以在隧穿绝缘层135的刻蚀过程中，未去除第一侧壁层151，而是保留下来以保护第三堆叠体C和第二堆叠体B。
通过执行步骤ST5，可以通过源极区SA来暴露沟道层CH的侧壁以及第一源极层S1和第二源极层S2。另外，在执行步骤ST5期间，可以去除多层存储层在第二源极层S2与沟道层CH之间的一部分以及多层存储层在第一源极层S1与沟道层CH之间的一部分。因此，可以在第二源极层S2与沟道层CH之间形成第一环形凹部RA1，可以在第一源极层S1与沟道层CH之间形成第二环形凹部RA2。
通过源极区SA来将多层存储层分离成第一多层存储图案ML1和第二多层存储图案ML2。
参照图3，在步骤ST5之后，可以执行用接触源极层代替牺牲源极层的步骤ST7。
图7A和图7B是用于描述图3中所例示的方法的步骤ST7的截面图。
参照图7A，在步骤ST7中形成的接触源极层S3与通过源极区SA暴露的沟道层CH的侧壁以及第一源极层S1和第二源极层S2直接接触。接触源极层S3可以由包括第一导电型杂质的掺杂硅层形成。接触源极层S3被形成为填充在第一环形凹部和第二环形凹部中。
可以通过使用选择性生长方法(例如，选择性外延生长(SEG))或非选择性沉积方法(例如，化学气相沉积(CVD))来形成接触源极层S3。当使用选择性生长方法时，沟道层CH、第一源极层S1和第二源极层S2可以用作种子层。当使用非选择性沉积方法时，可以在狭缝SI内部的第一侧壁层151上形成接触源极层S3。
参照图7B，步骤ST7还可以包括去除狭缝SI内部的接触源极层S3的一部分的步骤。
通过步骤ST7，接触源极层S3可以仅保留在第一源极层S1与第二源极层S2之间的间隔中。同时，可以暴露第一侧壁层151、第二源极层S2和第一源极层S1的侧壁。
第一源极层S1和第二源极层S2以及剩余的接触源极层S3定义了源极结构SS。源极结构SS的接触源极层S3通过栅极绝缘层111与第一导电层113绝缘。
参照图3，在步骤ST7之后，可以执行用第三材料层代替第一材料层或第二材料层的步骤ST9。当第一材料层是用于牺牲的绝缘材料并且第二材料层是用于层间绝缘层的绝缘材料时，第一材料层可以用第三材料层来代替。在这种情况下，第三材料层可以由具有比第一导电层的电阻低的电阻的导电材料形成。当第一材料层是导电图案并且第二材料层是用于牺牲的材料层时，第二材料层可以用第三材料层来代替。在这种情况下，第三材料层可以是绝缘材料。以下，例示了用第三材料层来代替第一材料层的情况，但是本公开不限于此。
图8A至图8C是用于描述图3中所例示的方法的步骤ST9的截面图。
参照图8A，在执行步骤ST9之前，可以通过使经由狭缝SI暴露的第一源极层S1、第二源极层S2和接触源极层S3中的每一个的表面氧化来形成第二缓冲层171。
参照图8B，步骤ST9可以包括通过选择性地去除第一材料层123而在第二材料层125之间形成暴露第一多层存储图案ML1的开口OP的步骤。
参照图8C，步骤ST9可以包括用由具有比第一导电层113的电阻低的电阻的导电材料形成的第三材料层183填充开口的步骤。第三材料层183可以对应于参照图2描述的导电图案CP1至CPk。第三材料层183、第一导电层113和界面层121中的最下层可以形成源极选择线SSL。
形成第三材料层183的导电材料也可以形成在狭缝SI内部以及开口内部。在这种情况下，可以通过刻蚀处理来去除形成在狭缝SI中的导电材料。在这种情况下，第一源极层S1、第二源极层S2和接触源极层S3可以由第一缓冲层165和第二缓冲层171保护。
在形成第三材料层183之前，还可以沿着每个开口的表面形成第二阻挡绝缘层181。第二阻挡绝缘层181可以增强第一阻挡绝缘层131的功能。第二阻挡绝缘层181可以由高介电绝缘层形成。例如，第二阻挡绝缘层181可以包括氧化铝层。氧化铝层可以以非晶态沉积，然后可以通过热处理工序来结晶。
可以执行热处理工序，使得第一源极层S1、第二源极层S2和接触源极层S3内部的第一导电型杂质扩散到沟道层CH中。因此，可以在沟道层CH内部形成源极结JN。源极结JN可以通过使用用于形成第二阻挡绝缘层181的热处理工序来形成，或者可以通过附加地执行单独的热处理工序来形成。
根据本公开的实施方式的示例，可以使限定在沟道层CH与接触源极层S3之间的接触表面CTS与源极选择线SSL的第一导电层113之间的距离最小化。结果，源极结JN可以容易地扩展到沟道层CH中，以面对第一导电层113和第三材料层183的最下层(可以是第二导电层CP1)的侧壁。为了确保擦除操作的特性，源极结JN可以从接触表面CTS延伸到高于第一导电层113的高度。
参照图3，在步骤ST9之后，可以执行注入杂质的步骤S11。
图9A和图9B是用于描述图3中所例示的步骤ST11的截面图。
参照图9A，步骤ST11可以包括通过经由狭缝SI注入第一导电型杂质来形成第二掺杂区DA2的步骤。第二掺杂区DA2可以通过从第一源极层S1、第二源极层S2和接触源极层S3中的经由狭缝SI暴露的表面向从第一源极层S1、第二源极层S2和接触源极层S3中的每一个内部注入第一导电型杂质来经由狭缝SI形成。
第二掺杂区DA2可以包括如参照图2所述的具有第三浓度的第一导电型杂质。当形成第二掺杂区DA2时，可以执行倾斜离子注入处理，以将第一导电型杂质从接触源极层S3和第二源极层S2中的与狭缝SI的侧壁接触的侧壁注入到接触源极层S3和第二源极层S2中。
参照图9B，步骤ST11可以包括通过经由狭缝SI注入第一导电型杂质来形成第一掺杂区DA1的步骤。第一掺杂区DA1可以通过从第一源极层S1中的经由狭缝SI的底表面暴露的表面向第一源极层S1内部注入第一导电型杂质来形成。
第一掺杂区DA1可以包括如参照图2所述的具有第二浓度的第一类型导电杂质。
参照图3，在步骤ST11之后，可以执行形成源极接触线197的步骤ST13。
图10是用于描述图3中所例示的方法的步骤ST13的截面图。
参照图10，步骤ST13可以包括在狭缝SI的侧壁上形成侧壁绝缘层195的步骤。侧壁绝缘层195从狭缝SI的底表面去除。
步骤ST13包括形成填充在狭缝SI内部的源极接触线197的步骤。源极接触线197被侧壁绝缘层195围绕，并且穿过第二阻挡绝缘层181和第二缓冲层171，以与第一掺杂区DA1接触。
在本公开的实施方式的示例中，设计源极选择线的结构，使得源极结易于延伸到源极选择线的高度，从而提高了半导体装置的操作的可靠性。
图11是例示根据本公开的实施方式的示例的存储系统的配置的框图。
参照图11，根据本公开的实施方式的示例的存储系统1100包括存储装置1120和存储控制器1110。
存储装置1120可以具有参照图1和图2描述的结构。存储装置1120可以是由多个闪存芯片形成的多芯片封装件。
存储控制器1110可以被配置为控制存储装置1120，并且可以包括静态随机存取存储器(SRAM)1111、中央处理单元(CPU)1112、主机接口1113、纠错码(ECC)1114和存储器接口1115。SRAM 1111用作CPU 1112的操作存储器，CPU 1112执行用于存储控制器1110的数据交换的一般控制操作，并且主机接口1113包括与存储系统1100连接的主机的数据交换协议。另外，ECC 1114检测并纠正包括在从存储装置1120读取的数据中的错误，并且存储器接口1115执行与存储装置1120的连接。此外，存储控制器1110还可以包括用于存储用于与主机连接的代码数据的只读存储器(ROM)等。
存储系统1100可以是存储装置1120与存储控制器1110组合的存储卡或固态盘(SSD)。例如，当存储系统1100是SSD时，存储控制器1110可以通过诸如通用串行总线(USB)、多媒体卡(MMC)、外围组件互连-快速(PCI-E)、串行高级技术附件、并行高级技术附件(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)和集成驱动电子(IDE)这样的各种接口协议中的一种来与外部装置(例如，主机)通信。
图12是例示根据本公开的实施方式的示例的计算系统的配置的框图。
参照图12，根据本公开的实施方式的计算系统1200可以包括电连接至系统总线1260的CPU 1220、随机存取存储器(RAM)1230、用户接口1240、调制解调器1250和存储系统1210。另外，在计算系统1200是移动装置的情况下，计算系统1200还可以包括用于向计算系统1200提供操作电压的电池，并且还可以包括应用芯片组、CMOS图像传感器CIS、移动DRAM等。
存储系统1210可以由如先前参照图11描述的存储装置1212和存储控制器1211形成。
虽然已经根据实施方式的示例描述了本公开的技术精神，但是出于说明的目的，本文已经描述了实施方式的示例，并且并不限制本公开。另外，本领域技术人员将会理解，可以在本公开的技术精神内作出实施方式的各种示例。
相关申请的交叉引用
本申请要求于2017年06月16日在韩国知识产权局提交的韩国专利申请第10-2017-0076719号的优先权，将其全部内容通过引用结合于此。

Claims (37)

1.一种半导体装置，该半导体装置包括：
源极选择线，所述源极选择线包括第一导电层和设置在所述第一导电层上的第二导电层；
字线，所述字线在彼此间隔开的同时堆叠在所述源极选择线上方；
沟道层，所述沟道层穿过所述字线和所述源极选择线，并且比所述源极选择线更朝向向下的方向突出；以及
源极结构，所述源极结构被设置在所述源极选择线下方，并且与所述沟道层的侧壁直接接触。
2.根据权利要求1所述的半导体装置，其中，所述源极选择线还包括设置在所述第一导电层与所述第二导电层之间并由绝缘材料形成的界面层。
3.根据权利要求2所述的半导体装置，其中，施加到所述源极选择线的操作电压被施加到所述第一导电层和所述第二导电层中的至少一个，并且诱导所述第一导电层与所述第二导电层之间的耦合。
4.根据权利要求1所述的半导体装置，其中，所述源极结构包括第一源极层、第二源极层、以及设置在所述第一源极层与所述第二源极层之间的接触源极层，并且
所述第二源极层被设置为比所述第一源极层更靠近所述源极选择线。
5.根据权利要求4所述的半导体装置，其中，所述第二源极层被形成为比所述第一导电层、所述第二导电层和每条所述字线都要薄，并且
所述第一导电层被形成为比所述第二导电层和每条所述字线都要厚。
6.根据权利要求4所述的半导体装置，其中，所述第一源极层至所述接触源极层中的每一个均由包括具有第一浓度的第一导电型杂质的掺杂硅层形成。
7.根据权利要求6所述的半导体装置，其中，所述第一导电型杂质包括n型杂质。
8.根据权利要求4所述的半导体装置，其中，所述第一源极层被设置为与所述第二源极层和所述接触源极层相比离所述源极选择线最远。
9.根据权利要求4所述的半导体装置，该半导体装置还包括：
第一多层存储图案和第二多层存储图案，所述第一多层存储图案和所述第二多层存储图案围绕所述沟道层的外壁，并且通过所述接触源极层彼此分离，
其中，所述接触源极层与所述沟道层的所述侧壁接触。
10.根据权利要求1所述的半导体装置，该半导体装置还包括：
栅极绝缘层，所述栅极绝缘层被设置在所述源极结构与所述第一导电层之间；
界面层，所述界面层被设置在所述第一导电层与所述第二导电层之间；以及
层间绝缘层，所述层间绝缘层被设置在所述字线当中的最下层与所述第二导电层之间以及相邻的所述字线之间，
其中，所述界面层被形成为比所述栅极绝缘层和每个所述层间绝缘层都要薄。
11.根据权利要求10所述的半导体装置，该半导体装置还包括：
第一多层存储图案和第二多层存储图案，所述第一多层存储图案和所述第二多层存储图案围绕所述沟道层的外壁，并且通过所述源极结构彼此分离，
其中，设置在所述第一多层存储图案与所述第二多层存储图案之间的所述沟道层的所述侧壁与所述源极结构的侧壁直接接触，并且
所述沟道层的所述侧壁与所述源极结构的所述侧壁之间的接触表面被延伸到所述栅极绝缘层与所述源极结构的界面所设置的高度。
12.根据权利要求11所述的半导体装置，该半导体装置还包括：
源极结，所述源极结被限定在所述沟道层内部，
其中，所述源极结包括从所述接触表面扩散到所述沟道层中的第一导电型杂质，并且所述源极结面对所述第一导电层和所述第二导电层的侧壁。
13.根据权利要求12所述的半导体装置，其中，所述源极结被限定在被所述第二多层存储图案围绕的所述沟道层内部，并且所述源极结延伸到被所述第一多层存储图案围绕的所述沟道层达到高于所述第一导电层的高度。
14.根据权利要求1所述的半导体装置，其中，所述第二导电层和所述字线由相同的导电材料形成，并且由具有比所述第一导电层的电阻低的电阻的导电材料形成。
15.根据权利要求1所述的半导体装置，其中，所述第一导电层和所述源极结构由包括第一导电型杂质的掺杂硅层形成。
16.根据权利要求15所述的半导体装置，其中，所述源极结构包括具有第一浓度的所述第一导电型杂质。
17.根据权利要求16所述的半导体装置，该半导体装置还包括：
狭缝，所述狭缝穿过所述字线和所述源极选择线，并且延伸到所述源极结构中；
第一掺杂区，所述第一掺杂区包括具有比所述第一浓度高的第二浓度的第一导电型杂质，并且所述第一掺杂区从所述源极结构的与所述狭缝的底表面接触的第一表面以第一厚度形成到所述源极结构中；以及
源极接触线，所述源极接触线与所述第一掺杂区直接接触，并且所述源极接触线被设置在所述狭缝内部。
18.根据权利要求17所述的半导体装置，该半导体装置还包括：
第二掺杂区，所述第二掺杂区包括具有高于所述第一浓度且低于所述第二浓度的第三浓度的第一导电型杂质，并且所述第二掺杂区从所述源极结构的与所述狭缝的侧壁接触的第二表面以第二厚度形成到所述源极结构中；以及
侧壁绝缘层，所述侧壁绝缘层被设置在所述源极接触线与所述狭缝的所述侧壁之间。
19.一种制造半导体装置的方法，该方法包括以下步骤：
形成包括第一源极层、位于所述第一源极层上的牺牲源极层、位于所述牺牲源极层上的栅极绝缘层、位于所述栅极绝缘层上的第一导电层以及交替堆叠在所述第一导电层上的第一材料层和第二材料层的堆叠组；
形成在穿过所述第一材料层和所述第二材料层的同时延伸到所述第一源极层中并被多层存储层围绕的沟道层；
在所述第一导电层被贯穿之前，通过用第一刻蚀材料选择性地刻蚀所述第一材料层和所述第二材料层来形成穿过所述第一材料层和所述第二材料层的第一贯穿部；
形成从所述第一贯穿部延伸并穿过所述第一导电层和所述栅极绝缘层的狭缝；以及
通过所述狭缝用接触源极层代替所述牺牲源极层，所述接触源极层与所述第一源极层和所述沟道层直接接触，并且经由所述栅极绝缘层与所述第一导电层绝缘。
20.根据权利要求19所述的方法，其中，所述堆叠组还包括设置在所述第一源极层与所述牺牲源极层之间的第一钝化层、依次堆叠在所述牺牲源极层与所述栅极绝缘层之间的第二钝化层和第二源极层、以及设置在所述第一材料层和所述第二材料层的堆叠体与所述第一导电层之间的界面层。
21.根据权利要求20所述的方法，其中，所述第一钝化层、所述第二钝化层、所述第二材料层以及所述界面层由绝缘材料形成。
22.根据权利要求21所述的方法，其中，所述界面层被形成为比所述第二材料层和所述栅极绝缘层都要薄。
23.根据权利要求20所述的方法，其中，所述第一源极层、所述第二源极层、所述接触源极层和所述第一导电层由包括第一导电型杂质的掺杂硅层形成。
24.根据权利要求23所述的方法，其中，所述第一导电型杂质包括n型杂质。
25.根据权利要求20所述的方法，其中，所述第一源极层被设置为与所述第二源极层和接触源极层相比离所述第一导电层最远。
26.根据权利要求20所述的方法，其中，所述接触源极层被设置在所述第一源极层与所述第二源极层之间。
27.根据权利要求20所述的方法，其中，形成所述狭缝的步骤包括以下步骤：
在所述栅极绝缘层被贯穿之前，通过用第二刻蚀材料刻蚀所述第一导电层来形成连接至所述第一贯穿部并穿过所述第一导电层的第二贯穿部；
通过使所述第一导电层中的经由所述第二贯穿部暴露的侧壁氧化来形成第一缓冲层；以及
通过刻蚀所述栅极绝缘层、所述第二源极层和所述第二钝化层来形成连接至所述第二贯穿部并暴露所述牺牲源极层的第三贯穿部。
28.根据权利要求20所述的方法，其中，所述第二源极层被形成为比所述第一导电层以及所述第一材料层和所述第二材料层中的每一个材料层都要薄。
29.根据权利要求20所述的方法，其中，通过所述狭缝来用所述接触源极层代替所述牺牲源极层的步骤包括以下步骤：
通过去除经由所述狭缝暴露的所述牺牲源极层对所述第一钝化层与所述第二钝化层之间的源极区进行开口；
去除所述多层存储层在所述第一源极层与所述第二源极层之间以及所述第一钝化层与所述第二钝化层之间的一部分，使得经由所述源极区暴露所述沟道层的侧壁、所述第一源极层和所述第二源极层；以及
形成与通过所述源极区暴露的所述沟道层的所述侧壁、所述第一源极层和所述第二源极层直接接触的所述接触源极层。
30.根据权利要求29所述的方法，其中，在去除所述多层存储层的所述一部分时，在所述第二源极层与所述沟道层之间形成了第一环形凹部，并且在所述第一源极层与所述沟道层之间形成了第二环形凹部，并且
所述接触源极层被形成为填充在所述第一环形凹部和所述第二环形凹部中。
31.根据权利要求19所述的方法，其中，所述第一导电层被形成为比所述第一材料层和所述第二材料层中的每一个都要厚。
32.根据权利要求19所述的方法，该方法还包括以下步骤：
通过所述狭缝用由具有比所述第一导电层的电阻低的电阻的导电材料形成的第三材料层代替所述第一材料层。
33.根据权利要求19所述的方法，该方法还包括以下步骤：
通过执行热处理工序来在所述沟道层内部形成源极结，使得包括在所述接触源极层和所述第一源极层中的第一导电型杂质扩散到所述沟道层中。
34.根据权利要求33所述的方法，其中，所述源极结从所述沟道层的侧壁与所述接触源极层之间的接触表面延伸到高于所述第一导电层。
35.根据权利要求19所述的方法，该方法还包括以下步骤：
通过使经由所述狭缝暴露的所述接触源极层和所述第一源极层中的每一个的表面氧化来形成第二缓冲层；
通过从所述第一源极层中的与所述狭缝的底表面接触的表面朝向所述第一源极层的内侧注入第一导电型杂质来形成第一掺杂区；
在所述狭缝的侧壁上形成侧壁绝缘层；以及
形成被所述侧壁绝缘层围绕、填充在所述狭缝内并且在穿过所述第二缓冲层的同时与所述第一掺杂区接触的源极接触线。
36.根据权利要求35所述的方法，该方法还包括以下步骤：
通过从所述接触源极层中的与所述狭缝的侧壁接触的侧壁朝向所述接触源极层的内侧注入所述第一导电型杂质来形成第二掺杂区。
37.根据权利要求36所述的方法，其中，所述第一导电型杂质以第一浓度分布于包括所述接触源极层和所述第一源极层的源极结构内部，以高于所述第一浓度的第二浓度分布于所述第一掺杂区内部，并且以高于所述第一浓度且低于所述第二浓度的第三浓度分布于所述第二掺杂区内部。
CN201810035376.4A 2017-06-16 2018-01-15 半导体装置及其制造方法 Active CN109148472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0076719 2017-06-16
KR1020170076719A KR20180137272A (ko) 2017-06-16 2017-06-16 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN109148472A true CN109148472A (zh) 2019-01-04
CN109148472B CN109148472B (zh) 2023-06-16

Family

ID=64658263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810035376.4A Active CN109148472B (zh) 2017-06-16 2018-01-15 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US10418372B2 (zh)
KR (1) KR20180137272A (zh)
CN (1) CN109148472B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244101A (zh) * 2020-01-16 2020-06-05 长江存储科技有限责任公司 一种三维存储器以及三维存储器的制备方法
CN112201659A (zh) * 2019-07-08 2021-01-08 爱思开海力士有限公司 半导体装置以及制造半导体装置的方法
CN112310197A (zh) * 2019-08-01 2021-02-02 爱思开海力士有限公司 半导体装置及其制造方法
CN112530970A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体存储装置
CN112635482A (zh) * 2019-10-08 2021-04-09 爱思开海力士有限公司 非易失性存储器装置及其制造方法
CN113161364A (zh) * 2020-01-07 2021-07-23 爱思开海力士有限公司 半导体存储器装置及其制造方法
CN113506809A (zh) * 2020-04-14 2021-10-15 长江存储科技有限责任公司 用于形成具有背面源极触点的三维存储器件的方法
US11456290B2 (en) 2020-04-14 2022-09-27 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with backside source contact

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180137264A (ko) 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20180137272A (ko) 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10868033B2 (en) * 2017-11-16 2020-12-15 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
KR102549967B1 (ko) 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
JP2020141076A (ja) * 2019-02-28 2020-09-03 キオクシア株式会社 半導体記憶装置
KR20200126686A (ko) 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
JP7279202B2 (ja) 2019-06-17 2023-05-22 長江存儲科技有限責任公司 ゲート線スリットがない３次元メモリデバイスおよびそれを形成するための方法
CN113745235B (zh) 2019-06-17 2024-04-26 长江存储科技有限责任公司 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法
CN112736086B (zh) * 2019-06-17 2023-01-13 长江存储科技有限责任公司 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件
KR20210145246A (ko) 2019-06-17 2021-12-01 양쯔 메모리 테크놀로지스 씨오., 엘티디. 슬릿 구조물의 지지 구조물을 갖는 3차원 메모리 디바이스 및 그 형성 방법
US10985252B2 (en) 2019-08-26 2021-04-20 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
US11348939B2 (en) * 2019-12-20 2022-05-31 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
KR20210092091A (ko) 2020-01-15 2021-07-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20210092090A (ko) 2020-01-15 2021-07-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
CN111223872B (zh) * 2020-01-17 2023-04-07 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
KR20210103255A (ko) * 2020-02-13 2021-08-23 삼성전자주식회사 3차원 비휘발성 메모리 소자 및 그 제조방법
US11049568B1 (en) * 2020-03-27 2021-06-29 Sandisk Technologies Llc Three-dimensional memory device with depletion region position control and method of erasing same using gate induced leakage
KR20210141239A (ko) 2020-05-15 2021-11-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20220033781A (ko) 2020-09-10 2022-03-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20220046291A (ko) 2020-10-07 2022-04-14 에스케이하이닉스 주식회사 반도체 메모리 장치의 제조방법
KR20220047431A (ko) * 2020-10-08 2022-04-18 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法
US20170162591A1 (en) * 2015-12-03 2017-06-08 SK Hynix Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101652873B1 (ko) * 2010-02-18 2016-08-31 삼성전자주식회사 3차원 반도체 장치 및 그 동작 방법
KR101652829B1 (ko) 2010-06-03 2016-09-01 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
KR101825534B1 (ko) 2011-02-07 2018-02-06 삼성전자주식회사 3차원 반도체 장치
KR20150067811A (ko) * 2013-12-09 2015-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102190350B1 (ko) * 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20160020210A (ko) 2014-08-13 2016-02-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9530788B2 (en) 2015-03-17 2016-12-27 Sandisk Technologies Llc Metallic etch stop layer in a three-dimensional memory structure
US9831266B2 (en) * 2015-11-20 2017-11-28 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR102549452B1 (ko) 2016-03-31 2023-06-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102607833B1 (ko) * 2016-05-23 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10120816B2 (en) * 2016-07-20 2018-11-06 Sandisk Technologies Llc Bad column management with data shuffle in pipeline
US10008570B2 (en) * 2016-11-03 2018-06-26 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
KR20180061554A (ko) * 2016-11-29 2018-06-08 삼성전자주식회사 3차원 반도체 메모리 장치
KR20180137272A (ko) 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20180137264A (ko) 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法
US20170162591A1 (en) * 2015-12-03 2017-06-08 SK Hynix Inc. Semiconductor device and manufacturing method thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201659A (zh) * 2019-07-08 2021-01-08 爱思开海力士有限公司 半导体装置以及制造半导体装置的方法
CN112201659B (zh) * 2019-07-08 2024-04-09 爱思开海力士有限公司 半导体装置以及制造半导体装置的方法
US11889672B2 (en) 2019-07-08 2024-01-30 SK Hynix Inc. Semiconductor device and a method of manufacturing a semiconductor device
CN112310197B (zh) * 2019-08-01 2024-01-26 爱思开海力士有限公司 半导体装置及其制造方法
CN112310197A (zh) * 2019-08-01 2021-02-02 爱思开海力士有限公司 半导体装置及其制造方法
CN112530970A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体存储装置
CN112530970B (zh) * 2019-09-17 2024-03-12 铠侠股份有限公司 半导体存储装置
US11818885B2 (en) 2019-09-17 2023-11-14 Kioxia Corporation Semiconductor memory device
CN112635482A (zh) * 2019-10-08 2021-04-09 爱思开海力士有限公司 非易失性存储器装置及其制造方法
CN113161364A (zh) * 2020-01-07 2021-07-23 爱思开海力士有限公司 半导体存储器装置及其制造方法
CN111244101A (zh) * 2020-01-16 2020-06-05 长江存储科技有限责任公司 一种三维存储器以及三维存储器的制备方法
CN113506809A (zh) * 2020-04-14 2021-10-15 长江存储科技有限责任公司 用于形成具有背面源极触点的三维存储器件的方法
CN113506809B (zh) * 2020-04-14 2023-05-19 长江存储科技有限责任公司 用于形成具有背面源极触点的三维存储器件的方法
US11626416B2 (en) 2020-04-14 2023-04-11 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional memory device with backside source contact
US11456290B2 (en) 2020-04-14 2022-09-27 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with backside source contact

Also Published As

Publication number Publication date
US20190355734A1 (en) 2019-11-21
US20180366483A1 (en) 2018-12-20
US10418372B2 (en) 2019-09-17
US10644014B2 (en) 2020-05-05
CN109148472B (zh) 2023-06-16
KR20180137272A (ko) 2018-12-27

Similar Documents

Publication Publication Date Title
CN109148472A (zh) 半导体装置及其制造方法
US11765904B2 (en) Non-volatile memory device having at least one metal and one semiconductor body extending through the electrode stack
US9627405B1 (en) Semiconductor device and manufacturing method thereof
CN104952873B (zh) 半导体器件及其制造方法
US11837639B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9209291B2 (en) Three-dimensional semiconductor device
US9105515B2 (en) 3D non-volatile memory device, memory system including the same, and method of manufacturing the same
CN103681684B (zh) 非易失性存储器件及其制造方法
CN103226972B (zh) 三维非易失性存储器件
CN109148457A (zh) 半导体器件及其制造方法
CN110277402A (zh) 半导体装置及半导体装置的制造方法
CN109659308A (zh) 半导体器件及其制造方法
US11665904B2 (en) Semiconductor device and manufacturing method of the same
CN103730471B (zh) 半导体器件及其制造方法
CN103247632A (zh) 半导体器件及其制造方法
CN109378315A (zh) 半导体存储器件及其制造的方法
US20220344363A1 (en) Semiconductor memory device and manufacturing method thereof
US11195851B2 (en) Semiconductor memory device
CN103426886B (zh) 非易失性存储器件及其制造方法
US20230389315A1 (en) Semiconductor memory device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant