CN112736086B - 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件 - Google Patents

用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件 Download PDF

Info

Publication number
CN112736086B
CN112736086B CN202110191313.XA CN202110191313A CN112736086B CN 112736086 B CN112736086 B CN 112736086B CN 202110191313 A CN202110191313 A CN 202110191313A CN 112736086 B CN112736086 B CN 112736086B
Authority
CN
China
Prior art keywords
layer
memory
memory device
insulating
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110191313.XA
Other languages
English (en)
Other versions
CN112736086A (zh
Inventor
霍宗亮
杨号号
徐伟
严萍
黄攀
周文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201910522873.1A external-priority patent/CN110211965B/zh
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN112736086A publication Critical patent/CN112736086A/zh
Application granted granted Critical
Publication of CN112736086B publication Critical patent/CN112736086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Abstract

提供了用于形成三维(3D)存储器件的结构和方法的实施例。在一个示例中，3D存储器件包括存储堆叠层、多个沟道结构、缝隙结构和源极结构。所述存储堆叠层可以是位于衬底上的，并且可以包括在横向上在所述存储堆叠层中延伸的交织的多个导体层和多个绝缘层。所述多个沟道结构可以在纵向上贯穿所述存储堆叠层延伸到所述衬底中。所述缝隙结构可以在纵向和横向上在所述存储堆叠层中延伸，并且将所述多个存储单元划分成至少一个存储块。所述缝隙结构可以包括沿所述缝隙结构的侧壁在纵向上布置的多个凸出部分和多个凹陷部分。

Description

用于利用支撑结构形成三维存储器件的方法和产生的三维存 储器件
本申请是申请日为2019年8月23日、申请号为201980001849.1、名称为“用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件”的发明专利申请的分案申请。
对相关申请的交叉引用
本申请要求于2019年6月17日递交的中国专利申请No.201910722873.1的优先权，以引用方式将所述申请的内容全部并入本文。
技术领域
本公开内容的实施例涉及用于使用支撑结构形成三维(3D)存储器件的方法和产生的3D存储器件。
背景技术
通过改进处理技术、电路设计、编程算法和制造过程将平面存储单元缩放到更小的大小。然而，随着存储单元的特征大小逼近下限，平面工艺和制造技术变得富有挑战并且昂贵。因此，平面存储单元的存储密度逼近上限。
3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围设备。
发明内容
提供了3D存储器件和用于形成所述3D存储器件的方法的实施例。
在一个示例中，一种3D存储器件包括存储堆叠层、多个沟道结构、缝隙结构和源极结构。所述存储堆叠层可以是位于衬底之上的，并且可以包括在横向上在所述存储堆叠层中延伸的交织的多个导体层和多个绝缘层。所述多个沟道结构可以在纵向上贯穿所述存储堆叠层延伸到所述衬底中。所述多个沟道结构和所述多个导体层可以与彼此相交，并且形成多个存储单元。所述缝隙结构可以在纵向和横向上在所述存储堆叠层中延伸，并且将所述多个存储单元划分成至少一个存储块。所述缝隙结构可以包括沿所述缝隙结构的侧壁在纵向上布置的多个凸出部分和多个凹陷部分。所述源极结构可以是位于所述缝隙结构中的，并且可以包括与所述缝隙结构接触的绝缘结构和与所述绝缘结构接触并且与所述衬底接触的源极触点。
在另一个示例中，一种3D存储器件包括堆叠层结构、支撑结构、多个第一开口和至少一个堆叠层部分。所述堆叠层结构可以包括位于衬底上的交织的多个初始牺牲层和多个初始绝缘层。所述支撑结构可以包括沿横向对准并且暴露所述堆叠层结构和各自与相邻的支撑开口接触的至少一个连接部分的多个支撑开口。所述多个第一开口可以是位于被所述多个支撑开口暴露的所述堆叠层结构中的。所述多个第一开口可以暴露所述衬底。所述至少一个堆叠层部分可以是被所述至少一个连接部分覆盖的，所述至少一个堆叠层部分各自与相邻的第一开口接触。
在一个不同的示例中，一种用于形成3D存储器件的方法包括：在堆叠层结构之上形成支撑结构。所述支撑结构可以包括图案化结构层，所述图案化结构层具有沿横向对准并且暴露所述堆叠层结构和各自与相邻的支撑开口接触的至少一个连接部分的多个支撑开口，并且所述堆叠层结构可以包括交织的多个初始牺牲层和多个初始绝缘层。所述方法还包括：使用所述支撑结构作为蚀刻掩模移除被所述多个支撑开口暴露的所述堆叠层结构的部分，以便暴露所述衬底，并且形成所述堆叠层结构中的多个第一开口和被所述至少一个连接部分覆盖的至少一个堆叠层部分，所述至少一个堆叠层部分各自与相邻的第一开口接触。所述方法进一步包括：移除所述至少一个堆叠层部分以在各自与相邻的第一开口接触的所述至少一个连接部分之下形成至少一个第二开口。所述多个第一开口和所述至少一个第二开口可以形成将所述堆叠层结构划分成一对存储块部分的初始缝隙结构。所述一对存储块部分中的每个存储块部分可以包括交织的多个牺牲层和多个绝缘层。
在一个进一步的示例中，一种用于形成3D存储器件的方法包括：在堆叠层结构上形成支撑结构。所述堆叠层结构可以包括交织的多个初始牺牲层和多个初始绝缘层，并且被划分成多个存储块部分，并且所述支撑结构可以包括图案化支撑层，所述图案化支撑层具有覆盖所述多个存储块部分的多个存储块掩模部分和与相邻的存储块掩模部分接触的至少一个连接部分。所述方法可以还包括：使用所述支撑结构作为蚀刻掩模移除所述堆叠层结构的部分，以在所述堆叠层结构中在相邻的存储块部分之间形成多个第一开口和形成被所述至少一个连接部分覆盖的至少一个堆叠层部分，所述至少一个堆叠层部分各自与相邻的存储块部分和相邻的第一开口接触。所述方法可以进一步包括：移除所述至少一个堆叠层部分以在所述相邻的存储块部分之间形成初始缝隙结构，在所述多个存储块掩模部分中的每个存储块掩模部分中形成交织的多个导体层和多个绝缘层，所述至少一个连接部分位于所述初始缝隙结构之上，并且与所述相邻的存储块掩模部分接触。所述方法可以进一步包括：贯穿所述初始缝隙结构，用多个导体层替换所述多个存储块部分中的每个存储块部分中的所述多个牺牲层。所述方法可以进一步包括：沿所述初始缝隙结构的侧壁在所述多个导体层上形成多个凹陷部分，以形成缝隙结构和位于所述多个绝缘层上的多个凸出部分；以及，在所述缝隙结构中形成源极结构。所述源极结构可以与所述衬底和所述多个导体层和绝缘层接触。
附图说明
被并入本文并且构成本说明书的一部分的附图说明了本公开内容的实施例，并且与描述内容一起进一步用于阐述本公开内容的原理和使本领域的技术人员能够制作和使用本公开内容。
图1A说明了根据本公开内容的一些实施例的使用支撑结构形成的一个示例性的3D存储器件。
图1B说明了根据本公开内容的一些实施例的沿A-B方向的图1A中所说明的3D存储器件的横截面图。
图1C说明了根据本公开内容的一些实施例的沿C-D方向的图1A中所说明的3D存储器件的横截面图。
图2A说明了根据本公开内容的一些实施例的制造过程的一个阶段处的一个示例性的3D存储器件。
图2B说明了根据本公开内容的一些实施例的沿A-B方向的图2A中所说明的3D存储器件的横截面图。
图3A说明了根据本公开内容的一些实施例的制造过程的另一个阶段处的一个示例性的3D存储器件。
图3B说明了根据本公开内容的一些实施例的沿A-B方向的图3A中所说明的3D存储器件的横截面图。
图3C说明了根据本公开内容的一些实施例的沿C-D方向的图3A中所说明的3D存储器件的横截面图。
图3D说明了根据本公开内容的一些实施例的沿E-F方向的图3A中所说明的3D存储器件的横截面图。
图4A说明了根据本公开内容的一些实施例的制造过程的另一个阶段处的一个示例性的3D存储器件。
图4B说明了根据本公开内容的一些实施例的沿C-D方向的图4A中所说明的3D存储器件的横截面图。
图4C说明了根据本公开内容的一些实施例的沿E-F方向的图4A中所说明的3D存储器件的横截面图。
图5A说明了根据本公开内容的一些实施例的制造过程的另一个阶段处的沿E-F方向的3D存储器件的横截面图。
图5B说明了根据本公开内容的一些实施例的沿C-D方向的图5A中所说明的3D存储器件的横截面图。
图5C说明了根据本公开内容的一些实施例的沿A-B方向的图5A中所说明的3D存储器件的横截面图。
图6A说明了根据本公开内容的一些实施例的制造过程的另一个阶段处的沿E-F方向的图5A中所说明的3D存储器件的横截面图。
图6B说明了根据本公开内容的一些实施例的制造过程的另一个阶段处的沿C-D方向的图6A中所说明的3D存储器件的横截面图。
图6C说明了根据本公开内容的一些实施例的制造过程的另一个阶段处的沿A-B方向的图6A中所说明的3D存储器件的横截面图。
图7A说明了根据本公开内容的一些实施例的制造过程的另一个阶段处的沿E-F方向的3D存储器件的横截面图。
图7B说明了根据本公开内容的一些实施例的沿C-D方向的图7A中所说明的3D存储器件的横截面图。
图7C说明了根据本公开内容的一些实施例的沿A-B方向的图7A中所说明的3D存储器件的横截面图。
图8A说明了根据本公开内容的一些实施例的制造过程的另一个阶段处的3D存储器件的横截面图。
图8B说明了根据本公开内容的一些实施例的沿E-F方向的图8A中所说明的3D存储器件的横截面图。
图8C说明了根据本公开内容的一些实施例的沿C-D方向的图8A中所说明的3D存储器件的横截面图。
图9说明了根据本公开内容的一些实施例的用于使用支撑结构形成3D存储器件的一种示例性制造过程的流程图。
将参考附图描述本公开内容的实施例。
具体实施方式
尽管讨论了具体的配置和布置，但应当理解这仅是出于说明的目的被完成的。相关领域的技术人员应当认识到，可以使用其它的配置和布置，而不脱离本公开内容的精神和范围。对于相关领域的技术人员应当显而易见，还可以在许多其它的应用中使用本公开内容。
应当指出，本说明书中的对“一个实施例”、“一实施例”、“一个示例实施例”、“一些实施例”等的引用指示所描述的实施例可以包括一个具体的特征、结构或者特性，但每个实施例可以不必然地包括该具体的特征、结构或者特性。此外，这样的短语不必然地指同一个实施例。进一步地，在结合一个实施例描述一个具体的特征、结构或者特性时，相关领域的技术人员应当知道结合其它的实施例影响这样的特征、结构或者特性，不论是否明确地作出了描述。
概括地说，可以至少部分地根据在上下文中的使用来理解术语。例如，至少部分地取决于上下文，如本文中使用的术语“一个或多个”可以被用于描述任何单数意义上的特征、结构或者特性，或者可以被用于描述复数意义上的特征、结构或者特性的组合。类似地，至少部分地取决于上下文，诸如是“一”、“一个”或者“那个”这样的术语再次可以被理解为传达单数用法或者传达复数用法。另外，再次至少部分地取决于上下文，术语“基于”可以被理解为不必然地旨在传达因素的排他的集合，而作为代替，可以允许存在并非必然地被明确描述的额外的因素。
如本文中使用的，术语“标称的/标称地”指在产品或者过程的设计阶段期间设置的用于部件或者过程操作的特性或者参数的期望或者目标值，以及期望值以上和/或以下的值的范围。值的范围可以是由于制造过程中的少量变化或者公差引起的。如本文中使用的，术语“大约”指示可以基于与主题半导体器件相关联的具体的技术节点改变的给定的量的值。基于该具体的技术节点，术语“大约”可以指示在例如值的10-30％(例如，值的±10％、±20％或者±30％)内改变的给定的量的值。
如本文中使用的，阶梯结构指表面的集合，表面的集合包括至少两个横向表面(例如，沿x-y平面)和至少两个(例如，第一和第二)纵向表面(例如，沿z轴)以使得每个横向表面与从该横向表面的第一边缘向上延伸的第一纵向表面邻接，并且与从该横向表面的第二边缘向下延伸的第二纵向表面邻接。“台阶”或者“阶梯”指邻接的表面的集合的高度的纵向移位。在本公开内容中，术语“阶梯”和术语“台阶”指阶梯结构的一级，并且被可互换地使用。在本公开内容中，横向可以指与衬底(例如，提供用于在其上形成结构的制造平台的衬底)的顶面平行的方向(例如，x轴或者y轴)，并且纵向可以指与结构的顶面垂直的方向(例如，z轴)。
被广泛地用在各种电子产品中的NAND闪存器件是具有低功耗和良好性能的非易失性、轻量级存储器。当前，平面NAND闪存器件已经到达其存储限制。为了进一步提高存储容量和减少每比特的存储成本，已经提出3D NAND存储器件。用于形成现有的3D NAND存储器件的过程通常包括以下操作。首先，在衬底上形成多个交织的牺牲层和绝缘层的堆叠层结构。形成在堆叠层结构中延伸的沟道孔。对沟道孔的底部进行蚀刻以在衬底中形成凹陷。通过有选择的外延生长在沟道孔的底部形成外延部分。在沟道孔中形成被导电地连接到外延部分的半导体沟道。可以移除并且用导体层代替牺牲层。导体层充当3D NAND存储器件中的字线。
现有的3D NAND存储器件通常包括多个存储块。相邻的存储块通常被GLS隔开，其中，在GLS中形成阵列共源极(ACS)。在用于形成现有的3D NAND存储器件的制造方法中，GLS的特征大小易受波动的影响，潜在地影响3D NAND存储器件的性能。
本公开内容提供通过在缝隙结构(例如，GLS)的制造中使用支撑结构形成的3D存储器件(例如，3D NAND存储器件)和用于形成3D存储器件的方法。在3D存储器件的制造期间，在堆叠层结构上形成支撑结构。支撑结构具有将堆叠层结构划分成多个存储块部分(例如，在其中形成存储器存储块的堆叠层结构中的区域)的多个第一开口。支撑结构还包括在第一开口的全部两侧处与支撑结构的部分接触(即，连接)的多个连接部分。支撑结构可以被用作用于形成缝隙结构的蚀刻掩模。在对堆叠层结构进行蚀刻以形成缝隙结构期间，支撑结构可以为堆叠层结构的存储块部分提供支撑，以减少缝隙结构的变形。可以在形成被形成在缝隙结构中的源极结构(例如，ACS)之前或者之后移除支撑结构。用于移除支撑结构的时序对形成源极结构几乎没有影响或者没有任何影响。在一些实施例中，在形成源极结构之后移除支撑结构以便在形成源极结构期间为3D存储器件提供支撑。为了进一步减少缝隙结构对变形的易感性，在一些实施例中，例如位于存储块部分中并且被缝隙结构暴露的导体层经历凹陷蚀刻以形成导体层上的多个凹陷部分和绝缘层上的多个凸出部分。缝隙结构中的导体层与相邻的绝缘层之间的偏移可以改进源极结构(或者源极结构的绝缘结构)与缝隙结构(或者缝隙结构的侧壁)之间的键合/粘附，提升缝隙结构和源极结构的结构稳定性。3D存储器件因此是较不易受制造过程期间的变形或者破坏的影响的。通过应用本公开内容的结构和方法，可以在形成缝隙结构和源极触点期间通过支撑结构连接相邻的存储块部分；3D存储器件因此是较不可能在制造过程器件变形的。缝隙结构的特征大小较不易受波动的影响。
图1A说明了根据一些实施例的一个示例性3D存储器件150。图1B说明了沿A-B方向的图1A中所示的3D存储器件150的横截面图。图1C说明了沿C-D方向的图1A中所示的3D存储器件150的横截面图。
如图1A-1C中所示，3D存储器件150可以包括衬底100和衬底100之上的堆叠层结构111。3D存储器件150可以还包括沿y方向对准的将3D存储器件150的存储区域(例如，在其处形成存储单元的3D存储器件150中的区域)划分成沿y方向平行地布置的多个存储块部分160的一个或多个源极结构140。可以在形成存储器存储块的每个存储块部分160中形成存储单元。在每个存储块部分160中，堆叠层结构111可以包括交织在衬底100上的缓冲氧化物层101之上的多个导体层和多个绝缘层104。在一些实施例中，多个导体层可以包括具有多个顶部选择导体层的顶部导体层134、具有多个底部选择导体层的底部导体层132和位于顶部导体层134与底部导体层132之间的控制导体层123。顶部导体层134可以充当顶部选择栅电极，并且底部导体层132可以充当底部选择栅电极。3D存储器件150可以包括位于衬底100与底部导体层132之间的缓冲氧化物层101。
3D存储器件150可以还包括覆盖堆叠层结构111的介电质覆盖层115。在每个存储块部分160中，3D存储器件150可以包括沿纵向(例如，z方向)从介电质覆盖层115的顶面延伸到衬底100中的多个沟道结构120。每个沟道结构120可以包括位于底部部分处的外延部分107、位于顶部部分处的漏极结构110和位于外延部分107与漏极结构110之间的半导体沟道119。半导体沟道119可以包括存储薄膜109、半导体层108和介电质核106。外延部分107可以与衬底100接触并且导电地连接，以及，半导体沟道119可以与漏极结构110和外延部分107接触并且导电地连接。可以由半导体沟道119和控制导体层123形成多个存储单元。堆叠层结构111也可以被称为存储堆叠层。
3D存储器件150可以包括位于存储块部分之间的在纵向上沿z方向并且在横向上沿x方向延伸的至少一个源极结构140。每个源极结构140可以被形成在相应的缝隙结构中，并且可以从3D存储器件150的顶面(例如，介电质层覆盖115的顶面)贯穿堆叠层结构111地延伸，并且形成与衬底100的触点。源极结构140可以包括绝缘结构142和绝缘结构142中的源极触点141。源极触点141可以与衬底100接触，并且可以通过相应的绝缘结构142与相邻的存储块部分160中的导体层(例如，134、132和123)绝缘。在一些实施例中，缝隙结构的侧壁上的导体层(例如，134、132和123)可以各自形成凹陷部分，例如，形成与相邻的绝缘层104的偏移。相应地，绝缘层104可以各自形成缝隙结构的侧壁上的凸出部分。在一些实施例中，在沿x方向的一个或多个位置处，缝隙结构的直径D从缝隙结构的顶面向缝隙结构的较低位置(例如，中间位置)增大，并且源极触点141的直径d从源极结构140的顶面向源极结构140/源极触点141的较低部分(例如，中间部分)增大。3D存储器件150中的每个结构的细节被描述如下。
衬底100可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘层上有硅(SOI)、绝缘层上有锗(GOI)或者任何其它合适的材料。在一些实施例中，衬底100是薄化衬底(例如，半导体层)，薄化衬底是通过磨削、蚀刻、化学机械抛光(CMP)或者其任意组合薄化的。在一些实施例中，衬底100包括硅。
沟道结构120可以在每个存储块部分160中形成一个阵列，并且可以各自在纵向上延伸到衬底100以上。沟道结构120可以贯穿多个各自包括导体层(例如，123、134或者132)和绝缘层104的对(在本文中被称为“导体/绝缘层对”)地延伸。至少在沿横向的一边(例如，x方向和/或y方向)上，堆叠层结构111可以包括阶梯结构。堆叠层结构111中的导体/绝缘层对的数量(例如，32、64、96或者128)确定3D存储器件150中的存储单元的数量。在一些实施例中，在存储块部分160中沿纵向交替地布置堆叠层结构111中的导体层(例如，123、132和134)和绝缘层104。导体层(例如，123、132和134)可以包括导体材料，这样的材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或者其任意组合。绝缘层104可以包括介电质材料，这样的材料包括但不限于二氧化硅、氮化硅、氮氧化硅或者其任意组合。在一些实施例中，缓冲氧化物层101和介电质覆盖层115各自包括诸如是二氧化硅这样的介电质材料。在一些实施例中，顶部导体层134包括多个充当顶部选择栅电极的顶部选择导体层。控制导体层123可以充当选择栅电极，并且与相交的沟道结构120形成存储单元。在一些实施例中，底部导体层132包括多个充当底部选择栅电极的底部选择导体层。顶部选择栅电极和底部选择栅电极可以分别被施加以期望的电压以选择期望的块/指/页存储区。
如图1B和1C中所示，沟道结构120可以包括在纵向上贯穿堆叠层结构111地延伸的半导体沟道119。半导体沟道119可以包括被填满了沟道形成结构(例如，半导体材料(例如，作为半导体层108)和介电质材料(例如，作为存储薄膜109))的沟道孔。在一些实施例中，半导体层108包括硅(诸如，非晶硅、多晶硅或者单晶硅)。在一些实施例中，存储薄膜109是包括隧穿层、存储层(也被称为“电荷捕捉层”)和阻隔层的复合层。半导体沟道119的沟道孔的剩余空间可以被部分地或者全部地填充以介电质核106，所述介电质核106包括介电质材料(诸如，二氧化硅)。半导体沟道119可以具有圆柱形(例如，立柱形)。根据一些实施例，在径向上从立柱的中心向外表面按照该次序布置介电质核106、半导体层108、隧穿层、存储层和阻隔层。隧穿层可以包括二氧化硅、氮氧化硅或者其任意组合。存储层可以包括氮化硅、氮氧化硅、硅或者其任意组合。阻隔层可以包括二氧化硅、氮氧化硅、高介电常数(高k)介电质或者其任意组合。在一个示例中，存储层可以包括二氧化硅/氮氧化硅(或者氮化硅)/二氧化硅(ONO)的复合层。
在一些实施例中，沟道结构120进一步包括位于沟道结构120的较低部分(例如，底部的下端处)中的外延部分107(例如，半导体插塞)。如本文中使用的，在衬底100被放置在3D存储器件150的最低的平面中时，元件(例如，沟道结构120)的“上端”是在纵向上更远离衬底100的端，并且元件(例如，沟道结构120)的“下端”是在纵向上更靠近衬底100的端。外延部分107可以包括从衬底100开始在任何合适的方向上外延地生长的半导体材料(诸如，硅)。应当理解，在一些实施例中，外延部分107包括单晶硅——与衬底100相同的材料。换句话说，外延部分107可以包括从衬底100开始生长的被外延地生长的半导体层。外延部分107还可以包括与衬底100不同的材料。在一些实施例中，外延部分107包括硅、锗和硅锗中的至少一项。在一些实施例中，外延部分107的部分位于衬底100的顶面以上，并且与半导体沟道119接触。外延部分107可以被导电地连接到半导体沟道119。在一些实施例中，外延部分107的顶面被放置在底部绝缘层104(例如，位于堆叠层结构111的底部处的绝缘层)的顶面与底面之间。
在一些实施例中，沟道结构120进一步包括位于沟道结构120的较高部分(例如，上端处)中的漏极结构110(例如，沟道插塞)。漏极结构110可以与半导体沟道119的上端接触，并且可以被导电地连接到半导体沟道119。漏极结构110可以包括半导体材料(例如，多晶硅)或者导体材料(例如，金属)。在一些实施例中，漏极结构包括被填满了作为粘附层的Ti/TiN或者Ta/TaN和作为导体材料的钨的开口。通过在制造3D存储器件150期间覆盖半导体沟道119的上端，漏极结构110可以充当用于防止对被填充在半导体沟道119中的介电质(诸如，二氧化硅和氮化硅)的蚀刻的蚀刻停止层。
在一些实施例中，源极结构140包括位于绝缘结构142中、在横向上沿x方向延伸的源极触点141。源极触点141可以与衬底100接触并且形成与衬底100的导电的连接以便对存储单元施加源极电压。在一些实施例中，源极触点141包括多晶硅、硅化物、锗、硅锗、铜、铝、钴和钨中的一项或多项。在一些实施例中，绝缘结构142包括二氧化硅、氮化硅和氮氧化硅中的一项或多项。
每个源极结构140可以被形成在沿与源极结构140沿其延伸的方向相同的纵向和横向方向延伸的相应的缝隙结构中。在一些实施例中，缝隙结构的侧壁可以包括多个凸出部分和多个凹陷部分。每个凸出部分可以被夹在两个相邻的凹陷部分中间，并且反之亦然。可以在绝缘层104上形成凸出部分。可以在导体层(例如，134、132和123)上形成凹陷部分。在缝隙结构的侧壁上的凸出部分(或者绝缘层104)与相邻的凹陷部分(或者导体层(132、134或者123)之间形成偏移。绝缘结构142可以与凸出部分和/或凹陷部分接触。在一些实施例中，绝缘结构142与凸出部分和凹陷部分两者接触。
沿其在之上延伸的横向方向(例如，x方向)，缝隙结构和/或源极结构140的宽度可以改变。图1B说明了沿A-B方向的源极结构140和周围的结构的横截面图。图1C说明了沿C-D方向的源极结构140和周围的结构的横截面图。A-B方向可以是位于第一位置处的，并且图1B说明了栅极结构140在第一位置处沿x方向的横截面图。C-D方向可以是位于第二位置处的，并且图1C说明了源极结构140在第二位置处沿x方向的横截面图。在第一位置处，源极结构140(或者缝隙结构)沿y方向的宽度D可以从源极结构(或者缝隙结构)的顶部到源极结构140(或者缝隙结构)的底部地增大。在一些实施例中，源极触点141沿y方向的宽度d可以从源极触点141的顶部到源极触点141的底部地增大。在第二位置处，源极结构140(或者缝隙结构)沿y方向的宽度可以从源极结构(或者缝隙结构)的顶部到源极结构140(或者缝隙结构)的底部地减小。在一些实施例中，源极结构140沿y方向的宽度D可以从源极结构140的顶部到源极结构140的底部地减小，并且源极触点141的宽度d可以从源极触点141的顶部到源极触点141的底部地减小。可以通过在制造缝隙结构和源极结构140期间使用支撑结构引起缝隙结构、源极结构140和/或源极触点141的宽度的改变。在一些实施例中，为了形成缝隙结构，可以不沿y方向完全移除在制造过程期间被支撑结构覆盖的介电质覆盖层115的部分。相应地，对位于介电质覆盖层115之下的堆叠层结构111的部分的移除可以从缝隙结构的顶部向缝隙结构的底部增大(例如，被更完全地移除)，形成具有向衬底100增大的沿z方向的宽度的缝隙结构。
沿x方向，在支撑结构的覆盖之下被形成的缝隙结构的距离范围可以被称为第一距离范围R1，并且不具有支撑结构的覆盖地被形成的缝隙结构的距离范围可以被称为第二距离范围R2。在一些实施例中，一个缝隙结构沿x方向沿至少一个第一距离范围R1和至少一个第二距离范围R2延伸。在一些实施例中，在第一距离范围R1中，沿y方向的缝隙结构的宽度从缝隙结构的顶部到缝隙结构的至少中间部分地增大，并且源极触点141的宽度d从源极触点141的顶面到源极触点141的至少中间部分地增大。在一些实施例中，在第二距离范围R2中，沿y方向的缝隙结构的宽度从缝隙结构的顶面到缝隙结构的中间部分地减小，并且源极触点141的宽度d从源极触点141的顶部到源极触点141的中间部分地减小。如图1A中所示，缝隙结构的边界可以具有弓形，例如，在第一距离范围R1中沿x-y平面向内延伸，而在第二距离范围R2中并行地延伸。在一些实施例中，不同的缝隙结构中的第一距离范围R1可以是沿y方向对准的，并且不同的缝隙结构中的第二距离范围R2可以是沿y方向对准的。
在一些实施例中，源极触点的宽度d和源极结构140或者缝隙结构的宽度D可以各自是沿z方向标称地统一的。即，在制造3D存储器件150期间使用支撑结构可以对缝隙结构和/或源极触点141的尺寸几乎没有影响或者没有任何影响。是否存在源极结构140、缝隙结构和源极触点141的宽度的显著的变化不应当受限于本公开内容的实施例。
3D存储器件150可以是单片3D存储器件的部分。术语“单片”表示3D存储器件的元件(例如，外围器件和存储阵列器件)是在单个衬底上被形成的。对于单片3D存储器件，由于外围器件处理和存储阵列器件处理的卷绕，制造遭遇额外的限制。例如，存储阵列器件(例如，NAND沟道结构)的制造受限于与已经或者将要在同一个衬底上被形成的外围器件相关联的热预算。
替换地，3D存储器件150可以是非单片3D存储器件的部分，其中，可以在不同的衬底上单独地形成并且然后例如以面对面的方式键合元件(例如，外围器件和存储阵列器件)。在一些实施例中，存储阵列器件衬底(例如，衬底100)仍然作为被键合的非单片3D存储器件的衬底，并且外围器件(例如，包括诸如是页缓冲器、解码器和锁存器这样的任何合适的被用于促进3D存储器件150的操作的数字、模拟和/或混合信号外围电路；未示出)被翻转并且朝下面向存储阵列器件(例如，NAND存储串)以便进行混合键合。应当理解，在一些实施例中，存储阵列器件衬底(例如，衬底100)被翻转并且朝向面向外围器件(未示出)以便进行混合键合，以使得在被键合的非单片3D存储器件中，存储阵列器件位于外围器件之上。存储阵列器件衬底(例如，衬底100)可以是薄化衬底(其不是被键合的非单片3D存储器件的衬底)，并且可以在薄化存储阵列器件衬底的背侧上形成非单片3D存储器件的后段制程(BEOL)互连。
图2-8说明了根据一些实施例的用于形成3D存储器件150的制造过程，以及图9说明了该制造过程的流程图900。
在过程的起始处，在堆叠层结构上形成支撑结构(操作902)。堆叠层结构包括交织的多个初始绝缘层和多个初始牺牲层。支撑结构包括沿横向被对准并且暴露堆叠层结构的多个支撑开口。支撑结构还包括各自位于相邻的支撑开口之间并且与相邻的支撑开口接触的至少一个连接部分。图2-3说明了相对应的结构250和300。
如图2A-2B和3A-3D中所示，在衬底100上形成具有交织的初始绝缘层104i和初始牺牲层103i的绝缘堆叠层的堆叠层结构111。初始牺牲层103i可以被用于随后形成导体层123、132和134。初始绝缘层104i可以被用于随后形成绝缘层104。在一些实施例中，堆叠层结构111包括位于初始牺牲层103i和初始绝缘层104i之上的介电质覆盖层115。
堆叠层结构111可以具有沿x方向和/或y方向的阶梯结构(未在图中示出)。可以通过使用蚀刻掩模(例如，位于材料堆叠层之上的图案化PR层)重复地蚀刻包括多个交织的牺牲材料层和绝缘材料层的材料堆叠层来形成阶梯结构。可以通过在缓冲氧化物层101上交替地沉积牺牲材料的层和绝缘材料的层直到达到期望的层数来形成交织的牺牲材料层和绝缘材料层。在一些实施例中，牺牲材料层被沉积在缓冲氧化物层101上，以及，绝缘材料层被沉积在牺牲材料层上，如此等等。牺牲材料层和绝缘材料层可以具有相同的或者不同的厚度。在一些实施例中，牺牲材料层和底层的绝缘材料层被称为介电质对。在一些实施例中，一个或多个介电质对可以形成一个级别/阶梯。在形成阶梯结构期间，PR层被修剪(例如，被递增地并且从材料堆叠层的边缘开始向内地(通常从全部方向上)蚀刻)，并且被用作用于蚀刻材料堆叠层的被暴露的部分的蚀刻掩模。被修剪的PR的量可以是与阶梯的尺寸直接相关的(例如，决定性的)。可以使用合适的蚀刻(例如，诸如是湿式蚀刻这样的等向性干式蚀刻)获得对PR层的修剪。为了形成阶梯结构，可以相继地形成和修剪一个或多个PR层。在修剪PR层之后，可以使用合适的蚀刻剂对每个介电质对进行蚀刻，以移除牺牲材料层和底层的绝缘材料层两者的部分。经蚀刻的牺牲材料层和绝缘材料层可以形成初始牺牲层103i和初始绝缘层104i。然后可以移除PR层。
绝缘材料层和牺牲材料层在随后的栅替换过程期间可以具有不同的蚀刻选择性。在一些实施例中，绝缘材料层和牺牲材料层包括不同的材料。在一些实施例中，绝缘材料层包括二氧化硅，并且对绝缘材料层进行的沉积包括化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)和溅镀中的一项或多项。在一些实施例中，牺牲材料层包括氮化硅，并且对绝缘材料层进行的沉积包括CVD、PVD、ALD和溅镀中的一项或多项。在一些实施例中，对牺牲材料层和绝缘材料层进行的蚀刻包括一个或多个合适的非等向性蚀刻过程(例如，干式蚀刻)。
可以在堆叠层结构111中形成多个沟道结构120。可以形成在纵向上贯穿堆叠层结构111地延伸的多个沟道孔。在一些实施例中，贯穿交织的初始牺牲层103i和初始绝缘层104i地形成多个沟道孔。可以通过使用诸如是图案化PR层这样的蚀刻掩模执行非等向性蚀刻过程以便移除堆叠层结构111的部分并且暴露衬底100来形成多个沟道孔。在一些实施例中，在每个存储块部分160中形成多个沟道孔。可以通过在衬底100之上形成沟道孔的同一个蚀刻过程和/或通过单独的凹陷蚀刻过程在每个沟道孔的底部形成凹陷区域以暴露衬底100的顶部部分。在一些实施例中，在每个沟道孔的底部(例如，在凹陷区域上)形成半导体插塞。可以通过外延生长过程和/或沉积过程形成半导体插塞。在一些实施例中，半导体插塞是通过外延生长被形成的，并且被称为外延部分107。可选地，可以执行凹陷蚀刻过程(例如，干式蚀刻和/或湿式蚀刻)以移除沟道孔的侧壁上的过多的半导体材料和/或将外延部分107的顶面控制在期望的位置处。在一些实施例中，外延部分107的顶面被放置在底部初始绝缘层104i的顶面和底面之间。
在一些实施例中，通过执行合适的蚀刻过程(例如，非等向性蚀刻过程(例如，干式蚀刻)和/或等向性蚀刻过程(湿式蚀刻))形成沟道孔。在一些实施例中，外延部分107包括单晶硅，并且是通过从衬底100开始的外延的生长被形成的。在一些实施例中，外延部分107包括由沉积过程形成的多晶硅。外延生长的外延部分107的形成可以包括但不限于气相外延(VPE)、液相外延(LPE)、分子束外延(MPE)或者其任意组合。外延部分107的形成可以包括但不限于通过CVD、PVD和/或ALD。
在一些实施例中，半导体沟道119在沟道孔中的外延部分107上被形成并且与沟道孔中的外延部分107接触。半导体沟道可以包括沟道形成结构，沟道形成结构具有存储薄膜109(例如，包括阻隔层、存储层和隧穿层)、在外延部分107之上被形成并且与外延部分107连接的半导体层108和填满沟道孔的剩余部分的介电质核106。在一些实施例中，首先沉积存储薄膜109以覆盖沟道孔的侧壁和外延部分107的顶面，以及然后在存储薄膜109上和外延部分107之上沉积半导体层108。可以随后使用一个或多个薄膜沉积过程(诸如，ALD、CVD、PVD、任何其它合适的过程或者其任意组合)按照该次序沉积阻隔层、存储层和隧穿层以形成存储薄膜109。然后可以使用一个或多个薄膜沉积过程(诸如，ALD、CVD、PVD、任何其它合适的过程或者其任意组合)在隧穿层上沉积半导体层108。在一些实施例中，通过在沉积半导体层108之后沉积诸如是二氧化硅这样的介电质材料在沟道孔的剩余空间中填充介电质核106。
在一些实施例中，在每个沟道孔的上部部分中形成漏极结构110。在一些实施例中，可以通过CMP、磨削、湿式蚀刻和/或干式蚀刻移除位于堆叠层结构111的顶面上和每个沟道孔的上部部分中的存储薄膜109、半导体层108和介电质和106的部分以在沟道孔的上部部分中形成凹陷，以使得半导体沟道的顶面可以是位于介电质覆盖层115的顶面和底面之间的。然后可以通过经由一个或多个薄膜沉积过程(诸如，CVD、PVD、ALD、电镀、无电镀或者其任意组合)向凹陷中沉积导电材料(诸如，金属)来形成漏极结构110。因此形成沟道结构120。可以随后通过半导体沟道119和控制导体层123的交叉形成多个存储单元。可选地，执行平坦化过程(例如，干式/湿式蚀刻和/或CMP)以移除堆叠层结构111的顶面上的任何过多的材料。
如图2A和2B中所示，可以在堆叠层结构111上形成支撑层116i。支撑层116i可以包括与初始牺牲层103i和初始绝缘层104i不同的材料。在一些实施例中，支撑层116i包括多晶硅、硅锗和碳化硅中的一项或多项。可以通过CVD、PVD、ALD和/或溅镀形成支撑层116i。在一些实施例中，支撑层116i包括多晶硅，并且是通过CVD被形成的。在一些实施例中，支撑层116i包括与初始绝缘层104i相同的材料。支撑层116i可以包括单层结构或者多层结构。例如，支撑层116i可以在多层结构中包括多于一种材料。在一些实施例中，在堆叠层结构111的顶面(例如，介电质覆盖层115的顶面)上形成多个凹坑(例如，凹陷区域)。支撑层116i的形成可以用支撑层116i的材料填充凹坑，提高支撑层116i与堆叠层结构111之间的键合。在随后对缝隙结构的形成中，(例如，基于支撑层116i被形成的)支撑结构可以更有效地支撑3D存储器件，提升3D存储器件的结构稳定性。可以通过任何合适的方法(诸如，湿式蚀刻)形成凹坑。
可以在支撑层116i上形成图案化掩模层117。图案化掩模层117可以包括图案化光刻胶层，图案化光刻胶层是通过在支撑层116i上的一层光刻胶层上旋转并且利用光刻过程使其图案化来形成的。图案化掩模层117可以包括沿x方向对准的多个掩模开口201，并且至少一个掩模部分202与相邻的掩模开口201接触(例如，连接)。掩模开口201可以暴露支撑层116i，并且掩模部分202可以覆盖支撑层116i的部分。掩模开口201的面积和位置可以与随后在制造过程中被形成的支撑开口的面积和位置相对应，并且掩模部分202的面积和位置可以与随后在制造过程中被形成的连接部分的面积和位置相对应。沿x方向对准的掩模开口201和掩模部分202可以形成掩模图案200，掩模图案200与随后在制造过程中被形成的缝隙结构的面积和位置相对应。在一些实施例中，可以形成沿x方向延伸并且沿y方向被平行地布置的多个掩模图案200。
如图3A-3D中所示，图案化掩模层117可以被用作用于移除支撑层116i的部分并且暴露堆叠层结构111的蚀刻掩模。可以形成具有多个支撑开口203和至少一个连接部分204的支撑结构116。每个连接部分204可以覆盖堆叠层结构111的一个部分(例如，覆盖介电质覆盖层115的顶面的一个部分)。一个或多个支撑开口203可以是沿x方向对准的，并且至少一个连接部分204可以各自与相邻的支撑开口203接触(例如，连接)。沿x方向对准的支撑开口203和连接部分204可以形成支撑图案205，支撑图案205与随后被形成的缝隙结构的位置和面积相对应。可选地，在形成支撑开口203和连接部分204之后移除图案化掩模层117。可以执行合适的蚀刻过程(例如，干式和/或湿式蚀刻)以形成支撑图案205。在一些实施例中，每个支撑图案205包括至少两个支撑开口203和至少一个连接部分204。在一些实施例中，结构300包括沿y方向被平行地布置的至少两个支撑图案205。每个支撑图案205中的支撑开口203和连接部分204的数量应当基于设计和制造过程(例如，存储区域的面积和/或缝隙结构的长度)来确定，而不应当受本公开内容的实施例的限制。在一些实施例中，位于相邻的支撑图案205之间的支撑结构116的支撑部分220可以与随后被形成的存储块部分160的位置和面积相对应。在一些实施例中，不同的支撑图案205的连接部分204可以是沿y方向对准的。回头参考图1A，连接部分204可以被形成在第一距离范围R1中(或者可以覆盖第一距离范围R1)，以及，支撑开口203可以被形成在第二距离范围R2中(或者可以覆盖第二距离范围R2)。
回头参考图9，在形成支撑结构之后，支撑结构被用作用于移除堆叠层结构的部分并且形成位于堆叠层结构中的多个第一开口和位于连接部分之下的至少一个堆叠层部分的蚀刻掩模(操作904)。图4A-4C说明了相对应的结构400。
如图4A-4C中所示，支撑结构116可以被用作用于移除被支撑开口203暴露的堆叠层结构111的部分以暴露衬底100，在堆叠层结构111中形成多个第一开口207的蚀刻掩模。还可以在每个连接部分204之下形成堆叠层部分207-0。至少两个第一开口207可以是沿x方向对准的，并且在纵向和横向上在堆叠层结构111中延伸。连接部分204可以与相邻的第一开口207接触(例如，连接)。在一些实施例中，也可以对介电质覆盖层115和缓冲氧化物层101进行图案化以在堆叠层部分207-0中形成介电质覆盖部分115-0和缓冲氧化物部分101-0。回头参考图1A，堆叠层部分207-0可以被形成在第一距离范围R1中(或者可以覆盖第一距离范围R1)，以及，第一开口207可以被形成在第二距离范围R2中(或者可以覆盖第二距离范围R2)。
堆叠层部分207-0可以包括堆叠在衬底100(或者缓冲氧化物部分101-0)与连接部分204(或者介电质覆盖部分115-0)之间的交织的多个牺牲部分103-0和多个绝缘部分104-0。可以通过移除被支撑开口203暴露的初始牺牲层103i和初始绝缘层104i的部分来形成牺牲部分103-0和绝缘部分104-0。被第一开口207隔开的初始牺牲层103i和初始绝缘层104i的剩余部分可以分别形成牺牲层103和绝缘层104。在一些实施例中，每个牺牲部分103-0可以与相邻的牺牲层103接触，并且每个绝缘部分104-0可以与相邻的绝缘层104接触。在一些实施例中，执行非等向性蚀刻过程(例如，干式蚀刻)以形成第一开口207。非等向性蚀刻过程的蚀刻剂可以有选择地蚀刻支撑结构116上的初始牺牲层103i、初始绝缘层104i、介电质覆盖层115和缓冲氧化物层101。例如，干式蚀刻可以包括等离子蚀刻过程，并且蚀刻剂可以包括含氟气体。
回头参考图9，在形成第一开口和堆叠层部分之后，移除堆叠层部分以形成与相邻的第一开口接触的至少一个第二开口和形成至少一个初始缝隙结构和多个存储块部分(操作906)。图5A-5C和6A-6C说明了相对应的结构500和600。
如图5A-5C和6A-6C中所示，可以分别移除堆叠层部分207-0中的牺牲部分103-0和绝缘部分104-0。在一些实施例中，还例如连同绝缘部分104-0一起移除介电质覆盖部分115-0和缓冲氧化物部分101-0。可以在每个连接部分204之下形成第二开口208(例如，在图6A中被说明)。第二开口208可以与相邻的第一开口207接触(例如，连接)以形成初始缝隙结构209。在一些实施例中，初始缝隙结构209在横向上沿x方向并且在纵向上贯穿堆叠层结构111地延伸。位于相邻的初始缝隙结构209之间的堆叠层结构111的部分形成存储块部分160。在一些实施例中，形成多于一个初始缝隙结构209和多个存储块部分160。可以通过多于一个初始缝隙结构209使多个存储块部分160与彼此断开。每个存储块部分160可以包括交织的多个牺牲层103和多个绝缘层104。
移除堆叠层部分207-0中的牺牲部分103-0和绝缘部分104-0的次序可以是取决于制造过程(例如，在蚀刻操作中使用的蚀刻剂的次序和类型)的，而不应当受本公开内容的实施例的限制。图5和6说明了其中在移除绝缘部分104-0之前移除牺牲部分103-0的一个示例。在一些实施例中，在移除牺牲部分103-0之前移除绝缘部分104-0。在一些实施例中，例如使用同一个蚀刻过程一起移除绝缘部分104-0和牺牲部分103-0。
如图5A-5C中所示，首先移除牺牲部分103-0。在一些实施例中，执行合适的等向性蚀刻过程以移除牺牲部分103-0。蚀刻剂可以有选择地蚀刻绝缘部分104-0上的牺牲部分103-0。在一些实施例中，牺牲部分103-0包括氮化硅，并且等向性蚀刻过程包括使用磷酸作为蚀刻剂的湿式蚀刻。
如图6A-6C中所示，在移除牺牲部分103-0之后，可以执行另一个等向性蚀刻过程以移除绝缘部分104-0。可以移除堆叠层部分207-0以形成第二开口208。可以将沿x方向对准的第一开口207和第二开口208连接到彼此以形成初始缝隙结构209。该另一个等向性蚀刻过程的蚀刻剂可以有选择地蚀刻牺牲部分103-0上的绝缘部分104-0。在一些实施例中，绝缘部分104-0包括二氧化硅，并且该另一个等向性蚀刻过程包括使用氢氟酸作为蚀刻剂的湿式蚀刻过程。
如图5B和6B中所示，沿C-D方向(例如，在沿x方向的第二位置处)，对牺牲部分103-0和绝缘部分104-0作出的移除可以分别移除与第一开口207接触的存储块部分160的牺牲层103和绝缘层104的部分。例如，如图5B中所示，对牺牲部分103-0作出的移除可以使与第一开口207接触的牺牲层103经历凹陷蚀刻，在牺牲层103上形成凹陷部分。如图6B中所示，对绝缘部分104-0作出的移除可以使与第一开口207接触的绝缘层104经历凹陷蚀刻，在绝缘层104上形成凹陷部分。经蚀刻的牺牲层103和绝缘层104(例如，还有经蚀刻的介电质覆盖层115和经蚀刻的缓冲氧化物层101)可以使第一开口207(或者初始缝隙结构209)的宽度变宽。在一些实施例中，通过对牺牲部分103-0和绝缘部分104-0作出的蚀刻被移除的牺牲层103和绝缘层104的部分可以是可忽略的。
如图5C和6C中所示，沿A-B方向(例如，在沿x方向的第一位置处)，由于连接部分204的覆盖，对介电质覆盖部分115-0、牺牲部分103-0和绝缘部分104-0作出的移除在初始缝隙结构209的顶部部分处可能不像在初始缝隙结构209的较低部分(例如，中间部分)处那样完整。对介电质覆盖部分115-0、牺牲部分103-0和绝缘部分104-0作出的不完整的移除可以使初始缝隙结构209的宽度D0小于在不使用任何支撑结构116时的宽度D0。例如，宽度D0可以从初始缝隙结构209的顶部部分到较低部分地逐渐增大。例如，宽度D0可以在初始缝隙结构209的顶面处是最小的，并且可以向初始缝隙结构的较低部分增大。较低部分可以是位于初始缝隙结构209的顶面与衬底100之间的初始缝隙结构209的任意位置。在一些实施例中，初始缝隙结构209的中间部分近似是沿z方向的初始缝隙结构209的中间位置。在一些实施例中，第二位置处的沿z方向的D0的改变是可忽略的。
回头参考图9，在形成初始缝隙结构之后，利用导体材料移除牺牲层以在每个存储块部分中形成多个导体层(操作908)。沿每个初始缝隙结构的侧壁在每个导体层上形成凹陷部分，形成至少一个缝隙结构(操作910)。在每个缝隙结构中形成一个源极结构(操作912)。图7A-7C和图8A-8C说明了相对应的结构700和800。
如图7A-7C中所示，可以贯穿初始缝隙结构209地移除每个存储块部分160中的牺牲层103以形成各自位于一对相邻的绝缘层104之间的多个横向凹陷。可以沉积合适的导体材料以填满横向凹陷，在每个存储块部分160中形成多个导体层(例如，123、134和132)。控制导体层123可以与半导体沟道119相交，并且在每个存储块部分160中形成多个存储单元，这多个存储单元形成存储块。在一些实施例中，通过移除存储块部分160中的顶部牺牲层103形成的横向凹陷可以被填充以导体材料，以形成顶部导体层134，并且通过移除存储块部分160中的底部牺牲层103形成的横向凹陷可以被填充以导体材料，以形成底部导体层132。在一些实施例中，通过移除位于顶部和底部牺牲层103之间的牺牲层103形成的横向凹陷可以被填充以导体材料以形成多个控制导体层123。
可以执行合适的等向性蚀刻过程(例如，湿式蚀刻)以移除牺牲层103并且形成多个横向凹陷。导体材料可以包括钨、铝、铜、钴、硅化物和多晶硅中的一项或多项。可以执行合适的沉积过程(诸如，CVD、PVD、ALD和/或溅镀)以将导体材料沉积到横向凹陷中以形成导体层(例如，123、132和134)。
如图8A-8C中所示，可以执行凹陷蚀刻以有选择地移除被初始缝隙结构209的侧壁暴露的每个导体层(例如，123、134和132)的部分，以在每个导体层(例如，123、134和132)上形成一个凹陷部分。相应地，可以沿z方向在每个导体层(例如，123、134和132)与相邻的绝缘层104之间形成偏移。即，可以在每个绝缘层104上形成一个凸出部分。在一些实施例中，可以沿初始缝隙结构209的侧壁与彼此交织地形成(例如，被形成在绝缘层104上的)多个凸出部分和(例如，被形成在导体层(例如，123、134和132)上的)多个凹陷部分。可以形成暴露衬底100的缝隙结构。在一些实施例中，可以在绝缘层104上形成凹陷部分，以及可以在导体层(例如，123、134和132)上形成凸出部分。例如，可以执行凹陷蚀刻以有选择地移除被初始缝隙结构209的侧壁暴露的每个绝缘层104的部分以在每个绝缘层104上形成一个凹陷部分。可以基于初始缝隙结构209的宽度D0和被凹陷蚀刻过程移除的导体层(例如，123、134和132)和/或绝缘层104的量确定沿x方向的缝隙结构的宽度。在一些实施例中，缝隙结构的宽度可以等于或者大于初始缝隙结构209的宽度D0，并且可以是与随后被形成的源极结构140的宽度D0相似或者相同的。可以执行合适的等向性蚀刻过程(例如，湿式蚀刻)以形成凹陷部分和凸出部分。
可以在缝隙结构中形成绝缘结构142，以及可以在相应的绝缘结构142中形成源极触点141，形成源极结构140。在一些实施例中，绝缘结构142包括二氧化硅，并且是通过CVD、PVD、ALD和溅镀中的一项或多项被沉积的。可以在绝缘结构142上执行凹陷蚀刻以移除缝隙结构的底部处的任何过多的材料，以暴露衬底100。在一些实施例中，源极触点141包括钨、铝、铜、钴、硅化物和多晶硅中的一项或多项，并且是通过合适的沉积过程(例如，CVD、PVD、ALD和溅镀中的一项或多项)被形成的。源极触点141可以与衬底100接触并且与衬底100形成导电连接。沿A-B方向(例如，在第一位置处沿x方向)和沿C-D方向(例如，在第二位置处沿x方向)的源极结构140的横截面图可以被称为对图1B和1C的描述，并且未在本文中被重复。
可以在制造过程的合适的阶段处移除支撑结构116。在一些实施例中，在形成导体层(例如，123、132和134)之后并且在形成源极触点141之前执行支撑结构116。在一些实施例中，在形成源极触点141之后移除支撑结构116。支撑结构116的存在可以对绝缘结构142和源极触点141的沉积几乎没有影响或者没有任何影响。在一些实施例中，支撑结构116是在形成源极触点141之后被移除的，并且在形成初始缝隙结构209和源极触点141期间为缝隙结构提供支撑。
在一些实施例中，一种3D存储器件包括存储堆叠层、多个沟道结构、缝隙结构和源极结构。存储堆叠层可以是位于衬底上的，并且可以包括在横向上在存储堆叠层中延伸的交织的多个导体层和多个绝缘层。多个沟道结构可以在纵向上贯穿存储堆叠层地延伸到衬底中。多个沟道结构和多个导体层可以与彼此相交，并且形成多个存储单元。缝隙结构可以在纵向和横向上在存储堆叠层中延伸，并且将多个存储单元划分成至少一个存储块。缝隙结构可以包括沿缝隙结构的侧壁被纵向地布置的多个凸出部分和多个凹陷部分。源极结构可以是位于缝隙结构中的，并且可以包括与缝隙结构接触的绝缘结构和位于绝缘结构中并且与衬底接触的源极触点。
在一些实施例中，绝缘结构是与多个凸出部分和多个凹陷部分接触的。
在一些实施例中，沿与缝隙结构沿其延伸的一个横向方向垂直的另一个横向方向，在第一位置处，缝隙结构的宽度从缝隙结构的顶面到缝隙结构的至少中间部分地增大。在一些实施例中，在第二位置处，缝隙结构的宽度从缝隙结构的顶面到缝隙结构的该中间部分地减小。
在一些实施例中，沿横向方向，在第一位置处，源极触点的宽度从源极触点的顶面到源极触点的至少中间部分地增大。在一些实施例中，在第二位置处，源极触点的宽度从源极触点的顶面到源极触点的该中间部分地减小。
在一些实施例中，沿横向方向，缝隙结构在第一距离范围和第二距离范围中延伸。在一些实施例中，在第一距离范围中，缝隙结构的宽度从缝隙结构的顶面到缝隙结构的至少中间部分地增大，并且源极触点的宽度从源极触点的顶面到源极触点的至少中间部分地增大。在一些实施例中，在第二距离范围中，缝隙结构的宽度从缝隙结构的顶面到缝隙结构的该中间部分地减小，并且源极触点的宽度从源极触点的顶面到源极触点的该中间部分地减小。
在一些实施例中，触点结构包括钨、铝、铜、钴、硅化物或者多晶硅中的至少一项。绝缘结构可以包括二氧化硅、氮化硅或者氮氧化硅中的至少一项。
在一些实施例中，多个沟道结构在至少一个存储块中的每个存储块中延伸。多个沟道结构中的每个沟道结构包括位于沟道结构的底部处并且与衬底接触的外延部分、位于外延部分之上并且与外延部分接触的半导体沟道和位于半导体沟道之上并且与半导体沟道接触的漏极部分。
在一些实施例中，半导体沟道包括从沟道结构的侧壁到沟道结构的中心向内布置的阻隔层、存储层、隧穿层、半导体层和介电质核。
在一些实施例中，一种3D存储器件包括堆叠层结构、支撑结构、多个第一开口和至少一个堆叠层部分。堆叠层结构可以包括位于衬底上的交织的多个初始牺牲层和多个初始绝缘层。支撑结构可以包括沿横向方向被对准并且暴露堆叠层结构的多个支撑开口和各自与相邻的支撑开口接触的至少一个连接部分。多个第一开口可以是位于被多个支撑开口暴露的堆叠层结构中的。多个第一开口可以暴露衬底。至少一个堆叠层部分可以被至少一个连接部分覆盖，至少一个堆叠层部分各自与相邻的第一开口接触。
在一些实施例中，支撑结构包括与多个初始绝缘层和多个牺牲层的材料不同的材料。
在一些实施例中，支撑结构包括多晶硅、硅锗或者碳化硅中的至少一项。
在一些实施例中，至少一个堆叠层部分各自包括位于相应的连接部分与衬底之间的交织的多个牺牲部分和多个绝缘部分。
在一些实施例中，3D存储器件进一步包括位于多个存储块部分中的每个存储块部分中的在纵向上贯穿存储堆叠层地延伸到衬底中的多个沟道结构。
在一些实施例中，一种用于形成3D存储器件的方法包括：在堆叠层结构上形成支撑结构。支撑结构可以包括图案化结构层，图案化结构层具有沿横向方向被对准并且暴露堆叠层结构的多个支撑开口和各自与相邻的支撑开口接触的至少一个连接部分，并且堆叠层结构可以包括交织的多个初始牺牲层和多个初始绝缘层。方法还包括：使用支撑结构作为蚀刻掩模来移除被多个支撑开口暴露的堆叠层结构的部分，以便暴露衬底，并且形成堆叠层结构中的多个第一开口和被至少一个连接部分覆盖的至少一个堆叠层部分，至少一个堆叠层部分各自与相邻的第一开口接触。方法进一步包括：移除至少一个堆叠层部分以形成各自与相邻的第一开口接触的位于至少一个连接部分之下的至少一个第二开口。多个第一开口和至少一个第二开口可以形成将堆叠层结构划分成一对存储块部分的初始缝隙结构。一对存储块部分中的每个存储块部分可以包括交织的多个牺牲层和多个绝缘层。
在一些实施例中，方法进一步包括：贯穿初始缝隙结构，用多个导体层替换一对存储块部分中的每个存储块部分中的多个牺牲层，以及，沿初始缝隙结构的侧壁在多个导体层上形成多个凹陷部分。方法可以还包括：在多个绝缘层上形成缝隙结构和多个凸出部分，以及，在缝隙结构中形成源极结构。源极结构可以是与衬底和多个导体层和绝缘层接触的。
在一些实施例中，形成支撑结构包括：在堆叠层结构上形成支撑层，以及，在支撑层上形成图案化光刻胶层。图案化光刻胶层可以包括与支撑开口相对应的多个掩模开口和与连接部分相对应的掩模部分。形成支撑结构可以还包括：使用图案化光刻胶层作为蚀刻掩模进行蚀刻，以移除支撑层的部分，以便暴露堆叠层结构，形成支撑结构。
在一些实施例中，方法进一步包括：在形成支撑层之前，在堆叠层结构的顶面上形成多个凹坑；以及，用支撑层填充多个凹坑。
在一些实施例中，使用支撑结构作为蚀刻掩模移除堆叠层结构的部分包括：执行非等向性蚀刻过程以移除堆叠层结构的部分。
在一些实施例中，移除堆叠层部分以形成至少一个第二开口包括：执行等向性蚀刻过程以分别移除位于连接部分之下的多个牺牲部分和多个绝缘部分。
在一些实施例中，移除多个牺牲部分包括：执行湿式蚀刻过程，多个牺牲部分包括氮化硅，并且用于湿式蚀刻过程的蚀刻剂包括磷酸。移除多个绝缘部分可以包括：执行另一个湿式蚀刻过程。多个绝缘部分可以包括二氧化硅，并且用于该另一个湿式蚀刻过程的蚀刻剂包括氢氟酸。
在一些实施例中，贯穿初始缝隙结构地用多个导体层替换一对存储块部分中的每个存储块部分中的多个牺牲层包括：执行等向性蚀刻过程以移除一对存储块部分中的每个存储块部分中的多个牺牲层，以便在一对存储块部分中的每个存储块部分中形成多个横向凹陷；以及，沉积导体材料以填满一对存储块部分中的每个存储块部分中的多个横向凹陷。
在一些实施例中，在多个导体层上形成多个凹陷部分包括：执行凹陷蚀刻过程，凹陷蚀刻过程有选择地蚀刻多个绝缘层上的多个导体层，以便沿初始缝隙结构的侧壁在多个导体层中的每个导体层与相邻的绝缘层之间形成偏移；以及，形成多个绝缘层中的多个凸出部分、多个导体层中的多个凹陷部分和缝隙结构。
在一些实施例中，形成源极结构包括：在缝隙结构中形成绝缘结构。绝缘结构可以是与多个凹陷部分和多个凸出部分接触的，并且暴露衬底。形成源极结构可以还包括：在绝缘结构中形成源极触点，源极触点与衬底接触。
在一些实施例中，方法进一步包括：在形成源极结构之后移除支撑结构。
在一些实施例中，方法进一步包括：在形成支撑结构之前，在与一对存储块部分中的每个存储块部分相对应的堆叠层结构的部分中形成至少一个沟道结构。形成至少一个沟道结构可以包括：在堆叠层结构的部分中形成至少一个沟道孔。这至少一个沟道孔可以各自在纵向上在堆叠层结构中延伸，并且暴露衬底。形成至少一个沟道结构可以还包括：在至少一个沟道孔中的每个沟道孔的底部处形成与衬底接触的外延部分；形成位于外延部分之上并且与外延部分接触的半导体沟道；以及，形成位于半导体沟道之上并且与半导体沟道接触的漏极结构。
在一些实施例中，一种用于形成3D存储器件的方法包括：在堆叠层结构上形成支撑结构。堆叠层结构可以包括交织的多个初始牺牲层和多个初始绝缘层，并且被划分成多个存储块部分，并且支撑结构可以包括图案化支撑层，图案化支撑层具有覆盖多个存储块部分的多个存储块掩模部分和与相邻的存储块掩模部分接触的至少一个连接部分。方法可以还包括：使用支撑结构作为蚀刻掩模移除堆叠层结构的部分，以便形成位于相邻的存储块部分之间的堆叠层结构中的多个第一开口和被至少一个连接部分覆盖的至少一个堆叠层部分，这至少一个堆叠层部分各自与相邻的存储块部分和相邻的第一开口接触。方法可以进一步包括：移除至少一个堆叠层部分以在相邻的存储块部分之间形成初始缝隙结构；在多个存储块掩模部分中的每个存储块掩模部分中形成交织的多个导体层和多个绝缘层，至少一个连接部分位于初始缝隙结构之上，并且与相邻的存储块掩模部分接触。方法可以进一步包括：贯穿初始缝隙结构，用多个导体层替换多个存储块部分中的每个存储块部分中的多个牺牲层。方法可以进一步包括：沿初始缝隙结构的侧壁在多个导体层上形成多个凹陷部分，以便形成缝隙结构和位于多个绝缘层上的多个凸出部分；以及，在缝隙结构中形成源极结构。源极结构可以是与衬底和多个导体层和绝缘层接触的。
在一些实施例中，形成支撑结构包括：在堆叠层结构上形成支撑层；在支撑层上形成图案化光刻胶层，图案化光刻胶层包括与支撑开口相对应的多个掩模开口和与连接部分相对应的掩模部分；以及，使用图案化光刻胶层作为蚀刻掩模进行蚀刻以移除支撑层的部分，以便暴露堆叠层结构，形成支撑结构。
在一些实施例中，方法进一步包括：在形成支撑层之前，在堆叠层结构的顶面上形成多个凹坑；以及，用支撑层填充多个凹坑。
在一些实施例中，移除至少一个堆叠层部分包括：执行等向性蚀刻过程以分别移除位于连接部分之下的多个牺牲部分和多个绝缘部分。
在一些实施例中，移除多个牺牲部分包括：执行湿式蚀刻过程。多个牺牲部分可以包括氮化硅，并且用于湿式蚀刻过程的蚀刻剂包括磷酸。在一些实施例中，移除多个绝缘部分包括：执行另一个湿式蚀刻过程。多个绝缘部分可以包括二氧化硅，并且用于该另一个湿式蚀刻过程的蚀刻剂包括氢氟酸。
在一些实施例中，在多个导体层上形成多个凹陷部分包括：执行凹陷蚀刻过程，凹陷蚀刻过程有选择地蚀刻多个绝缘层上的多个导体层，以便沿初始缝隙结构的侧壁在多个导体层中的每个导体层与相邻的绝缘层之间形成偏移；以及，形成位于多个绝缘层上的多个凸出部分、位于多个导体层上的多个凹陷部分和缝隙结构。
在一些实施例中，形成源极结构包括：在缝隙结构中形成绝缘结构。绝缘结构可以是与多个凹陷部分和多个凸出部分接触的，并且暴露衬底。在一些实施例中，形成源极结构还包括：在绝缘结构中形成源极触点，源极触点与衬底接触。
在一些实施例中，方法进一步包括：在形成源极结构之后移除支撑结构。
在一些实施例中，方法进一步包括：在形成支撑结构之前，在与多个存储块部分中的每个存储块部分相对应的堆叠层结构的部分中形成至少一个沟道结构。形成至少一个沟道结构可以包括：在堆叠层结构的部分中形成至少一个沟道孔，这至少一个沟道孔各自在纵向上在堆叠层结构中延伸，并且暴露衬底。形成至少一个沟道结构可以还包括：在至少一个沟道孔中的每个沟道孔的底部处形成外延部分；形成位于外延部分之上并且与外延部分接触的半导体沟道；以及，形成位于半导体沟道之上并且与半导体沟道接触的漏极结构。外延部分可以是与衬底接触的。
前述对具体实施例作出的描述将揭露本公开内容的一般本质，以使得其他人通过应用本领域内的知识可以在没有过度的实验的情况下针对各种应用轻松地修改和/或调整这样的具体实施例，而不脱离本公开内容的一般概念。因此，这样的调整和修改旨在落在基于本文中呈现的教导和指导所公开的实施例的等价项的意义和范围内。应当理解，本文中的词组或者术语是出于描述而非限制的目的的，以使得本说明书的术语或者词组应当由技术人员根据教导和指导来解释。
已经在上面借助于说明指定的功能及其关系的实现的功能构件方框描述了本公开内容的实施例。为了方便描述，已经在本文中任意地定义这些功能构件方框的边界。可以定义替换的边界，只要恰当地执行指定的功能及其关系即可。
摘要部分可以阐述如由发明人设想的本公开内容的一个或多个而非全部示例性实施例，并且因此，不旨在以任何方式限制本公开内容及所附权利要求书。
本公开内容的广度和范围不应当受上面描述的示例性实施例中的任一个实施例的限制，而应当仅根据以下权利要求及其等价项来定义。

Claims (6)

1.一种3D存储器件，包括：
衬底上的存储堆叠层，所述存储堆叠层包括在横向上在所述存储堆叠层中延伸的交织的多个导体层和多个绝缘层；
在纵向上贯穿所述存储堆叠层延伸到所述衬底中的多个沟道结构，所述多个沟道结构和所述多个导体层彼此相交，并且构成多个存储单元；
在纵向和横向上在所述存储堆叠层中延伸并且将所述多个存储单元划分成至少一个存储块的缝隙结构；以及
所述缝隙结构中的源极结构，所述源极结构包括与所述缝隙结构接触的绝缘结构和位于所述绝缘结构中并且与所述衬底接触的源极触点，
其中，沿垂直于所述缝隙结构沿其延伸的一个横向方向的另一个横向方向，
在第一位置处，所述缝隙结构的宽度从所述缝隙结构的顶面到所述缝隙结构的至少中间部分地增大；并且
在第二位置处，缝隙结构的宽度从所述缝隙结构的顶面到所述缝隙结构的所述中间部分地减小。
2.根据权利要求1所述的3D存储器件，其中，沿所述另一个横向方向，
在所述第一位置处，所述源极触点的宽度从所述源极触点的顶面到所述源极触点的至少中间部分地增大；并且
在所述第二位置处，所述源极触点的宽度从所述源极触点的顶面到所述源极触点的所述中间部分地减小。
3.根据权利要求2所述的3D存储器件，其中，沿所述另一个横向方向，所述缝隙结构在第一距离范围和第二距离范围中延伸，并且其中
在所述第一距离范围中，所述缝隙结构的宽度从所述缝隙结构的顶面到所述缝隙结构的至少中间部分地增大，并且，所述源极触点的宽度从所述源极触点的顶面到所述源极触点的至少所述中间部分地增大；并且
在所述第二距离范围中，所述缝隙结构的宽度从所述缝隙结构的所述顶面到所述缝隙结构的中间部分地减小，并且，所述源极触点的宽度从所述源极触点的顶面到所述源极触点的至少中间部分地减小。
4.根据权利要求3所述的3D存储器件，其中，所述源极触点包括钨、铝、铜、钴、硅化物或者多晶硅中的至少一项；并且，所述绝缘结构包括二氧化硅、氮化硅或者氮氧化硅中的至少一项。
5.根据权利要求1所述的3D存储器件，其中，所述多个沟道结构在所述至少一个存储块中的每个存储块中延伸，并且，所述多个沟道结构中的每个沟道结构包括位于该沟道结构的底部并且与所述衬底接触的外延部分、位于所述外延部分之上并且与所述外延部分接触的半导体沟道和位于所述半导体沟道之上并且与所述半导体沟道接触的漏极部分。
6.根据权利要求5所述的3D存储器件，其中，所述半导体沟道包括阻隔层、存储层、隧穿层、半导体层和从所述沟道结构的侧壁到所述沟道结构的中央地向内布置的绝缘核。
CN202110191313.XA 2019-06-17 2019-08-23 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件 Active CN112736086B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201910522873.1A CN110211965B (zh) 2019-06-17 2019-06-17 3d nand存储器及其形成方法
CN2019105228731 2019-06-17
PCT/CN2019/102113 WO2020252891A1 (en) 2019-06-17 2019-08-23 Methods for forming three-dimensional memory device with support structure and resulting three-dimensional memory device
CN201980001849.1A CN110896673B (zh) 2019-06-17 2019-08-23 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980001849.1A Division CN110896673B (zh) 2019-06-17 2019-08-23 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件

Publications (2)

Publication Number Publication Date
CN112736086A CN112736086A (zh) 2021-04-30
CN112736086B true CN112736086B (zh) 2023-01-13

Family

ID=73745191

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980001849.1A Active CN110896673B (zh) 2019-06-17 2019-08-23 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件
CN202110191313.XA Active CN112736086B (zh) 2019-06-17 2019-08-23 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980001849.1A Active CN110896673B (zh) 2019-06-17 2019-08-23 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件

Country Status (3)

Country Link
US (1) US11183512B2 (zh)
JP (1) JP7325522B2 (zh)
CN (2) CN110896673B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088088B2 (en) 2019-11-05 2021-08-10 Micron Technology, Inc. Microelectronic devices with polysilicon fill material between opposing staircase structures, and related devices, systems, and methods
KR20210067352A (ko) * 2019-11-29 2021-06-08 에스케이하이닉스 주식회사 수직형 반도체 장치 및 그 제조 방법
US11437389B2 (en) 2020-03-06 2022-09-06 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN111540747B (zh) * 2020-04-27 2021-07-16 长江存储科技有限责任公司 3d存储器件的制造方法
US11723196B2 (en) 2020-10-05 2023-08-08 Micron Technology, Inc. Microelectronic devices with support pillars spaced along a slit region between pillar array blocks, and related systems
US11342382B1 (en) 2020-12-11 2022-05-24 Micron Technology, Inc. Capacitive pillar architecture for a memory array

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236392B1 (en) * 2014-08-26 2016-01-12 Sandisk Technologies Inc. Multiheight electrically conductive via contacts for a multilevel interconnect structure
US9972641B1 (en) * 2016-11-17 2018-05-15 Sandisk Technologies Llc Three-dimensional memory device having a multilevel drain select gate electrode and method of making thereof
CN108431955A (zh) * 2016-02-15 2018-08-21 桑迪士克科技有限责任公司 具有虚设电介质层堆叠体下方的外围器件的三维存储器器件及其制造方法
US10103169B1 (en) * 2017-08-21 2018-10-16 Sandisk Technologies Llc Method of making a three-dimensional memory device using a multi-step hot phosphoric acid wet etch process
US10256252B1 (en) * 2017-12-13 2019-04-09 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and methods of making the same
US10290650B1 (en) * 2018-02-05 2019-05-14 Sandisk Technologies Llc Self-aligned tubular electrode portions inside memory openings for drain select gate electrodes in a three-dimensional memory device
US10290648B1 (en) * 2017-12-07 2019-05-14 Sandisk Technologies Llc Three-dimensional memory device containing air gap rails and method of making thereof

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217423B2 (en) 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
KR101755635B1 (ko) * 2010-10-14 2017-07-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101812260B1 (ko) 2010-10-20 2017-12-28 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR101929785B1 (ko) 2012-01-04 2019-03-14 삼성전자주식회사 반도체 소자
KR101974352B1 (ko) * 2012-12-07 2019-05-02 삼성전자주식회사 수직 셀을 갖는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
US9219070B2 (en) 2013-02-05 2015-12-22 Micron Technology, Inc. 3-D memory arrays
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
KR102161814B1 (ko) * 2013-11-19 2020-10-06 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102190350B1 (ko) * 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9224750B1 (en) * 2014-06-04 2015-12-29 Macronix International Co., Ltd. Multi-layer memory array and manufacturing method of the same
JP2016092044A (ja) 2014-10-30 2016-05-23 株式会社東芝 半導体記憶装置の製造方法
KR102307059B1 (ko) * 2015-05-13 2021-10-05 삼성전자주식회사 반도체 장치
US9941295B2 (en) 2015-06-08 2018-04-10 Sandisk Technologies Llc Method of making a three-dimensional memory device having a heterostructure quantum well channel
US9679906B2 (en) 2015-08-11 2017-06-13 Sandisk Technologies Llc Three-dimensional memory devices containing memory block bridges
CN105097822B (zh) * 2015-09-12 2018-09-18 中国科学院微电子研究所 半导体器件及其制造方法
US9780112B2 (en) 2015-10-26 2017-10-03 Sandisk Technologies Llc Methods and apparatus for three-dimensional NAND non-volatile memory devices with side source line and mechanical support
US9859363B2 (en) * 2016-02-16 2018-01-02 Sandisk Technologies Llc Self-aligned isolation dielectric structures for a three-dimensional memory device
US10355015B2 (en) 2016-03-23 2019-07-16 Sandisk Technologies Llc Three-dimensional NAND memory device with common bit line for multiple NAND strings in each memory block
US9922716B2 (en) 2016-04-23 2018-03-20 Sandisk Technologies Llc Architecture for CMOS under array
US9917093B2 (en) * 2016-06-28 2018-03-13 Sandisk Technologies Llc Inter-plane offset in backside contact via structures for a three-dimensional memory device
US9754963B1 (en) 2016-08-22 2017-09-05 Sandisk Technologies Llc Multi-tier memory stack structure containing two types of support pillar structures
US10050054B2 (en) 2016-10-05 2018-08-14 Sandisk Technologies Llc Three-dimensional memory device having drain select level isolation structure and method of making thereof
CN108538841B (zh) 2017-03-06 2020-10-27 旺宏电子股份有限公司 半导体结构及其制造方法
CN109935593B (zh) 2017-03-08 2021-09-28 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR102368932B1 (ko) 2017-06-01 2022-03-02 삼성전자주식회사 반도체 메모리 장치
KR20180137272A (ko) * 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10236300B2 (en) 2017-07-25 2019-03-19 Sandisk Technologies Llc On-pitch drain select level isolation structure for three-dimensional memory device and method of making the same
JP2019067825A (ja) 2017-09-28 2019-04-25 東芝メモリ株式会社 半導体装置
CN108511454B (zh) * 2018-03-30 2020-07-31 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
US10269820B1 (en) 2018-04-03 2019-04-23 Sandisk Technologies Llc Three-dimensional memory device containing different pedestal width support pillar structures and method of making the same
CN108831887B (zh) 2018-06-20 2020-11-13 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法
CN109314118B (zh) 2018-08-21 2019-11-08 长江存储科技有限责任公司 具有贯穿阵列触点的三维存储器件及其形成方法
CN109346477A (zh) 2018-11-08 2019-02-15 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109698201B (zh) 2018-11-27 2021-05-04 长江存储科技有限责任公司 3d存储器件及其制造方法
SG11202104885PA (en) 2018-12-07 2021-06-29 Yangtze Memory Technologies Co Ltd Novel 3d nand memory device and method of forming the same
CN109727995A (zh) * 2019-02-28 2019-05-07 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN109786382A (zh) 2019-01-24 2019-05-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN110112134B (zh) 2019-06-17 2020-05-19 长江存储科技有限责任公司 3d nand存储器及其形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236392B1 (en) * 2014-08-26 2016-01-12 Sandisk Technologies Inc. Multiheight electrically conductive via contacts for a multilevel interconnect structure
CN108431955A (zh) * 2016-02-15 2018-08-21 桑迪士克科技有限责任公司 具有虚设电介质层堆叠体下方的外围器件的三维存储器器件及其制造方法
US9972641B1 (en) * 2016-11-17 2018-05-15 Sandisk Technologies Llc Three-dimensional memory device having a multilevel drain select gate electrode and method of making thereof
US10103169B1 (en) * 2017-08-21 2018-10-16 Sandisk Technologies Llc Method of making a three-dimensional memory device using a multi-step hot phosphoric acid wet etch process
US10290648B1 (en) * 2017-12-07 2019-05-14 Sandisk Technologies Llc Three-dimensional memory device containing air gap rails and method of making thereof
US10256252B1 (en) * 2017-12-13 2019-04-09 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and methods of making the same
US10290650B1 (en) * 2018-02-05 2019-05-14 Sandisk Technologies Llc Self-aligned tubular electrode portions inside memory openings for drain select gate electrodes in a three-dimensional memory device

Also Published As

Publication number Publication date
JP7325522B2 (ja) 2023-08-14
US20200395373A1 (en) 2020-12-17
CN110896673A (zh) 2020-03-20
US11183512B2 (en) 2021-11-23
CN110896673B (zh) 2021-02-19
CN112736086A (zh) 2021-04-30
JP2022537238A (ja) 2022-08-25

Similar Documents

Publication Publication Date Title
US11114458B2 (en) Three-dimensional memory device with support structures in gate line slits and methods for forming the same
WO2020252892A1 (en) Three-dimensional memory device with support structures in slit structures and method for forming the same
CN110896666B (zh) 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法
TWI725633B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
US11785772B2 (en) Three-dimensional memory device with source structure and methods for forming the same
CN112736086B (zh) 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件
CN110741474B (zh) 具有由粘合层连接的源极触点的三维存储器件及其形成方法
CN110622310B (zh) 具有源极结构的三维存储设备和用于形成其的方法
CN113270418B (zh) 具有源极结构的三维存储设备和用于形成其的方法
CN110770904B (zh) 具有由粘合层连接的源极触点的三维存储器件及其形成方法
US20220102377A1 (en) Three-dimensional memory device with source structure and methods for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant