CN112310197B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN112310197B
CN112310197B CN202010411141.8A CN202010411141A CN112310197B CN 112310197 B CN112310197 B CN 112310197B CN 202010411141 A CN202010411141 A CN 202010411141A CN 112310197 B CN112310197 B CN 112310197B
Authority
CN
China
Prior art keywords
source
layer
region
source layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010411141.8A
Other languages
English (en)
Other versions
CN112310197A (zh
Inventor
金熙洙
杨永镐
李昌秀
申完燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112310197A publication Critical patent/CN112310197A/zh
Application granted granted Critical
Publication of CN112310197B publication Critical patent/CN112310197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

半导体装置及其制造方法。一种半导体装置包括：源极结构；位线；层叠结构，该层叠结构位于源极结构和位线之间；源极接触结构，该源极接触结构穿过层叠结构并且电联接到源极结构；以及保护图案，该保护图案插置在源极接触结构和源极结构之间并且根据保护图案的区域具有变化的厚度。

Description

半导体装置及其制造方法
技术领域
各种实施方式总体上涉及一种电子装置，更具体地，涉及一种半导体装置和一种制造该半导体装置的方法。
背景技术
无论电源是否可用，非易失性存储器装置都会保留存储的数据。近来，存储器单元形成为基板上的单层的二维非易失性存储器装置的集成密度的增加受到限制。因此，已经提出了存储器单元在垂直方向上层叠在基板上的三维非易失性存储器装置。
三维非易失性存储器装置可以包括彼此交替层叠的层间绝缘层和栅极，以及穿过层间绝缘层和栅极的沟道层，其中存储器单元沿着沟道层层叠。已经开发了各种结构和制造方法来提高三维非易失性存储器装置的操作可靠性。
发明内容
根据一个实施方式，一种半导体装置可以包括：源极结构；位线；层叠结构，该层叠结构位于源极结构和位线之间；源极接触结构，该源极接触结构穿过层叠结构并且电联接到源极结构；以及保护图案，该保护图案插置在源极接触结构和源极结构之间并且根据保护图案的区域具有变化的厚度。
根据一个实施方式，一种半导体装置可以包括：源极结构，该源极结构包括第一源极层、第二源极层和插置在第一源极层和第二源极层之间的第三源极层；位线；层叠结构，该层叠结构位于源极结构和位线之间；源极接触结构，该源极接触结构穿过层叠结构并且电联接到源极结构；以及绝缘间隔件，该绝缘间隔件围绕源极接触结构的侧壁。该半导体装置还包括保护图案，该保护图案插置在绝缘间隔件和源极结构之间，并且在第一源极层、第二源极层和第三源极层之间的界面处覆盖由绝缘间隔件围绕的源极接触结构。
根据一个实施方式，一种制造半导体装置的方法可以包括以下步骤：形成源极结构；在包括牺牲层的源极结构上方形成层叠结构；形成穿过层叠结构并且暴露牺牲层的狭缝；通过狭缝将牺牲层替换为第一源极层；通过经由狭缝选择性地氧化源极结构而形成保护图案，所述保护图案根据保护图案的区域而具有变化的厚度；以及在狭缝中形成源极接触结构。
一种制造半导体装置的方法可以包括以下步骤：形成源极结构，该源极结构包括第一源极层、第二源极层和插置在第一源极层和第二源极层之间的牺牲层；形成层叠结构，该层叠结构包括交替层叠在源极结构上方的第一材料层和第二材料层；形成穿过层叠结构并且暴露牺牲层的狭缝；以及通过狭缝将牺牲层替换为第三源极层。所述方法还包括以下步骤：通过经由狭缝选择性地氧化第一源极层、第二源极层和第三源极层，形成覆盖第一源极层、第二源极层和第三源极层之间的界面的保护图案；以及在狭缝中形成源极接触结构。
附图说明
图1是示出根据本公开的实施方式的半导体装置的结构的截面图；
图2A至图2G是示出根据本公开的实施方式的半导体装置的结构的截面图；
图3A至图3R是示出根据本公开的实施方式的制造半导体装置的方法的截面图；
图4A和图4B是示出根据本公开的实施方式的制造半导体装置的方法的截面图；
图5是示出根据本公开的实施方式的存储器系统的配置的框图；
图6是示出根据本公开的实施方式的存储器系统的配置的框图；
图7是示出根据本公开的实施方式的计算系统的配置的框图；以及
图8是示出根据本公开的实施方式的计算系统的框图。
具体实施方式
在下文中，根据本说明书中公开的构思的实施方式的具体结构或功能描述仅为了描述实施方式而被示出。根据本教导的构思和实施方式可以通过各种形式实现，并且不特定地限于本说明书中描述的实施方式。
各种实施方式涉及半导体装置和半导体装置的制造工艺。这些半导体装置相对于现有技术半导体装置可以具有稳定的结构和改进的特性。
图1是示出根据本公开的实施方式的半导体装置的结构的截面图。
参照图1，半导体装置可以包括源极结构13、层叠结构ST、沟道结构CH、源极接触结构17、保护图案21和位线18。此外，半导体装置还可以包括基底10、间隔件20和层间绝缘层19中的至少一个。
源极结构13可以是包括多晶硅或金属的导电层，并且可以形成为单层或多层。源极结构13可以设置在基底10和层叠结构ST之间。基底10可以是半导体基板或绝缘层。源极结构13可以包括掺杂剂。掺杂剂可包括硼(Br)、磷(P)、砷(As)、碳(C)、氮(N)、碳(C)或其组合。
层叠结构ST可以位于源极结构13和位线18之间。层叠结构ST可以包括彼此交替层叠的导电层11和绝缘层12。导电层11可以是选择线或字线。绝缘层12可以被设置以使层叠的导电层11彼此绝缘，并且绝缘层12可以包括诸如氧化物或氮化物的绝缘材料。
沟道结构CH可以联接在位线18和源极结构13之间。沟道结构CH可以穿过层叠结构ST并延伸到源极结构13中。沟道结构CH可以包括沟道层15，并且还可以包括存储器层14和间隙填充层16中的至少一个。沟道层15可以包括半导体材料，例如硅(Si)和锗(Ge)。存储器层14可以形成为围绕沟道层15的侧壁。存储器层14可以包括电荷阻挡层14A、数据存储层14B和隧道绝缘层14C中的至少一个。数据存储层14B可以包括浮栅、电荷俘获材料、多晶硅、氮化物、可变电阻材料、相变材料、纳米点或其组合。间隙填充层16可以形成在沟道层15中。间隙填充层16可以包括氧化物层。
选择晶体管或存储器单元可以位于沟道结构CH和每个导电层11之间的交叉点。共享一个沟道层15的选择晶体管和存储器单元可以形成一个存储器串。存储器串可以包括彼此串联联接的至少一个漏极选择晶体管、多个存储器单元和至少一个源极选择晶体管。
源极接触结构17可以穿过层叠结构ST并且联接到源极结构13。源极接触结构17可以是包括多晶硅或金属等的导电层。源极接触结构17可以是单层或多层。源极接触结构17可以包括第一导电层17A、屏障层17B和第二导电层17C。第一导电层17A可以邻近源极结构13设置，并且第二导电层17C可以与源极结构13间隔开。屏障层17B可以形成为围绕第二导电层17C，并且插入第一导电层17A和第二导电层17C之间。第二导电层17C可以包括比第一导电层17A电阻更低的材料。例如，第一导电层17A可以包括多晶硅层，并且第二导电层17C可以包括含钨的金属层。屏障层17B可以包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、氮化钨(WNx)等。
间隔件20可以插入在源极接触结构17和层叠结构ST之间。间隔件20可以围绕源极接触结构17的侧壁。间隔件20可以是包括绝缘层的绝缘间隔件。间隔件20可以是单层或多层。
保护图案21可以插入在源极接触结构17和源极结构13之间以及间隔件20和源极结构13之间。保护图案21可以覆盖源极结构13的蚀刻表面以及源极结构13和层叠结构ST之间的界面。保护图案21可以根据保护图案的区域具有变化的厚度。也就是说，在不同位置的保护图案的不同区域可以具有不同的厚度。保护图案21可以包括诸如氧化物层的绝缘材料，并且可以是绝缘图案。
图2A至图2G是示出根据本公开的实施方式的半导体装置的结构的截面图。图2A至图2G是图1的区域A的放大视图。在下面的描述中，为了简洁起见，省略了对上面讨论的某些元件的重复描述。
参照图2A至图2G，源极结构13可以包括第一源极层13A、第二源极层13B和第三源极层13C。第一源极层13A至第三源极层13C中的每一个可以是多晶硅层。第一源极层13A可以与层叠结构ST间隔开，并且第二源极层13B可以邻近层叠结构ST。第三源极层13C可以插置在第一源极层13A和第二源极层13B之间。
源极结构13可以穿过存储器层14并且联接到沟道层15。第一源极层13A至第三源极层13C中的至少一个可以穿过存储器层14以联接到沟道层15。第三源极层13C可以穿过存储器层14并且直接接触沟道层15。
保护图案21A至21G可以包括对应于第一源极层13A的第一区域21A1至21G1、对应于第二源极层13B的第二区域21A2至21G2以及对应于第三源极层13C的第三区域21A3至21G3。例如，保护图案的第一区域21A1与第一源极层13A具有交界。每个保护图案可以包括第一区域至第三区域。
保护图案21A至21G中的每一个可以通过选择性地氧化源极结构13的蚀刻表面来形成，并且可以接触源极结构13。第一区域21A1至21G1可以接触第一源极层13A，第二区域21A2至21G2可以接触第二源极层13B，并且第三区域21A3至21G3可以接触第三源极层13C。
保护图案21A至21G中的每一个可以覆盖第一源极层13A至第三源极层13C之间的界面。此外，保护图案21A至21G可以覆盖源极结构13和层叠结构ST之间的界面。当第二区域21A2至21G2中的每一个覆盖源极结构13和层叠结构ST之间的界面时，第二区域21A2至21G2中的每一个的尖点(sharp point)可以高于层叠结构ST的底表面。
保护图案21A至21G的至少一个区域可以通过执行数次氧化工艺来形成。例如，第二区域21A2至21G2可以通过执行至少两次氧化工艺来形成。另外，第二区域21A2至21G2可以具有朝向源极接触结构17的凸形形状。
源极结构13可以包括掺杂剂。第一源极层13A至第三源极层13C中的至少一个可以与其它源极层包括不同浓度的掺杂剂，或者可以与其余源极层包括不同类型的掺杂剂。当通过选择性氧化工艺形成保护图案21时，被包括在第一源极层13A至第三源极层13C中的每一个中的掺杂剂的浓度或种类可以影响第一区域21A1至21G1、第二区域21A2至21G2和第三区域21A3至21G3中的每一个的厚度。
掺杂剂可以增加氧化速率或抑制氧化。诸如磷(P)、砷(As)或硼(Br)的掺杂剂可以增加氧化速率。换句话说，随着掺杂剂浓度的增加，保护图案21A至21G的厚度可以增加。诸如氮(N)或碳(C)的掺杂剂可以抑制源极结构13的氧化。换句话说，随着掺杂剂浓度的增加，保护图案21A至21G的厚度可以增加。因此，通过控制被包括在第一源极层13A至第三源极层13C中的每一个中的掺杂剂的浓度或种类，第一区域21A1至21G1、第二区域21A2至21G2和第三区域21A3至21G3可以具有不同的厚度。
源极接触结构17可以穿过间隔件20和保护图案21以联接到源极结构13。源极接触结构17可以联接到第一源极层13A。例如，第一导电层17A可以直接接触第一源极层13A。
在下文中，参照图2A至图2G，将描述具有各种形状的保护图案21A至21G。此外，为了便于解释，将会在源极结构13包括增加氧化速率的掺杂剂的假设下进行描述。
参照图2A，第一源极层13A可以比第二源极层13B和第三源极层13C包括更高浓度的掺杂剂。此外，第三源极层13C可以比第二源极层13B包括更高浓度的掺杂剂。对于各种实施方式，第一源极层13A可以具有8e20至5e21原子/cm2的掺杂剂浓度，并且第三源极层13C可以具有1e20至1e21原子/cm2的掺杂剂浓度。第二源极层13B可以是未掺杂层，或者可以包括5e19至5e20原子/cm2的掺杂剂浓度。例如，指数符号8e20表示8×1020。
保护图案21A可以包括具有第一厚度T1的第一区域21A1、具有第二厚度T2的第二区域21A2和具有第三厚度T3的第三区域21A3。每个区域可以具有均匀的厚度，或者每个区域的厚度可以在该区域内变化。例如，为每个区域指定的厚度T1、T2或T3可以是该区域的最大厚度。
保护图案21A可以具有与对应源极层的掺杂剂浓度成比例的厚度。第一区域21A1可以比第二区域21A2和第三区域21A3具有更大的厚度(T1>T2并且T1>T3)。第三区域21A3可以比第二区域21A2具有更大的厚度(T3>T2)。
对于各种实施方式，第一区域21A1的厚度T1可以在100埃至/>的范围内。第二区域21A2的厚度T2可以在/>至/>的范围内。第三区域21A3的厚度T3可以在/>至/>的范围内。在源极结构13和层叠结构ST之间的界面处，保护图案21A可以具有在至/>的范围内的厚度T4。
参照图2B，第三源极层13C可以比第一源极层13A和第二源极层13B包括浓度更高的掺杂剂。此外，第一源极层13A可以比第二源极层13B包括浓度更高的掺杂剂。对于各种实施方式，第一源极层13A可以具有1e20至1e21原子/cm2的掺杂剂浓度，并且第三源极层13C可以具有18e20至5e21原子/cm2的掺杂剂浓度。第二源极层13B可以是未掺杂层，或者可以包括5e19至5e20原子/cm2的掺杂剂浓度。
保护图案21B可以包括具有第一厚度T1的第一区域21B1、具有第二厚度T2的第二区域21B2和具有第三厚度T3的第三区域21B3。第三区域21B3可以比第一区域21B1和第二区域21B2具有更大的厚度(T3>T1并且T3>T2)。第一区域21B1可以比第二区域21B2具有更大的厚度(T1>T2)。
对于各种实施方式，第三区域21B3的厚度T3可以在至/>的范围内。第二区域21B2的厚度T2可以在/>至/>的范围内。第一区域21B1的厚度T1可以在/>至的范围内。在源极结构13和层叠结构ST之间的界面处，保护图案21B可以具有在/>至/>的范围内的厚度T4。
参照图2C，第一源极层13A可以比第二源极层13B和第三源极层13C包括浓度更高的掺杂剂。此外，第二源极层13B可以比第三源极层13C包括浓度更高的掺杂剂。对于各种实施方式，第二源极层13B可以具有1e20至1e21原子/cm2的掺杂剂浓度，第一源极层13A可以具有18e20至5e21原子/cm2的掺杂剂浓度。第三源极层13C可以是未掺杂层，或者可以包括5e19至5e20原子/cm2的掺杂剂浓度。
保护图案21C可以包括具有第一厚度T1的第一区域21C1、具有第二厚度T2的第二区域21C2和具有第三厚度T3的第三区域21C3。第一区域21C1可以比第二区域21C2和第三区域21C3具有更大的厚度(T1>T2并且T1>T3)。第二区域21C2可以比第三区域21C3具有更大的厚度(T2>T3)。
对于各种实施方式，第一区域21C1的厚度T1可以在至/>的范围内。第三区域21C3的厚度T3可以在/>至/>的范围内。第二区域21C2的厚度T2可以在/>至的范围内。在源极结构13和层叠结构ST之间的界面处，保护图案21C可以具有在/>至/>的范围内的厚度T4。
参照图2D，第三源极层13C可以比第一源极层13A和第二源极层13B包括浓度更高的掺杂剂。此外，第二源极层13B可以比第一源极层13A包括浓度更高的掺杂剂。对于各种实施方式，第二源极层13B可以具有1e20至1e21原子/cm2的掺杂剂浓度，并且第三源极层13C可以具有18e20至5e21原子/cm2的掺杂剂浓度。第一源极层13A可以是未掺杂层，或者可以包括5e19至5e20原子/cm2的掺杂剂浓度。
保护图案21D可以包括具有第一厚度T1的第一区域21D1、具有第二厚度T2的第二区域21D2和具有第三厚度T3的第三区域21D3。第三区域21D3可以比第一区域21D1和第二区域21D2具有更大的厚度(T3>T1和T3>T2)。第二区域21D2可以比第一区域21D1具有更大的厚度(T2>T1)。
对于各种实施方式，第三区域21D3的厚度T3可以在至/>的范围内。第一区域21D1的厚度T1可以在/>至/>的范围内。第二区域21D2的厚度T2可以在/>至的范围内。在源极结构13和层叠结构ST之间的界面处，保护图案21D可以具有在/>至/>的范围内的厚度T4。
参照图2E，第二源极层13B可以比第一源极层13A和第三源极层13C包括浓度更高的掺杂剂。此外，第三源极层13C可以比第一源极层13A包括浓度更高的掺杂剂。对于各种实施方式，第三源极层13C可以具有1e20至1e21原子/cm2的掺杂剂浓度，并且第二源极层13B可以具有18e20至5e21原子/cm2的掺杂剂浓度。第一源极层13A可以是未掺杂层，或者可以包括5e19至5e20原子/cm2的掺杂剂浓度。
保护图案21E可以包括具有第一厚度T1的第一区域21E1、具有第二厚度T2的第二区域21E2和具有第三厚度T3的第三区域21E3。第二区域21E2可以比第一区域21E1和第三区域21E3具有更大的厚度(T2>T1并且T2>T3)。第三区域21E3可以比第一区域21E1具有更大的厚度(T3>T1)。
对于各种实施方式，第二区域21E2的厚度T2可以在至/>的范围内。第一区域21E1的厚度T1可以在/>至/>的范围内。第三区域21E3的厚度T3可以在/>至的范围内。在源极结构13和层叠结构ST之间的界面处，保护图案21E可以具有在/>至/>的范围内的厚度T4。
参照图2F，第二源极层13B可以比第一源极层13A和第三源极层13C包括浓度更高的掺杂剂。此外，第一源极层13A可以比第三源极层13C包括浓度更高的掺杂剂。对于各种实施方式，第一源极层13A可以具有1e20至1e21原子/cm2的掺杂剂浓度，并且第二源极层13B可以具有18e20至5e21原子/cm2的掺杂剂浓度。第三源极层13C可以是未掺杂层，或者可以包括5e19至5e20原子/cm2的掺杂剂浓度。
保护图案21F可以包括具有第一厚度T1的第一区域21F1、具有第二厚度T2的第二区域21F2和具有第三厚度T3的第三区域21F3。第二区域21F2可以比第一区域21F1和第三区域21F3具有更大的厚度(T2>T1并且T2>T3)。第一区域21F1可以比第三区域21F3具有更大的厚度(T1>T3)。
对于各种实施方式，第二区域21F2的厚度T2可以在至/>的范围内。第三区域21F3的厚度T3可以在/>至/>的范围内。第一区域21F1的厚度T1可以在/>至的范围内。在源极结构13和层叠结构ST之间的界面处，保护图案21F可以具有在/>至/>的范围内的厚度T4。
参照图2G，第一源极层13A可以比第二源极层13B和第三源极层13C包括浓度更高的掺杂剂。此外，第三源极层13C可以比第二源极层13B包括浓度更高的掺杂剂。对于各种实施方式，第三源极层13C可以具有1e20至1e21原子/cm2的掺杂剂浓度，并且第一源极层13A可以具有18e20至5e21原子/cm2的掺杂剂浓度。第二源极层13B可以是未掺杂层，或者可以包括5e19至5e20原子/cm2的掺杂剂浓度。
保护图案21G可以包括具有第一厚度T1的第一区域21G1、具有第二厚度T2的第二区域21G2和具有第三厚度T3的第三区域21G3。第一区域21G1可以比第二区域21G2和第三区域21G3具有更大的厚度(T1>T2并且T1>T3)。第三区域21G3可以比第二区域21G2具有更大的厚度(T3>T2)。
第一区域21G1可以在与源极接触结构17的界面处具有最大厚度。对于各种实施方式，第一区域21G1的厚度T1可以在至/>的范围内。第二区域21G2的厚度T2可以在至/>的范围内。第三区域21G3的厚度T3可以在/>至/>的范围内。在源极结构13和层叠结构ST之间的界面处，保护图案21G可以具有在/>至/>的范围内的厚度T4。
图3A至图3R是示出根据本公开的实施方式的制造半导体装置的方法的截面图。图3B至图3R是图3A的区域B的放大截面图。在下文中，对于上面已经提到的组件的任何重复的详细描述将被省略。
参照图3A和图3B，包括第一牺牲层33C的源极结构33可以形成在基底30上。源极结构33可以包括第一源极层33A、第二源极层33B和第一牺牲层33C。此外，源极结构33还可以包括第二牺牲层33D和第三牺牲层33E。例如，可以在基底30上依次形成第一源极层33A、第二牺牲层33D、第一牺牲层33C、第三牺牲层33E和第二源极层33B。
可以设置第一牺牲层33C以确保在后续工艺期间形成第三源极层的区域。第一源极层33A、第二源极层33B和第一牺牲层33C中的每一个可以是多晶硅层。此外，第一源极层33A、第二源极层33B和第一牺牲层33C中的每一个可以包括或可以不包括掺杂剂。
第一牺牲层33C可以包括相对于第二牺牲层33D和第三牺牲层33E具有高蚀刻选择性的材料。第一牺牲层33C可以包括多晶硅层，并且第二牺牲层33D和第三牺牲层33E可以包括氧化物层。第二牺牲层33D和第三牺牲层33E可以包括高k材料，例如氧化铝Al2O3。
随后，可以在源极结构33上形成层叠结构ST。层叠结构ST可以包括彼此交替层叠的第一材料层31和第二材料层32。可以设置第一材料层31以形成存储器单元或选择晶体管的栅极。可以设置第二材料层32以使层叠的栅极彼此绝缘。第一材料层31可以包括相对于第二材料层32具有高蚀刻选择性的材料。例如，第一材料层31可以是包括氮化物等的牺牲层，并且第二材料层32可以是包括氧化物等的绝缘层。在另一示例中，第一材料层31可以是包括多晶硅或钨等的导电层，并且第二材料层32可以是包括氧化物等的绝缘层。
此后，可以穿过层叠结构ST形成沟道结构CH。沟道结构CH可以穿过层叠结构ST并且延伸到源极结构13中。
下面将描述形成沟道结构CH的方法。首先，可以穿过层叠结构ST形成开口并且开口延伸到源极结构33中。随后，可以在开口中形成存储器层34。每个存储器层34可以包括电荷阻挡层34A、数据存储器层34B和隧道绝缘层34C中的至少一个。随后，可以在开口中形成沟道层35。沟道层35可以包括间隙填充层36。
在层间绝缘层50形成在层叠结构ST上之后，可以形成狭缝SL。狭缝SL可以穿过层叠结构ST并且延伸到第二源极层33B中。第三牺牲层33E和第二源极层33B可以通过狭缝SL暴露。
狭缝SL可以具有均匀厚度W，或者可以朝向底部逐渐减小宽度。另选地，狭缝SL的一部分可以比狭缝SL的其它部分宽，并且突出部P可以位于具有更大宽度的区域上。
狭缝SL可以以下述方式形成。首先，可以使用初次蚀刻工艺将狭缝SL形成至第一深度D1。初次蚀刻工艺可以是各向异性蚀刻工艺和干式蚀刻工艺。随后，可以使用二次蚀刻工艺将狭缝SL延伸到第二深度D2。二次蚀刻工艺可以是各向同性蚀刻工艺和湿式蚀刻工艺。因为第二源极层33B在初次蚀刻工艺期间的蚀刻区域在二次蚀刻工艺期间被再次蚀刻，所以突出部P可以形成在狭缝SL的内壁上。如图所示，突出部表示不存在材料，由此狭缝包括第二源极层中的空腔。此外，因为第三牺牲层33E在初次蚀刻工艺期间没有暴露，所以可以防止在干式蚀刻工艺期间引起的第三牺牲层33E的损耗。当第三牺牲层33E包括高k材料时，可以通过初次蚀刻工艺形成狭缝SL至第二深度D2。在这种情况下，突出部P可能不形成在狭缝SL的侧壁上。
参照图3C，可以在通过狭缝SL暴露的第二源极层33B的侧壁上形成初步保护图案37。可以通过选择性地氧化第二源极层33B来形成初步保护图案37。选择性氧化工艺可以是湿式氧化工艺、干式氧化工艺、自由基氧化工艺、等离子体氧化工艺或蒸汽氧化工艺(steamoxidation process)。当使用干式氧化工艺时，脱氯乙烯或三氯乙烷(TCA)可用作催化剂。初步保护图案37可以包括氧化物层。
随后，可以在狭缝SL中形成间隔件材料层38。间隔件材料层38可以沿着狭缝SL的内表面形成。间隔件材料层38可以是多层膜，其中具有高蚀刻选择性的材料层彼此交替层叠。间隔件材料层38可以包括第一间隔件材料层38A、第二间隔件材料层38B和第三间隔件材料层38C。第一间隔件材料层38A和第三间隔件材料层38C可以包括相对于第二间隔件材料层38B具有高蚀刻选择性的材料。第一间隔件材料层38A和第三间隔件材料层38C中的每一个可以包括氮化物层，并且第二间隔件材料层38B可以包括氧化物层。
参照图3D，可以通过蚀刻间隔件材料层38来形成间隔件39。可以使用回蚀工艺来蚀刻间隔件材料层38。当间隔件材料层38被蚀刻时，第三牺牲层33E可以被蚀刻，使得第一牺牲层33C可以被暴露。间隔件39可以包括第一间隔件39A、第二间隔件39B和第三间隔件39C。
参照图3E，可以通过经由狭缝SL去除第一牺牲层33C来形成第一开口OP1。第一牺牲层33C可以使用浸渍工艺(dip-out process)而被选择性地去除。当去除第一牺牲层33C时，第一源极层33A和第二源极层33B可以分别由第二牺牲层33D和第三牺牲层33E保护。
参照图3F，通过第一开口OP1暴露的存储器层34可以被蚀刻。结果，沟道层35可以通过第一开口OP1暴露。首先，可以使用干式清洁工艺(dry cleaning process)去除电荷阻挡层34A。当去除电荷阻挡层34A时，也可以去除第二牺牲层33D和第三牺牲层33E。结果，第一源极层33A和第二源极层33B可以通过第一开口OP1暴露。随后，数据存储层34B也可以使用浸渍工艺而被去除。当去除数据存储层34B时，也可以去除第三间隔件39C。随后，可以使用干式清洁工艺去除隧道绝缘层34C。当去除隧道绝缘层34C时，也可以去除第二间隔件39B。当去除存储器层34时，第一间隔件39A和初步保护图案37可以被部分去除，并且可以保留在狭缝SL的内壁上。
参照图3G，导电层40可以形成在狭缝SL和第一开口OP1中。导电层40可以包括多晶硅层。导电层40可以使用沉积工艺形成。导电层40可以足够厚以填充第一开口OP1并且在狭缝SL的中央区域开口。导电层40可以包括位于第一开口OP1中的接缝(seam)。
参照图3H，可以去除形成在狭缝SL中的导电层40的一部分。可以使用湿式蚀刻工艺来蚀刻导电层40。结果，源极结构33的第一牺牲层33C可以被第三源极层40A代替，从而可以形成包括第一源极层33A、第二源极层33B和第三源极层40A的源极结构33’。
当蚀刻导电层40时，也可以蚀刻第一源极层33A和第二源极层33B。源极结构33’的蚀刻表面可以具有球形形状。当蚀刻导电层40时，第一间隔件39A可以保护层叠结构ST。在蚀刻导电层40之后，可以使用剥离工艺去除第一间隔件39A。
参照图3I至3N，可以通过选择性地氧化源极结构33’来分别形成保护图案41A至41F。可以使用选择性氧化工艺来氧化源极结构33’的蚀刻表面，并且可以在蚀刻表面上形成保护图案41A至41F。
选择性氧化工艺可以是湿式氧化工艺、干式氧化工艺、自由基氧化工艺、等离子体氧化工艺或蒸汽氧化工艺。当使用选择性氧化工艺时，只有源极结构33’可以被选择性氧化，而不会氧化第一材料层31和第二材料层32。可以防止包括氮化物层的第一材料层31的氧化。当使用干式氧化工艺时，脱氯乙烯或三氯乙烷(TCA)可以用作催化剂。
保护图案41A至41F的厚度可以受到第一源极层33A、第二源极层33B和第三源极层40A的掺杂剂的浓度或种类的影响。因此，当形成第一源极层33A、第二源极层33B和第三源极层40A时，可以通过控制被包括在每一层中的掺杂剂的浓度和种类来形成具有各种形状的保护图案41A至41F。在下文中，将参照各个附图描述具有各种形状的保护图案41A至41F。此外，为了便于解释，将会在源极结构33’包括增加氧化速率的掺杂剂的假设下进行描述。
参照图3I，保护图案41A可以包括第一区域41A1、第二区域41A2和第三区域41A3。第一源极层33A可以比第三源极层40A具有更高的掺杂剂浓度，并且第三源极层40A可以比第二源极层33B具有更高的掺杂剂浓度。因此，第一区域41A1可以比第三区域41A3具有更大的厚度(T1>T3)，并且第三区域41A3可以比第二区域41A2具有更大的厚度(T3>T2)。
第二区域41A2可以包括第二源极层33B和层叠结构ST之间的界面。因为第二源极层33B在上述界面处没有被充分氧化，所以保护图案41A可能没有形成，或者可能比另一区域具有更小的厚度。因此，根据一个实施方式，预先形成初步保护图案，并且在这种状态下，可以通过对界面进行二次氧化来形成保护图案41A。
结果，第二区域41A2可以覆盖源极结构33’和层叠结构ST之间的界面。第二区域41A2可以在上述界面处具有足够的厚度。第二区域41A2可以具有在至/> 的范围内的厚度。第二区域41A2可以具有凸形形状。
参照图3J，保护图案41B可以包括第一区域41B1、第二区域41B2和第三区域41B3。第三源极层40A可以比第一源极层33A具有更高的掺杂剂浓度，并且第一源极层33A可以比第二源极层33B具有更高的掺杂剂浓度。因此，第三区域41B3可以比第一区域41B1具有更大的厚度(T3>T1)，并且第一区域41B1可以比第二区域41B2具有更大的厚度(T1>T2)。
参照图3K，保护图案41C可以包括第一区域41C1、第二区域41C2和第三区域41C3。第一源极层33A可以比第二源极层33B具有更高的掺杂剂浓度，并且第二源极层33B可以比第三源极层40A具有更高的掺杂剂浓度。因此，第一区域41C1可以比第二区域41C2具有更大的厚度(T1>T2)，并且第二区域41C2可以比第三区域41C3具有更大的厚度(T2>T3)。
参照图3L，保护图案41D可以包括第一区域41D1、第二区域41D2和第三区域41D3。第三源极层40A可以比第二源极层33B具有更高的掺杂剂浓度，并且第二源极层33B可以比第一源极层33A具有更高的掺杂剂浓度。因此，第三区域41D3可以比第二区域41D2具有更大的厚度(T3>T2)，并且第二区域41D2可以比第一区域41D1具有更大的厚度(T2>T1)。
参照图3M，保护图案41E可以包括第一区域41E1、第二区域41E2和第三区域41E3。第二源极层33B可以比第三源极层40A具有更高的掺杂剂浓度，并且第三源极层40A可以比第一源极层33A具有更高的掺杂剂浓度。因此，第二区域41E2可以比第三区域41E3具有更大的厚度(T2>T3)，并且第三区域41E3可以比第一区域41E1具有更大的厚度(T3>T1)。
参照图3N，保护图案41F可以包括第一区域41F1、第二区域41F2和第三区域41F3。第二源极层33B可以比第一源极层33A具有更高的掺杂剂浓度，并且第一源极层33A可以比第三源极层40A具有更高的掺杂剂浓度。因此，第二区域41F2可以比第一区域41F1具有更大的厚度(T2>T1)，并且第一区域41F1可以比第三区域41F3具有更大的厚度(T1>T3)。
随后，参照图3O，可以通过经由狭缝SL选择性地去除第一材料层31来形成第二开口OP2。例如，可以使用采用磷的湿式蚀刻工艺选择性地蚀刻第一材料层31。
当蚀刻第一材料层31时，蚀刻剂可能损坏源极结构33'。源极结构33'被蚀刻剂损坏的区域可以由多种因素确定，例如蚀刻工艺条件，叠层构造和蚀刻表面的形状。例如，蚀刻剂可以渗透到暴露在狭缝SL的底表面上的第一源极层33A中，从而损坏第一源极层33A(AT1)。当源极结构33′的蚀刻表面具有球形形状时，蚀刻剂可能渗透到球形的最宽部分中，并且与其对应的第三源极层40A可能被损坏(AT2)。当第三源极层40A在其中包括接缝时，可将蚀刻剂引入第三源极层40A的接缝中(AT2)。蚀刻剂可能渗透到狭缝SL和具有球形形状的蚀刻表面连接的连接部分中，从而损坏与其对应的第二源极层(AT3)。另外，蚀刻剂可能渗透到源极结构33′与层叠结构ST之间的界面中以损坏第二源极层33B(AT4)。
因此，根据本公开的实施方式，保护图案41可以形成在源极结构33’的蚀刻表面上，以防止源极结构33’的损坏。考虑到每个区域损坏的可能性，保护图案41可以形成为使得更可能被损坏的区域可以具有更大的厚度。保护图案41可以被实施为如上文分别参照图3I至图3N所述的保护图案41A至41F。
例如，当AT1类型具有高的损坏可能性时，第一区域(41A1至41C1和41F1)可以具有相对较大的厚度，如上文参照图3I至图3K和图3N所述。当AT2类型具有高的损坏可能性时，第三区域(41A3、41B3、41D3和41E3)可以具有相对较大的厚度，如上文参照图3I、图3J、图3L和图3M所述。例如，当AT3类型具有很高的损坏可能性时，第二区域(41C2至41F2)可以具有相对较大的厚度，如上文参照图3K和图3N所述。为此，可以控制第一源极层33A、第二源极层33B和第三源极层40A中的每一个的掺杂剂浓度。
参照图3P，第三材料层42可以形成在第二开口OP2中。第三材料层42可以包括诸如钨的金属膜、硅化物层、诸如钛、钽、氮化钛、氮化钽或氮化钨的屏障膜或其组合。此外，在形成第三材料层42之前，可以在第二开口OP2中另外形成存储器层。存储器层可以包括隧道绝缘层、数据存储层和电荷阻挡层中的至少一个。
随后，可以在狭缝SL中形成间隔件材料层43。间隔件材料层43可以包括绝缘材料，例如氧化物层。
参照图3Q，可以通过蚀刻间隔件材料层43来形成间隔件43A。可以使用回蚀工艺蚀刻间隔件材料层43。结果，间隔件材料层43的形成在狭缝SL的底表面上的区域可以被蚀刻，并且源极结构33’可以被暴露。
参照图3R，源极接触结构44可以形成在狭缝SL中。源极接触结构44可以形成为单层或多层。例如，在第一导电层形成在狭缝SL中之后，可以将第一导电层蚀刻到预定深度。随后，在第一导电层的蚀刻区域上形成屏障层之后，可以在屏障层中形成第二导电层。第一导电层可以包括多晶硅，并且第二导电层可以包括例如钨的金属层。
根据上述制造方法，可以形成根据保护图案41的区域具有不同厚度的保护图案41。此外，可以提供保护图案41以覆盖第一源极层33A、第二源极层33B和第三源极层40A之间的界面以及层叠结构ST和源极结构33’之间的界面。因此，可以防止源极结构33在制造工艺期间被损坏。
图4A和图4B是示出根据本公开的实施方式的制造半导体装置的方法的截面图。图4A可以对应于图3H，并且图4B可以对应于图3I至图3N。在下文中，对于上面已经提到的组件的任何重复的详细描述将被省略。
参照图4A，掺杂剂可以通过狭缝SL注入到源极结构33’中。如上所述，根据其区域而变化的保护图案的厚度可能受到第一源极层33A、第二源极层33B和第三源极层40A中的每一个的掺杂剂的浓度和种类的影响。因此，通过在形成保护图案之前向源极结构33’的蚀刻表面中另外注入掺杂剂，可以更精细地控制保护图案的形状。
根据一个实施方式，可以将促进氧化的掺杂剂注入到形成具有相对较大厚度的保护图案的期望区域。该掺杂剂可以包括磷(P)、砷(As)或硼(B)等。在另一个实施方式中，可以将抑制氧化的掺杂剂注入到形成具有相对较小厚度的保护图案的区域中。该掺杂剂可以包括氮(N)或碳(C)等。
可以使用离子注入工艺注入掺杂剂。注入掺杂剂的位置可以通过控制离子束被植入的位置来控制。通过垂直照射离子束，掺杂剂可以被注入到第一源极层33A中。另选地，通过以倾斜角或扭转角照射离子束，掺杂剂可以被注入到第二源极层33B或第三源极层40A中。对于各种实施方式，掺杂剂可以以1e14至1e17原子/cm2的浓度被植入。
参照图4B，可以选择性地氧化源极结构33’以形成保护图案41G。保护图案41G可以包括第一区域41G1、第二区域41G2和第三区域41G3。此外，另外注入到第一源极层33A中的掺杂剂可以允许第一区域41G1具有相对较大的厚度(T1)。第一区域41G1可以具有凸形形状。
然而，在该实施方式中，可以在形成第三源极层40A之后进行掺杂剂植入工艺。然而，本教导不限于此。可以在形成保护图案41G之前充分进行掺杂剂植入工艺。然而，掺杂剂植入工艺可以在图4A中的前一工艺之前执行。例如，可以在形成第三源极层40A之前注入掺杂剂。
图5是示出根据一个实施方式的存储器系统1000的框图。
如图5所示，存储器系统1000可以包括存储器装置1200和控制器1100。
存储器装置1200可以用于存储各种类型的数据，例如文本、图形和软件代码。存储器装置1200可以是非易失性存储器装置。此外，存储器装置1200可以包括参照图1至图4B描述的上述配置，并且可以通过参照图1至图4B描述的方法来制造。根据一个实施方式，存储器装置1200可以包括：源极结构；位线；层叠结构，其位于源极结构和位线之间；源极接触结构，其穿过层叠结构并且电联接到源极结构；和保护图案，其插置在源极接触结构和源极结构之间并且根据其区域具有变化的厚度。因为存储器装置1200以与上述方式相同的方式配置和制造，所以这里不再重复其详细描述。
控制器1100可以联接到主机和存储器装置1200，并且被配置为响应于来自主机的请求而访问存储器装置1200。例如，控制器1100可以控制存储器装置1200的读取操作、写入操作、擦除操作和后台操作。
控制器1100可以包括随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、纠错码(ECC)电路1140和存储器接口1150。
RAM 1110可以用作CPU 1120的工作存储器、存储器装置1200和主机之间的高速缓存存储器以及存储器装置1200和主机之间的缓冲存储器。作为参考，可以用静态随机存取存储器(SRAM)或只读存储器(ROM)等代替RAM 1110。
CPU 1120可以控制控制器1100的整体操作。例如，CPU 1120可以操作存储在RAM1110中的固件，例如闪存转换层(FTL)。
主机接口1130可以与主机进行接口连接。例如，控制器1100可以通过各种接口协议中的至少一种与主机通信，所述各种接口协议例如为通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、快速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强小型磁盘接口(ESDI)协议以及集成驱动电子设备(IDE)协议和私有协议等。
ECC电路1140可以使用纠错码(ECC)来检测和校正从存储器装置1200读取的数据中的错误。
存储器接口1150可以与存储器装置1200进行接口连接。例如，存储器接口1150可以包括NAND接口或NOR接口。
作为参考，控制器1100还可以包括用于临时存储数据的缓冲存储器(未示出)。缓冲存储器可以用于临时存储要从主机接口1130传输到外部装置的数据或者要从存储器接口1150传输到存储器装置1200的数据。此外，控制器1100还可以包括存储用于与主机进行接口连接的代码数据的ROM。
因为根据实施方式的存储器系统1000包括具有改进的集成密度和特性的存储器装置1200，所以存储器系统1000也可以相应地具有改进的集成密度和特性。
图6是示出根据本公开的实施方式的存储器系统1000’的配置的框图。在下文中，对于上面已经提到的组件的任何重复的详细描述将被省略。
参照图6，存储器系统1000’可以包括存储器装置1200’和控制器1100。控制器1100可以包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140和存储器接口1150。
存储器装置1200’可以是非易失性存储器装置。此外，存储器装置1200’可以包括参照图1至图4B描述的上述配置，并且可以通过参照图1至图4B描述的方法制造。根据一个实施方式，存储器装置1200’可以包括：源极结构；位线；层叠结构，其位于源极结构和位线之间；源极接触结构，其穿过层叠结构并且电联接到源极结构；和保护图案，其插置在源极接触结构和源极结构之间并且根据其区域具有变化的厚度。因为存储器装置1200’以与上述方式相同的方式配置和制造，所以这里不再重复其详细描述。
此外，存储器装置1200’可以是包括多个存储器芯片的多芯片封装。多个存储器芯片可以被分成多个组，其可以分别通过第一信道CH1至第k信道CHk与控制器1100通信。此外，被包括在单个组中的存储器芯片可以适于通过公共信道与控制器1100通信。作为参考，可以修改存储器系统1000’，使得每个存储器芯片可以联接到对应的单个信道。
如上所述，因为根据实施方式的存储器系统1000’包括具有改进的集成和特性的存储器装置1200’，所以存储器系统1000’的集成和特性也可以得到改进。特别地，根据本实施方式的存储器装置1200’可以形成为多芯片封装，由此可以增强其数据存储容量和驱动速度。
图7是示出根据实施方式的计算系统2000的配置的框图。在下文中，对于上面已经提到的组件的任何重复的详细描述将被省略。
如图7所示，计算系统2000可以包括存储器装置2100、CPU 2200、随机存取存储器(RAM)2300、用户接口2400、电源2500和系统总线2600。
存储器装置2100可以存储经由用户接口2400提供的数据、由CPU 2200处理的数据等。存储器装置2100可以通过系统总线2600电联接到CPU 2200、RAM 2300、用户接口2400和电源2500。例如，存储器装置2100可以经由控制器(未示出)联接到系统总线2600，或者直接联接到系统总线2600。当存储器装置2100直接联接到系统总线2600时，控制器的功能可以由CPU 2200和RAM 2300执行。
存储器装置2100可以是非易失性存储器。此外，存储器装置2100可以包括参照图1至图4B描述的上述配置，并且可以通过参照图1至图4B描述的方法来制造。根据一个实施方式，存储器装置2100可以包括：源极结构；位线；层叠结构，其位于源极结构和位线之间；源极接触结构，其穿过层叠结构并且电联接到源极结构；和保护图案，其插置在源极接触结构和源极结构之间，并且根据其区域具有变化的厚度。因为存储器装置2100以与上述方式相同的方式配置和制造，所以这里将省略其详细描述。
此外，如上面参照图6所述，存储器装置2100可以是由多个存储器芯片组成的多芯片封装。
具有上述配置的计算系统2000可以被设置为电子装置的各种元件中的一个，该电子装置例如为计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、游戏控制台、导航装置、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的装置、用于形成家庭网络的各种装置之一、用于形成计算机网络的各种电子装置之一、用于形成远程信息处理网络的各种电子装置之一或RFID装置等。
如上所述，因为根据实施方式的计算系统2000包括具有改进的集成和特性的存储器装置2100，所以计算系统2000的特性也可以得到改进。
图8是示出根据一个实施方式的计算系统3000的框图。
如图8所示，计算系统3000可以包括具有操作系统3200、应用3100、文件系统3300和转换层3400的软件层。计算系统3000可以包括诸如存储器装置3500的硬件层。
操作系统3200可以管理计算系统3000的软件和硬件资源。操作系统3200可以控制中央处理单元的程序执行。应用3100可以包括由计算系统3000执行的各种应用程序。应用3100可以是由操作系统3200执行的实用程序。
文件系统3300可以表示被配置为管理计算系统3000中存在的数据和文件的逻辑结构。文件系统3300可以根据给定的规则来组织文件或数据并且将其存储在存储器装置3500中。文件系统3300可以根据计算系统3000中使用的操作系统3200来确定。例如，当操作系统3200是基于Microsoft Windows的系统时，文件系统3300可以是文件分配表(FAT)或NT文件系统(NTFS)。另外，操作系统3200是Unix/Linux系统，文件系统3300可以是扩展文件系统(EXT)、Unix文件系统(UFS)或日志文件系统(JFS)等。
图8在单独的框中示出了操作系统3200、应用3100和文件系统3300。然而，应用3100和文件系统3300可以被包括在操作系统3200中。
响应于来自文件系统3300的请求，转换层3400可以将地址转换成适合存储器装置3500的形式。例如，转换层3400可以将由文件系统3300生成的逻辑地址转换成存储器装置3500的物理地址。逻辑地址和物理地址的映射信息可以存储在地址转换表中。例如，转换层3400可以是闪存转换层(FTL)或通用闪存存储链路层(ULL)等。
存储器装置3500可以是非易失性存储器。此外，存储器装置3500可以包括参照图1至图4B描述的上述配置，并且可以通过参照图1至图4B描述的方法来制造。根据一个实施方式，存储器装置3500可以包括：源极结构；位线；层叠结构，其位于源极结构和位线之间；源极接触结构，其穿过层叠结构并且电联接到源极结构；和保护图案，其插置在源极接触结构和源极结构之间并且根据其区域具有变化的厚度。因为存储器装置3500以与上述方式相同的方式配置和制造，所以这里将省略其详细描述。
具有上述配置的计算系统3000可以被划分成在上层区域中操作的操作系统层和在下层区域中操作的控制器层。应用3100、操作系统3200和文件系统3300可以被包括在操作系统层中，并且可以由计算系统3000的工作存储器驱动。转换层3400可以被包括在操作系统层或控制器层中。
如上所述，因为根据该实施方式的计算系统3000包括具有改进的集成密度和特性的存储器装置3500，所以计算系统3000的特性也可以得到改进。
根据本教导的各种实施方式，可以提供具有稳定结构和改进可靠性的半导体装置。此外，可以以较低的制造成本来简化制造半导体装置的方法。
对于本领域技术人员来说，显然，在不脱离本教导的精神或范围的情况下，可以对本教导的任何上述实施方式进行各种修改。因此，本教导旨在覆盖所有这些修改，只要它们落入所附权利要求及其等同物的范围内。
相关申请的交叉引用
本申请要求于2019年8月1日在韩国知识产权局提交的韩国专利申请No.10-2019-0094041的优先权，其全部公开内容通过引用结合于此。

Claims (30)

1.一种半导体装置，该半导体装置包括：
源极结构，该源极结构包括第一源极层、第二源极层和第三源极层；
位线；
层叠结构，该层叠结构位于所述源极结构和所述位线之间；
源极接触结构，该源极接触结构穿过所述层叠结构并且电联接到所述源极结构；以及
保护图案，该保护图案保护所述源极结构的表面，该保护图案插置在所述源极接触结构和所述源极结构之间，并且根据所述第一源极层、所述第二源极层和所述第三源极层中的每一个中所包括的掺杂剂而具有变化的厚度。
2.根据权利要求1所述的半导体装置，其中，所述源极结构包括与所述层叠结构间隔开的第一源极层、与所述层叠结构相邻的第二源极层以及插置在所述第一源极层和所述第二源极层之间的第三源极层，并且
其中，所述保护图案包括对应于所述第一源极层的第一区域、对应于所述第二源极层的第二区域以及对应于所述第三源极层的第三区域。
3.根据权利要求2所述的半导体装置，其中，所述第一区域比所述第二区域和所述第三区域中的每一个具有更大的厚度。
4.根据权利要求2所述的半导体装置，其中，所述第二区域比所述第一区域和所述第三区域中的每一个具有更大的厚度。
5.根据权利要求2所述的半导体装置，其中，所述第三区域比所述第一区域和所述第二区域中的每一个具有更大的厚度。
6.根据权利要求2所述的半导体装置，其中，所述第二区域具有朝向所述源极接触结构的凸形形状。
7.根据权利要求2所述的半导体装置，其中，所述第二区域在所述源极结构和所述层叠结构之间的界面处覆盖所述源极接触结构。
8.根据权利要求2所述的半导体装置，其中，所述第一源极层、所述第二源极层和所述第三源极层中所包括的所述掺杂剂的浓度彼此不同。
9.根据权利要求1所述的半导体装置，其中，所述保护图案包括绝缘材料。
10.根据权利要求1所述的半导体装置，其中，所述保护图案接触所述源极结构。
11.一种半导体装置，该半导体装置包括：
源极结构，该源极结构包括第一源极层、第二源极层和插置在所述第一源极层和所述第二源极层之间的第三源极层；
位线；
层叠结构，该层叠结构位于所述源极结构和所述位线之间；
源极接触结构，该源极接触结构穿过所述层叠结构并且电联接到所述源极结构；
绝缘间隔件，该绝缘间隔件围绕所述源极接触结构的侧壁；以及
保护图案，该保护图案保护所述源极结构的表面，该保护图案插置在所述绝缘间隔件和所述源极结构之间，并且在所述第一源极层、所述第二源极层和所述第三源极层之间的界面处覆盖由所述绝缘间隔件围绕的所述源极接触结构，
其中，所述保护图案根据所述第一源极层、所述第二源极层和所述第三源极层中的每一个中所包括的掺杂剂而具有变化的厚度。
12.根据权利要求11所述的半导体装置，其中，所述保护图案在所述层叠结构和所述源极结构之间的界面处覆盖由所述绝缘间隔件围绕的所述源极接触结构。
13.一种制造半导体装置的方法，该方法包括以下步骤：
形成包括牺牲层的源极结构；
在所述源极结构上方形成层叠结构；
形成穿过所述层叠结构并且暴露所述牺牲层的狭缝；
通过所述狭缝将所述牺牲层替换为第一源极层；
通过经由所述狭缝选择性地氧化所述源极结构而形成保护图案，所述保护图案根据所述源极结构中所包括的掺杂剂具有变化的厚度；以及
在所述狭缝中形成源极接触结构。
14.根据权利要求13所述的方法，其中，形成所述源极结构的步骤包括以下步骤：
形成第二源极层；
在所述第二源极层上形成所述牺牲层；以及
在所述牺牲层上形成第三源极层。
15.根据权利要求14所述的方法，其中，所述第一源极层、所述第二源极层和所述第三源极层被形成为使得所述第一源极层、所述第二源极层和所述第三源极层的掺杂剂浓度彼此不同。
16.根据权利要求14所述的方法，其中，所述保护图案被形成为包括对应于所述第一源极层的第一区域、对应于所述第二源极层的第二区域以及对应于所述第三源极层的第三区域。
17.根据权利要求16所述的方法，其中，所述保护图案被形成为使得所述第一区域比所述第二区域和所述第三区域中的每一个具有更大的厚度。
18.根据权利要求16所述的方法，其中，所述保护图案被形成为使得所述第二区域比所述第一区域和所述第三区域中的每一个具有更大的厚度。
19.根据权利要求16所述的方法，其中，所述保护图案被形成为使得所述第三区域比所述第一区域和所述第二区域中的每一个具有更大的厚度。
20.根据权利要求16所述的方法，其中，所述保护图案被形成为使得所述第三区域具有朝向所述第三源极层的凸形形状。
21.根据权利要求14所述的方法，其中，形成所述保护图案的步骤包括以下步骤：
通过选择性地氧化所述第三源极层而形成初步保护图案；以及
通过选择性地氧化所述第一源极层、所述第二源极层和所述第三源极层而形成所述保护图案。
22.根据权利要求13所述的方法，其中，形成所述保护图案的步骤使用以下各项工艺中的至少一项：
湿式氧化工艺；
干式氧化工艺；
自由基氧化工艺；
等离子体氧化工艺；以及
蒸汽氧化工艺。
23.根据权利要求13所述的方法，该方法还包括以下步骤：在形成所述保护图案之前，通过所述狭缝将掺杂剂植入所述源极结构。
24.根据权利要求13所述的方法，其中，形成所述第一源极层的步骤包括以下步骤：
通过去除所述牺牲层而形成开口；
在所述狭缝和所述开口中形成导电层；以及
通过蚀刻形成在所述狭缝中的所述导电层来形成所述第一源极层。
25.一种制造半导体装置的方法，该方法包括以下步骤：
形成源极结构，该源极结构包括第一源极层、第二源极层和插置在所述第一源极层和所述第二源极层之间的牺牲层；
形成层叠结构，该层叠结构包括交替层叠在所述源极结构上方的第一材料层和第二材料层；
形成穿过所述层叠结构并且暴露所述牺牲层的狭缝；
通过所述狭缝将所述牺牲层替换为第三源极层；
通过经由所述狭缝选择性地氧化所述第一源极层、所述第二源极层和所述第三源极层而形成覆盖所述第一源极层、所述第二源极层和所述第三源极层之间的界面的保护图案，其中，所述保护图案根据所述第一源极层、所述第二源极层和所述第三源极层中的每一个中所包括的掺杂剂而具有变化的厚度；以及
在所述狭缝中形成源极接触结构。
26.根据权利要求25所述的方法，其中，所述保护图案被形成为覆盖所述源极结构和所述层叠结构之间的界面。
27.根据权利要求25所述的方法，其中，所述第一源极层、所述第二源极层和所述第三源极层被形成为使得所述第一源极层、所述第二源极层和所述第三源极层的掺杂剂浓度彼此不同。
28.根据权利要求25所述的方法，其中，将所述牺牲层替换为所述第三源极层的步骤包括以下步骤：
通过去除所述牺牲层而形成第一开口；
在所述第一开口和所述狭缝中形成导电层；以及
通过蚀刻形成在所述狭缝中的所述导电层来形成所述第三源极层。
29.根据权利要求28所述的方法，其中，形成所述保护图案的步骤包括以下步骤：选择性地氧化所述第一源极层、所述第二源极层和所述第三源极层的蚀刻表面。
30.根据权利要求25所述的方法，该方法还包括以下步骤：
通过经由所述狭缝去除所述第一材料层来形成第二开口；以及
在所述第二开口中形成第三材料层，
其中，当形成所述第二开口时，所述第一源极层、所述第二源极层和所述第三源极层由所述保护图案保护。
CN202010411141.8A 2019-08-01 2020-05-15 半导体装置及其制造方法 Active CN112310197B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190094041A KR20210015343A (ko) 2019-08-01 2019-08-01 반도체 장치 및 반도체 장치의 제조 방법
KR10-2019-0094041 2019-08-01

Publications (2)

Publication Number Publication Date
CN112310197A CN112310197A (zh) 2021-02-02
CN112310197B true CN112310197B (zh) 2024-01-26

Family

ID=74260569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010411141.8A Active CN112310197B (zh) 2019-08-01 2020-05-15 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US11296188B2 (zh)
KR (1) KR20210015343A (zh)
CN (1) CN112310197B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210151373A (ko) * 2020-06-05 2021-12-14 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US11631740B2 (en) * 2020-11-13 2023-04-18 Micron Technology, Inc. Memory array and method used in forming a memory array comprising strings of memory cells

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法
CN109148472A (zh) * 2017-06-16 2019-01-04 爱思开海力士有限公司 半导体装置及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160025842A (ko) 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR102298605B1 (ko) * 2015-01-14 2021-09-06 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
KR102451170B1 (ko) * 2015-09-22 2022-10-06 삼성전자주식회사 3차원 반도체 메모리 장치
KR20190013025A (ko) * 2017-07-31 2019-02-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102533146B1 (ko) * 2017-12-08 2023-05-18 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR102616051B1 (ko) 2018-08-10 2023-12-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法
CN109148472A (zh) * 2017-06-16 2019-01-04 爱思开海力士有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
KR20210015343A (ko) 2021-02-10
CN112310197A (zh) 2021-02-02
US20210036109A1 (en) 2021-02-04
US11296188B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
US10643844B2 (en) Semiconductor device and method for manufacturing the same
US20220238535A1 (en) Semiconductor device
CN110310959B (zh) 半导体器件及其制造方法
US10256115B2 (en) Method of manufacturing semiconductor device
US10014058B2 (en) Semiconductor device and method of manufacturing the same
KR102535100B1 (ko) 반도체 장치 및 그 제조 방법
CN108630694B (zh) 半导体器件及其制造方法
US11751390B2 (en) Manufacturing method of semiconductor device including stepping structure and supporting structure
CN112310197B (zh) 半导体装置及其制造方法
CN112201659B (zh) 半导体装置以及制造半导体装置的方法
US11770931B2 (en) Semiconductor device and manufacturing method of the semiconductor device
CN111916459B (zh) 半导体装置的制造方法
CN112864160B (zh) 半导体装置及半导体装置的制造方法
US11587941B2 (en) Method of planarizing insulating layer for memory device
CN113078162B (zh) 半导体装置及该半导体装置的制造方法
US11574920B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20240213149A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN118251014A (zh) 半导体装置
CN116096090A (zh) 三维半导体存储器装置的制造方法
KR20220120974A (ko) 메모리 장치 및 그 제조방법
CN116896897A (zh) 制造半导体存储器装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant