CN109742084A - 电子设备、三维存储器及其制作方法 - Google Patents

Abstract

本发明提供了一种电子设备、三维存储器及其制作方法，该制作方法包括如下步骤：在衬底上的堆叠层上制作功能孔，堆叠层包括依次层叠在衬底上的牺牲层和绝缘层，功能孔贯穿堆叠层并延伸进入衬底，在功能孔底部制作形成外延结构；在功能孔的侧壁和外延结构的表面上制作存储层和沟道层，对功能孔进行第一次刻蚀，移除外延结构表面中部的存储层和沟道层，并移除部分外延结构，使得外延结构顶部形成凹槽，使得外延结构包括底部部分和侧壁部分，相对的侧壁部分和底部部分共同围合形成凹槽，侧壁部分与牺牲层对应；对功能孔进行第二次刻蚀，移除沟道层和外延结构的侧壁部分。通过上述设置，从而能避免在功能孔的内壁上形成空洞，防止漏电。

Description

电子设备、三维存储器及其制作方法

技术领域

本发明属于半导体技术领域，尤其涉及一种电子设备、三维存储器及其制作方法。

背景技术

随着科技的发展，二维存储器件由于存储密度的限制，不能满足存储越来越多的大容量的文件和数据的要求。业界提出了三维(3D)存储器件的结构设计，其原理是将原来的二维存储器件进行堆叠，由面状变为体状，可以显著的提高集成密度。

三维存储器件包括多个层叠在衬底上的氧化物和氮化物的堆叠层，以及在堆叠层中制作的沟道孔(Channel hole)、虚拟沟道孔(Dummy Channel hole)和沟槽(trench)。在制作虚拟沟道孔和沟槽时，会在虚拟沟道孔和沟槽内制作外延结构，目前的工艺由于刻蚀虚拟沟道孔或沟槽时残留的刻蚀液清洗不干净，以及后续的离子注入、氧化等工序留下的杂质附着在虚拟沟道孔或沟槽的内壁上，在制作外延结构时，杂质影响外延结构的形成，可能会在虚拟沟道孔和沟槽内壁与外延结构之间形成空洞(Void)，导致后续制作的底部选择栅极(BSG)与衬底之间被电压击穿而漏电(leakage)。

发明内容

本发明的目的是提供一种电子设备、三维存储器及其制作方法，避免在虚拟沟道孔或沟槽内壁上形成空洞，防止漏电。

为实现本发明的目的，本发明提供了如下的技术方案：

第一方面，本发明实施例提供了一种三维存储器的制作方法，包括如下步骤：在衬底上的堆叠层上制作功能孔，所述堆叠层包括依次层叠在所述衬底上的牺牲层和绝缘层，所述功能孔贯穿所述堆叠层并延伸进入所述衬底，在所述功能孔底部制作形成外延结构；在所述功能孔的侧壁和所述外延结构的表面上制作存储层和沟道层，对所述功能孔进行第一次刻蚀，移除所述外延结构表面中部的所述存储层和所述沟道层，并移除部分所述外延结构，使得所述外延结构顶部形成凹槽，使得所述外延结构包括底部部分和侧壁部分，相对的所述侧壁部分和底部部分共同围合形成所述凹槽，所述侧壁部分与所述牺牲层对应；对所述功能孔进行第二次刻蚀，移除所述沟道层和所述外延结构的所述侧壁部分。

其中，该制作方法还包括步骤如下：在所述功能孔内壁形成半导体通道层，所述半导体通道层覆盖所述存储层和与所述牺牲层对应的所述功能孔侧壁，所述半导体通道层围合一空间，向所述半导体通道层围合的空间内填充隔离层。

其中，所述功能孔为所述三维存储器的虚拟沟道孔或沟道孔，所述制作方法还包括步骤如下：移除所述牺牲层，并移除与所述牺牲层留下的镂空结构对应的所述功能孔内壁处的所述半导体通道层。

其中，所述功能孔为所述三维存储器的沟槽，所述三维存储器还包括被所述沟槽围合形成的内区和位于所述沟槽外周的外区，所述制作方法还包括步骤如下：移除所述外区的所述牺牲层，保留所述内区的所述牺牲层，并移除与所述外区的所述牺牲层留下的镂空结构对应的所述沟槽内壁处的所述半导体通道层。

其中，该制作方法还包括步骤如下：向所述氮化物层留下的镂空结构中填充金属，形成栅极层。

其中，移除所述多晶硅层时采用氧化工艺进行。

其中，在移除所述功能孔的侧壁上与氮化物层对应的所述外延结构时，采用各向同性工艺，同时移除所述功能孔底部的部分所述外延结构，以使所述外延结构形成中间凹边缘高的结构。

其中，所述牺牲层为氮化物层，所述绝缘层为氧化物层。

其中，所述半导体通道层为多晶硅层，所述隔离层为氧化物。

第二方面，本发明实施例还提供了一种三维存储器，包括衬底和堆叠层，所述堆叠层包括依次层叠在所述衬底上的绝缘层和栅极层，所述堆叠层上设有功能孔，所述功能孔贯穿所述堆叠层并延伸进入部分所述衬底，所述功能孔底部设有外延结构，所述功能孔内还填充有隔离层，所述隔离层与所述栅极层连接。

其中，所述隔离层将存储层和所述外延结构隔离开。

其中，所述功能孔为所述三维存储器的虚拟沟道孔或沟道孔，所述栅极层位于所述虚拟沟道孔或所述沟道孔四周。

其中，所述功能孔为所述三维存储器的沟槽，所述三维存储器还包括被所述沟槽围合形成的内区和位于所述沟槽外周的外区，所述栅极层位于所述外区，所述内区设有牺牲层，所述牺牲层与所述栅极层同层，所述沟槽对应所述牺牲层的内壁上设有半导体通道层。

其中，所述外延结构呈中间凹边缘高的结构，所述外延结构表面形成有半导体通道层。

第三方面，本发明实施例还提供了一种电子设备，包括第二方面各种实施例中任一项所述的三维存储器。

通过制作外延结构并形成侧壁部分，且在第二次刻蚀时移除侧壁部分，由于侧壁部分与牺牲层对应，使得在后续制作形成的三维存储器结构中，侧壁部分被移除，功能孔内壁上残留的杂质也跟随而被带出，从而能避免在功能孔的内壁上形成空洞，防止漏电。

附图说明

为了更清楚地说明本发明实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是一种实施例制作的三维存储器的横截面结构示意图；

图2是一种实施例制作的三维存储器的一个步骤中的横截面结构示意图；

图3是一种实施例制作的三维存储器的一个步骤中的横截面结构示意图；

图4是一种实施例制作的三维存储器的一个步骤中的横截面结构示意图；

图5是一种实施例制作的三维存储器的一个步骤中的横截面结构示意图；

图6是一种实施例制作的三维存储器的一个步骤中的横截面结构示意图；

图7是一种实施例制作的三维存储器的一个步骤中的横截面结构示意图；

图8是一种实施例制作的三维存储器的一个步骤中的横截面结构示意图；

图9是一种实施例制作的三维存储器的一个步骤中的横截面结构示意图；

图10是一种实施例的三维存储器的俯视结构示意图。

具体实施方式

下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

请参考图1，现有的三维存储器在制作时，由于刻蚀虚拟沟道孔或沟槽时残留的刻蚀液清洗不干净，以及后续的离子注入、氧化等工序留下的杂质附着在虚拟沟道孔或沟槽的内壁上，在制作外延结构时，杂质影响外延结构的形成，使得在底部选择栅与外延结构之间形成空洞，空洞会导致底部选择栅与衬底之间的电压击穿而漏电。

为了解决上述漏电问题，本发明第一实施例提供一种三维存储器的制作方法，包括如下步骤：请参考图2，在衬底10上的堆叠层上制作功能孔101，所述堆叠层包括依次层叠在所述衬底10上的绝缘层11和牺牲层12，本实施例中，所述绝缘层11为氧化物层，例如氧化硅，所述牺牲层12为氮化物层，例如氮化硅，衬底10的材料例如可以为硅。然而，本发明不限于此，上述材料仅作为示范性实施例。

以堆叠层选择为氮化硅和氧化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底10上交替沉积氮化硅和氧化硅，得到堆叠层。制作功能孔101的工艺可以为光刻，光刻的过程可以是各种已知的合适步骤。例如，在堆叠层顶部覆盖光阻层后进行曝光，然后进行刻蚀。在所述功能孔101底部制作形成外延结构13，在所述功能孔101的侧壁和所述外延结构13的表面上制作存储层和沟道层17。其中外延结构13的材料例如可以为硅。形成外延结构13的方式例如是选择性外延生长(SelectiveEpitaxial Growth，SEG)。存储层包括从功能孔101的侧壁依次层叠制作的阻挡层14、电荷捕获层15和隧穿层16，阻挡层14和隧穿层16的材料例如可以为氧化硅，电荷捕捉层15的材料例如可以为氮化硅，形成氧化硅-氮化硅-氧化硅(ONO)结构。沟道层17的材料例如可以为多晶硅。对所述功能孔101进行第一次刻蚀，移除所述外延结构13表面中部的所述存储层和所述沟道层17，并移除部分所述外延结构13，使得所述外延结构顶部形成凹槽，使得外延结构13包括底部部分131和侧壁部分132，相对的侧壁部分132及底部部分132共同围合形成所述凹槽，所述侧壁部分132与所述牺牲层12对应。

请参考图3，并结合图2，对所述功能孔101进行第二次刻蚀，移除所述沟道层17和所述外延结构13的所述侧壁部分132。

通过制作外延结构13并形成侧壁部分132，且在第二次刻蚀时移除侧壁部分132，由于侧壁部分132与牺牲层12对应，使得在后续制作形成的三维存储器结构中，侧壁部分132被移除，功能孔101内壁上残留的杂质也跟随而被带出，从而能避免在功能孔101的内壁上形成空洞，防止漏电。

本实施例中，相比于现有的制作方法，本实施例中的制作方法制作功能孔101时，可以将功能孔101的关键尺寸(critical dimension)做的更大一些。具体的，可以在版图设计时，设计功能孔101的关键尺寸。优选的功能孔101的关键尺寸为100nm-300nm，进一步优选的，功能孔101的关键尺寸为150nm-250nm，进一步优选的，功能孔101的关键尺寸为200nm。当功能孔101为圆形孔时，其关键尺寸为直径，当功能孔101为矩形孔时，其关键尺寸为长或宽。通过关键尺寸更大的功能孔101进行第一次刻蚀，可以将外延结构13刻蚀的更深，如图2所示，外延结构13顶部上被刻蚀形成的凹槽的底壁可以延伸到比衬底10的上表面更深的位置，从而使得外延结构13的侧壁部分132覆盖在牺牲层12对应的功能孔101的侧壁上，将残留的杂质包裹起来。如图3所示，在第二次刻蚀时，将外延结构13的侧壁部分132移除，从而一并移除了侧壁部分132上残留的杂质。

本实施例中，在移除所述功能孔101的侧壁上与牺牲层12对应的所述外延结构13时，采用各向同性工艺，同时移除所述功能孔101底部的部分所述外延结构13，以使所述外延结构13形成中间凹边缘高的结构。

本实施例中，在制作三维存储器时，还包括制作沟道孔(Channel hole，CH)的步骤，沟道孔用于形成三维存储器的存储区域，即在沟道孔内形成和本实施例类似的外延结构13、阻挡层14、电荷捕获层15、隧穿层16和沟道层17。制作沟道孔的步骤与制作功能孔101的步骤同时进行，故也在功能孔101内形成了与沟道孔基本相同的结构，在功能孔内形成的上述各层结构主要用于支撑堆叠层，形成支撑柱。在其他实施例中，功能孔101内可仅填充一种物质，例如氧化物，能起到支撑作用即可。

本实施例中，第一次刻蚀时，优选使用干法刻蚀工艺，在第二次刻蚀时，优选采用湿法刻蚀工艺。

应当理解的，本实施例中所述的绝缘层11和牺牲层12为多个且交替层叠在衬底10上形成堆叠层，为便于描述，除非特别说明，否则绝缘层11为与衬底10贴合，牺牲层12层叠在绝缘层11。换而言之，绝缘层11和牺牲层12均为最靠近衬底10的结构，其中牺牲层12在后续的工艺中将被移除并填充金属，形成底部选择栅极(BSG)。

进一步的，请参考图4，在三维存储器的制作方法的一个实施例中，该制作方法还包括步骤如下：在所述功能孔101内壁形成半导体通道层20，所述半导体通道层20覆盖所述存储层和与所述牺牲层12对应的所述功能孔101侧壁。

制作半导体通道层20的工艺可以为沉积工艺，具体的，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法。在前述已经移除的沟道层17和外延结构13的侧壁部分132的基础上，在存储层，具体而言在隧穿层16上，以及在外延结构13表面，以及外延结构13的侧壁部分132对应的功能孔101的侧壁处，沉积一层半导体通道层20，半导体通道层20在上述各个位置的厚度基本一致。半导体通道层20可以为多晶硅层。

请参考图5，进一步的，向所述半导体通道层20围合的空间内填充隔离层18。隔离层18可以为氧化物，例如氧化硅。

填充隔离层18的作用是封闭功能孔101，使得功能孔101可作为支撑柱起支撑作用，此外，隔离层18还可起到绝缘的作用，进一步隔离后续形成的的第一栅极层11和衬底10，避免漏电。在填充的隔离层18的内部还会形成一个空洞181。由于制作功能孔101时，功能孔101的孔壁下方对应牺牲层12的外延结构13的侧壁部分132被移除，而孔壁上方还保留有存储层的结构，且半导体通道层20的厚度基本一致，使得下方的功能孔101孔壁的宽度或直径比上方设有存储层处的孔壁更大。而填充隔离层18是各向同性的，也就是提供给各个位置的流量基本相同，覆盖在半导体通道层20各个位置的隔离层18的厚度基本一致，这样就导致宽度或直径更大的孔壁的中部形成一空洞181。这个空洞形成在隔离层18的中部，而不是现有技术中的形成在功能孔101的侧壁，因此，不会造成漏电风险。

一种实施例中，请参考图10，所述功能孔101为所述三维存储器的虚拟沟道孔或沟道孔(为与虚拟沟道孔区别，使用标号103标识)，所述三维存储器还包括数量比所述虚拟沟道孔更多的沟道孔103，虚拟沟道孔101通常制作在多个沟道孔103阵列的外围，且所述沟道孔103用于形成存储区域，虚拟沟道孔101主要用于形成支撑结构。在制作过程中，虚拟沟道孔101内的各层结构是在制作沟道孔103的同时顺带制作的，如此可以减少一步专门制作虚拟沟道孔101内的结构的工序，当然，也可以单独设一个工序制作虚拟沟道孔101，即制作沟道孔101与虚拟沟道孔103分步进行。

进一步的，请参考图6，本实施例的所述制作方法还包括步骤如下：移除所述牺牲层12。进一步的，请参考图7，除了移除牺牲层12之外还移除与所述牺牲层12留下的镂空结构对应的所述功能孔101内壁处的所述半导体通道层20。

其中移除牺牲层12的工艺采用现有工艺，例如磷酸电解等。本实施例的牺牲层12均进行移除，移除牺牲层12后，留下的绝缘层11由虚拟沟道孔101的结构支撑，即存储层、半导体通道层20和隔离层18形成的支撑柱支撑。形成所述隔离层18将存储层和所述外延结构13隔离开的结构。

进一步的，请参考图8和图9，一种实施例提供的三维存储器的制作方法，还包括步骤如下：向所述牺牲层12留下的镂空结构中填充金属，该金属可以为钨，也可以为铜，形成栅极层12’。

通过上述步骤，制作形成的三维存储器的功能孔101，即虚拟沟道孔或沟道孔中不会有漏电风险，提高了三维存储器的可靠性。

另一种实施例中，请参考图10，所述功能孔所述三维存储器的沟槽102(为与其他实施例区别，本实施例的沟槽使用标号102标识)，所述三维存储器还包括被所述沟槽102围合形成的内区105和位于所述沟槽102外周的外区106。其中沟槽102的作用除了用作支撑外，还具有阻隔的作用，用作阻隔栅，内区105和外区106的堆叠层的结构不同。

进一步的，请参考图9，本实施例的所述制作方法还包括步骤如下：移除所述外区106的所述牺牲层12，保留所述内区105的所述牺牲层12，并移除与所述外区106的所述牺牲层12留下的镂空结构对应的所述沟槽102内壁处的所述半导体通道层20。

请一并参考图9和图10，本实施例的沟槽102与前述的虚拟沟道孔和沟道孔内的结构基本相同，参照即可，制作时也与沟道孔103同时制作。与虚拟沟道孔101的实施例不同的是，沟槽102形成连续延伸并围合一个空间的结构，即连续延伸的沟槽102围合形成内区105，连续延伸的沟槽102的外周区域为外区106，在外区106也可以制作虚拟沟道孔101。其中内区105和外区106具有不同的功能，内区105内不移除牺牲层12，后续不制作栅极层12’，不参与导电；外区106移除牺牲层12，后续在牺牲层12留下的镂空结构中制作栅极层12’，栅极层12’用于导电。本实施例中，由于内区105的牺牲层12保留，因此，本实施例中的沟槽102内的半导体通道层20与内区105的牺牲层12对应的位置也不需要进行移除，简化工序。

本实施例中，移除所述半导体通道层20时采用氧化工艺进行。在移除与氮化物12的镂空结构对应的半导体通道层20时，同时还可以移除与绝缘层11对应的半导体通道层20，使得隔离层18可以覆盖到绝缘层11，由于隔离层18具有绝缘作用，可增加后续制作的栅极层12’与衬底10之间的导电距离，进一步降低电压击穿风险，防止漏电效果更好。

本发明实施例还提供了一种电子设备，包括本发明实施例所述的三维存储器。具体而言，电子设备可以为电子计算机、智能手机、智能电视、智能机顶盒、电子数码相机等具有存储装置的设备。本实施例的电子设备通常还包括中央处理器(CPU)、输入输出装置、显示装置等。本发明实施例提供的3D NAND存储器通过封装等工艺制作形成闪存等存储装置，存储装置用于存储文件或数据，并供中央处理器调用，通过输入输出装置的输入指令或输出信号，显示装置将信号可视化，实现电子设备的各种功能。本实施例提供的电子设备中的三维存储器虚拟沟道孔或沟槽中不会有漏电风险，提高了三维存储器的可靠性，从而使得电子设备的可靠性提高。

请参考图8，本发明实施例还提供了一种三维存储器，包括衬底10和堆叠层，所述堆叠层包括依次层叠在所述衬底上的绝缘层11和栅极层12’，所述堆叠层上设有功能孔101，所述功能孔101贯穿所述堆叠层并延伸进入部分所述衬底10，所述功能孔101底部设有外延结构13，所述功能孔101内还填充有隔离层18，所述隔离层18与所述栅极层12’连接。形成所述隔离层18将存储层和所述外延结构13隔离开的结构。

本实施例中，通过在功能孔101内填充隔离层18，且隔离层18与栅极层12’连接，即隔离层18填充至与功能孔101与栅极层12’对应的侧壁，相比于现有技术中与栅极层12’连接的是外延结构13而言，可使得与功能孔101内栅极层12’对应的侧壁上不会形成空洞，避免电压击穿而导致栅极层12’到衬底10之间漏电，提高了三维存储器的可靠性。

一种实施例中，请参考图8和图10，所述功能孔101为所述三维存储器的虚拟沟道孔，所述栅极层12’位于所述虚拟沟道孔101或所述沟道孔103四周。

一种实施例中，请参考图9和图10，所述功能孔为所述三维存储器的沟槽102，所述三维存储器还包括被所述沟槽102围合形成的内区105和位于所述沟槽102外周的外区106，所述栅极层12’位于所述外区106，所述内区105设有牺牲层12，所述牺牲层12与所述栅极层12’同层，所述沟槽102对应所述牺牲层12的内壁上设有半导体通道层20。

一种实施例中，请参考图8或图9，所述外延结构13呈中间凹边缘高的结构，所述外延结构13表面层叠半导体通道层20。

以上所揭露的仅为本发明一种较佳实施方式而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施方式的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (12)

1.一种三维存储器的制作方法，其特征在于，包括如下步骤：

在衬底上的堆叠层上制作功能孔，所述堆叠层包括依次层叠在所述衬底上的牺牲层和绝缘层，所述功能孔贯穿所述堆叠层并延伸进入所述衬底，在所述功能孔底部制作形成外延结构；

在所述功能孔的侧壁和所述外延结构的表面上制作存储层和沟道层，对所述功能孔进行第一次刻蚀，移除所述外延结构表面中部的所述存储层和所述沟道层，并移除部分所述外延结构，使得所述外延结构顶部形成凹槽，使得所述外延结构包括底部部分和侧壁部分，相对的所述侧壁部分和底部部分共同围合形成所述凹槽，所述侧壁部分与所述牺牲层对应；

对所述功能孔进行第二次刻蚀，移除所述沟道层和所述外延结构的所述侧壁部分。

2.如权利要求2所述的三维存储器的制作方法，其特征在于，还包括步骤如下：

在所述功能孔内壁形成半导体通道层，所述半导体通道层覆盖所述存储层和与所述牺牲层对应的所述功能孔侧壁，所述半导体通道层围合一空间，向所述半导体通道层围合的空间内填充隔离层。

3.如权利要求2所述的三维存储器的制作方法，其特征在于，所述功能孔为所述三维存储器的虚拟沟道孔或沟道孔，所述制作方法还包括步骤如下：

移除所述牺牲层，并移除与所述牺牲层留下的镂空结构对应的所述功能孔内壁处的所述半导体通道层。

4.如权利要求2所述的三维存储器的制作方法，其特征在于，所述功能孔为所述三维存储器的沟槽，所述三维存储器还包括被所述沟槽围合形成的内区和位于所述沟槽外周的外区，所述制作方法还包括步骤如下：

移除所述外区的所述牺牲层，保留所述内区的所述牺牲层，并移除与所述外区的所述牺牲层留下的镂空结构对应的所述沟槽内壁处的所述半导体通道层。

5.如权利要求3或4所述的三维存储器的制作方法，其特征在于，还包括步骤如下：

向所述氮化物层留下的镂空结构中填充金属，形成栅极层。

6.如权利要求1所述的三维存储器的制作方法，其特征在于，在移除所述功能孔的侧壁上与氮化物层对应的所述外延结构时，采用各向同性工艺，同时移除所述功能孔底部的部分所述外延结构，以使所述外延结构形成中间凹边缘高的结构。

7.一种三维存储器，其特征在于，包括衬底和堆叠层，所述堆叠层包括依次层叠在所述衬底上的绝缘层和栅极层，所述堆叠层上设有功能孔，所述功能孔贯穿所述堆叠层并延伸进入部分所述衬底，所述功能孔底部设有外延结构，所述功能孔内还填充有隔离层，所述隔离层与所述栅极层连接。

8.如权利要求7所述的三维存储器，所述隔离层将存储层和所述外延结构隔离开。

9.如权利要求7所述的三维存储器，其特征在于，所述功能孔为所述三维存储器的虚拟沟道孔或沟道孔，所述栅极层位于所述虚拟沟道孔或所述沟道孔四周。

10.如权利要求7所述的三维存储器，其特征在于，所述功能孔为所述三维存储器的沟槽，所述三维存储器还包括被所述沟槽围合形成的内区和位于所述沟槽外周的外区，所述栅极层位于所述外区，所述内区设有牺牲层，所述牺牲层与所述栅极层同层，所述沟槽对应所述牺牲层的内壁上设有半导体通道层。

11.如权利要求7至10任一项所述的三维存储器，其特征在于，所述外延结构呈中间凹边缘高的结构，所述外延结构表面形成有半导体通道层。

12.一种电子设备，其特征在于，包括如权利要求7至11任一项所述的三维存储器。