CN107591407A - 一种3d nand存储器及其制造方法 - Google Patents
一种3d nand存储器及其制造方法 Download PDFInfo
- Publication number
- CN107591407A CN107591407A CN201710775534.5A CN201710775534A CN107591407A CN 107591407 A CN107591407 A CN 107591407A CN 201710775534 A CN201710775534 A CN 201710775534A CN 107591407 A CN107591407 A CN 107591407A
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial structure
- substrate
- interlayer
- raceway groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 164
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 97
- 239000011229 interlayer Substances 0.000 claims abstract description 46
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 230000000717 retained effect Effects 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims description 2
- 239000002253 acid Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910003978 SiClx Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种3D NAND存储器及其制造方法，在形成沟道孔之后，先形成第一外延结构，而后，在沟道孔的内壁上形成氧化硅的隔层，而后在第一外延结构之上形成第二外延结构，由于第一外延结构的上表面低于堆叠层中第一层氮化硅层的上表面，使得沟道底部大部分的外延结构与底部氮化硅层之间都存在有氧化硅的隔层，这样，在后续去除堆叠层的氮化硅层时，上部的外延结构被氧化硅的隔层保护，避免外延结构被过多的侧掏，有利于后续替换工艺的进行，进而提高器件整体的性能。
Description
技术领域
本发明涉及3D存储器及其制造领域，特别涉及一种3D NAND存储器及其制造方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。
在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构。参考图1，在形成3D NAND存储器时，首先，在衬底100上形成氮化硅(SiN)层1101和氧化硅(SiO2)层1102的堆叠层110；而后，在堆叠层110中形成沟道孔(Channel hole)120，该沟道孔120用来形成存储区，在沟道孔的底部需要先通过选择性外延生长(Selective Epitaxial Growth)形成外延硅结构130，通常该结构130称作SEG，而后在外延硅结构130上形成存储区；之后，通过栅线(gate line)(图未示出)，参考图2所示，将堆叠层110中的氮化硅层1102去除，并去除氮化硅层的区域将被置换为金属层，作为存储器件的控制栅极。
在去除堆叠层中的氮化硅层时，选择对氮化硅和氧化硅的高选择比的酸液，实现去除氮化硅的同时，避免氧化硅的去除。然而，在去除氮化硅的同时，不可避免的会对外延硅结构造成损失，参考图2所示，外延硅结构130形成侧向掏空132，沟道孔底部的外延硅结构对整个堆叠层110起到支撑的作用，侧向掏空132的存在会影响器件的性能，而当侧向掏空132到一定程度时，还会导致堆叠的倒塌，影响器件的形成。
发明内容
有鉴于此，本发明的目的在于提供一种3D NAND存储器及其制造方法，避免外延结构的侧向掏空，提高器件的性能。
为实现上述目的，本发明有如下技术方案：
一种3D NAND存储器的制造方法，包括：
提供衬底，所述衬底上形成有氮化硅层和氧化硅层交替层叠的堆叠层；
刻蚀所述堆叠层，以形成沟道孔，所述沟道孔暴露所述衬底；
采用选择性外延生长在沟道孔的底部形成第一外延结构，所述第一外延结构的上表面低于堆叠层中第一层氮化硅层的上表面；
在沟道孔的侧壁上形成氧化硅的隔层；
采用选择性外延生长在第一外延结构上形成第二外延结构；
去除沟道孔中暴露的氧化硅的隔层，并在第二外延结构上形成存储区。
可选地，所述衬底与所述堆叠层之间还形成有底层氧化物层，所述刻蚀所述堆叠层包括：刻蚀所述堆叠层以及底层氧化物层，直至暴露所述衬底；所述第一外延结构的上表面与底层氧化物层的上表面齐平。
可选地，所述在沟道孔的侧壁上形成氧化硅的隔层，包括：
进行氧化硅的隔层的沉积；
刻蚀所述氧化硅的隔层，以仅在沟道孔的侧壁保留所述氧化硅的隔层。
可选地，所述氧化硅的隔层的沉积包括：
采用原子层沉积的方法进行氧化硅的隔层的沉积。
可选地，所述衬底为硅衬底，所述第一外延结构和所述第二外延结构为外延硅。
可选地，在第二外延结构上形成存储区之后，还包括：
形成栅线缝隙，并通过栅线缝隙去除所述堆叠层中的氮化硅层，并形成替代氧化硅层的金属层。
可选地，所述金属层的材料为钨。
一种3D NAND存储器，包括：
衬底；
所述衬底上的堆叠层，所述堆叠层包括交替层叠的金属层和氧化硅层；
所述堆叠层中的沟道孔；
沟道孔底部的第一外延结构和所述第一外延结构之上的第二外延结构，所述第二外延结构的侧壁与所述沟道孔之间形成有氧化硅的隔层，所述第一外延结构的上表面低于堆叠层中第一层金属层的上表面；
所述第二外延结构上的存储区。
可选地，所述衬底与所述堆叠层之间还形成有底层氧化物层，所述第一外延结构的上表面与底层氧化物层的上表面齐平。
可选地，所述衬底为硅衬底，所述第一外延结构和所述第二外延结构为外延硅。
本发明实施例提供的3D NAND存储器及其制造方法，在形成沟道孔之后，先成形第一外延结构，而后，在沟道孔的内壁上形成氧化硅的隔层，而后在第一外延结构之上形成第二外延结构，由于第一外延结构的上表面低于堆叠层中第一层氮化硅层的上表面，使得沟道底部大部分的外延结构与底部氮化硅层之间都存在有氧化硅的隔层，这样，在后续去除堆叠层的氮化硅层时，上部的外延结构被氧化硅的隔层保护，避免外延结构被过多的侧掏，有利于后续替换工艺的进行，进而提高器件整体的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图2示出了现有技术中形成3D NAND存储器过程中存储器的剖面结构示意图；
图3示出了根据本发明实施例的3D NAND存储器的制造方法的流程图；
图4-12示出了根据本发明实施例的制造方法形成3D NAND存储器的过程中存储器的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图3所示，本发明提出了一种3D NAND存储器的制造方法，包括：
提供衬底，所述衬底上形成有氮化硅层和氧化硅层交替层叠的堆叠层；
刻蚀所述堆叠层，以形成沟道孔，所述沟道孔暴露所述衬底；
采用选择性外延生长在沟道孔的底部形成第一外延结构，所述第一外延结构的上表面低于堆叠层中第一层氮化硅层的上表面；
在沟道孔的侧壁上形成氧化硅的隔层；
采用选择性外延生长在第一外延结构上形成第二外延结构；
去除氧化硅的隔层，并在第二外延结构上形成存储区。
该方法中，在形成沟道孔之后，先形第一外延结构，而后，在沟道孔的内壁上形成氧化硅的隔层，而后在第一外延结构之上形成第二外延结构，由于第一外延结构的上表面低于堆叠层中第一层氮化硅层的上表面，使得沟道底部大部分的外延结构与底部氮化硅层之间都存在有氧化硅的隔层，这样，在后续去除堆叠层的氮化硅层时，上部的外延结构被氧化硅的隔层保护，避免外延结构被过多的侧掏，有利于后续替换工艺的进行，进而提高器件整体的性能。
为了更好地理解本发明的技术方案和技术效果，以下将结合流程图和附图4-12对具体实施例进行详细的描述。
在步骤S01，提供衬底200，所述衬底200上形成有氮化硅层2201和氧化硅层2202交替层叠的堆叠层210，参考图4所示。
在本发明实施例中，衬底200为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。如图4所示，在本实施例中，所述衬底200为体硅衬底。此外，该衬底200可以已经完成其他的必要步骤，例如已形成公共有源区以及必要的清洗等步骤。
衬底200上已经形成有堆叠层210，堆叠层210由氮化硅层2201和氧化硅层2202交替层叠形成，根据垂直方向所需形成的存储单元的个数来确定堆叠层的层数，堆叠层的层数例如可以为8层、32层、64层等，堆叠层的层数越多，越能提高集成度。可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次交替沉积氮化硅和氧化硅，形成该堆叠层210。通常地，在形成堆叠层210之前，在衬底210上形成有底层氧化物层202，氧化物层202例如为氧化硅，可以通过热氧化工艺形成，该底层氧化层202起到降低堆叠层210中最底层氮化硅层对衬底200的应力作用。
在步骤S02，刻蚀所述堆叠层210，以形成沟道孔220，所述沟道孔220暴露所述衬底200，参考图4所示。
具体的，在所述堆叠层210上形成掩膜层，而后，采用刻蚀技术，例如RIE(反应离子刻蚀)的方法刻蚀堆叠层210以及底层氧化物层202，直至暴露出衬底200的表面，也可以进一步过刻蚀衬底200，如图4所示。
在步骤S03，采用选择性外延生长在沟道孔220的底部形成第一外延结构2301，所述第一外延结构2301的上表面低于堆叠层210中第一层氮化硅层的上表面，参考图5所示。
堆叠层210中第一层氮化硅层即为堆叠层210中最接近衬底200的氮化硅层，在本实施例中，为底层氧化物层202之上的氮化硅层，如图5所示。本发明实施例中，第一外延结构2301为沟道孔底部外延结构的一部分，该部分的厚度足够小，其上表面低于堆叠层210中第一层氮化硅层的上表面，这样，可以采用选择性外延生长(Selective EpitaxialGrowth)在衬底上形成高质量的部分外延结构，另一方面在第一层氮化硅层保留足够的区域用于后续形成隔层，避免后续替换工艺中产生侧向掏空。
在本实施例中，优选地，第一外延结构2301的上表面与底层氧化物层202的上表面齐平，在整个第一层氮化硅层的区域都未形成有该第一外延结构，可以理解的是，此处的齐平是在制造工艺允许的范围内的基本齐平。
在本实施例中，衬底200为体硅衬底，选择性外延生长形成的以外延结构为外延硅。
在步骤S04，在沟道孔220的侧壁上形成氧化硅的隔层232，参考图7所示。
在本实施例中，具体的，首先，进行氧化硅的隔层220的沉积，如图6所示。可以采用合适的沉积方法进行该氧化硅薄层的沉积，优选地，采用原子层沉积(ALD)进行沉积，厚度可以为几个纳米。
而后，刻蚀所述氧化硅的隔层，以仅在沟道孔220的侧壁保留所述氧化硅的隔层232，如图7所示。可以采用干法刻蚀，例如RIE的方法，刻蚀去除掉堆叠层之上以及沟道孔220底部、第一外延结构2301之上的氧化硅的隔层232，从而，仅在沟道孔220的侧壁上形成了氧化硅的隔层232。
在其他实施例中，还可以采用其他合适的方式来形成沟道孔220的侧壁上的氧化硅的隔层，例如可以采用热氧化之后，进行刻蚀的方法。
在步骤S05，采用选择性外延生长在第一外延结构2301上形成第二外延结构2302，参考图8所示。
在该步骤中，在第一外延结构2301之上，选择性外延生长剩余部分的外延结构2302，通常地，该部分高度超出堆叠层210中第一层氮化硅层的上表面，外延层为源线选通管的沟道区，在后续将氮化硅层2201置换为金属层之后，最底层置换的金属层作为外延层的栅极。
在步骤S06，去除沟道孔220中暴露的氧化硅的隔层，并在第二外延结构2302上形成存储区240，参考图9-图10所示。
可以采用干法刻蚀或湿法腐蚀进行氧化硅的隔层的刻蚀，将第二外延结构2302之上、暴露的氧化硅的隔层去除掉，这样，仅在第二外延结构2302与沟道孔220之间保留氧化硅的隔层232，参考图9所示。更优地，可以在去除外延结构2302上的原生氧化层(nativeoxide)的同时，去除沟道孔220中暴露的氧化硅的隔层。
之后，可以采用合适的方法在沟道孔220中形成存储区240，存储区240至少包括电荷捕获层和沟道层，在本实施例中，电荷捕获层为ONO层，即氧化硅-氮化硅-氧化硅的叠层，沟道层为多晶硅层，具体的实施例中，可以在沟道孔220中依次淀积ONO层、多晶硅层以及氧化硅层，来形成存储区，参考图10所示。
之后，进行氮化硅层2201的替换。具体的，形成栅线缝隙(图未示出)，并通过栅线缝隙去除所述堆叠层210中的氮化硅层，并形成替代氧化硅层的金属层(图未示出)，参考图11-12所示。
通常地，先形成栅线缝隙，而后通过酸液进入栅线缝隙，将氮化硅层去除，参考图11所示，去除之后，填充入金属层2203，金属层通常为钨(W)，参考图12所示。
在去除氮化硅层2201时，选择对氮化硅和氧化硅的高选择比的酸液，例通常为磷酸(H3PO4)，可以看到，在本发明实施例中，在第二外延结构2302的侧面形成有氧化硅的隔层232，酸液对该氧化硅的隔层同样具有高选择比，该隔层232对第二外延结构起到了保护作用，避免外延结构的侧掏，有利于后续替换工艺的进行，进而提高器件整体的性能。
以上对本发明及其实施例的3D NAND存储器的制造方法进行了详细的描述，此外，本发明还提供了通过上述方法形成的3D NAND存储器，参考图12所示，包括：
衬底200；
所述衬底200上的堆叠层210，所述堆叠层210包括交替层叠的金属层2203和氧化硅层2203；
所述堆叠层210中的沟道孔220；
沟道孔220底部的第一外延结构2301和所述第一外延结构2301之上的第二外延结构2302，所述第二外延结构2302的侧壁与所述沟道孔220之间形成有氧化硅的隔层230，所述第一外延结构2301的上表面低于堆叠层210中第一层金属层2203的上表面；
所述第二外延结构2302上的存储区240。
所述衬底200为硅衬底，所述第一外延结构2301和所述第二外延结构2302为外延硅。
所述衬底200与所述堆叠层210之间还形成有底层氧化物层202，所述第一外延结构2301的上表面与底层氧化物层202的上表面齐平。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种3D NAND存储器的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有氮化硅层和氧化硅层交替层叠的堆叠层；
刻蚀所述堆叠层，以形成沟道孔，所述沟道孔暴露所述衬底；
采用选择性外延生长在沟道孔的底部形成第一外延结构，所述第一外延结构的上表面低于堆叠层中第一层氮化硅层的上表面；
在沟道孔的侧壁上形成氧化硅的隔层；
采用选择性外延生长在第一外延结构上形成第二外延结构；
去除沟道孔中暴露的氧化硅的隔层，并在第二外延结构上形成存储区。
2.根据权利要求1所述的制造方法，其特征在于，所述衬底与所述堆叠层之间还形成有底层氧化物层，所述刻蚀所述堆叠层包括：刻蚀所述堆叠层以及底层氧化物层，直至暴露所述衬底；所述第一外延结构的上表面与底层氧化物层的上表面齐平。
3.根据权利要求2所述的制造方法，其特征在于，所述在沟道孔的侧壁上形成氧化硅的隔层，包括：
进行氧化硅的隔层的沉积；
刻蚀所述氧化硅的隔层，以仅在沟道孔的侧壁保留所述氧化硅的隔层。
4.根据权利要求3所述的制造方法，其特征在于，所述氧化硅的隔层的沉积包括：
采用原子层沉积的方法进行氧化硅的隔层的沉积。
5.根据权利要求1-4中任一项所述的制造方法，其特征在于，所述衬底为硅衬底，所述第一外延结构和所述第二外延结构为外延硅。
6.根据权利要求1-4中任一项所述的制造方法，其特征在于，在第二外延结构上形成存储区之后，还包括：
形成栅线缝隙，并通过栅线缝隙去除所述堆叠层中的氮化硅层，并形成替代氧化硅层的金属层。
7.根据权利要求6所述的制造方法，其特征在于，所述金属层的材料为钨。
8.一种3D NAND存储器，其特征在于，包括：
衬底；
所述衬底上的堆叠层，所述堆叠层包括交替层叠的金属层和氧化硅层；
所述堆叠层中的沟道孔；
沟道孔底部的第一外延结构和所述第一外延结构之上的第二外延结构，所述第二外延结构的侧壁与所述沟道孔之间形成有氧化硅的隔层，所述第一外延结构的上表面低于堆叠层中第一层金属层的上表面；
所述第二外延结构上的存储区。
9.根据权利要求8所述的3D NAND存储器，其特征在于，所述衬底与所述堆叠层之间还形成有底层氧化物层，所述第一外延结构的上表面与底层氧化物层的上表面齐平。
10.根据权利要求8所述的3D NAND存储器，其特征在于，所述衬底为硅衬底，所述第一外延结构和所述第二外延结构为外延硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775534.5A CN107591407B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775534.5A CN107591407B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107591407A true CN107591407A (zh) | 2018-01-16 |
| CN107591407B CN107591407B (zh) | 2018-08-07 |
Family
ID=61050730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710775534.5A Active CN107591407B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107591407B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109698203A (zh) * | 2019-01-08 | 2019-04-30 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN109742084A (zh) * | 2018-11-23 | 2019-05-10 | 长江存储科技有限责任公司 | 电子设备、三维存储器及其制作方法 |
| CN111244100A (zh) * | 2018-08-16 | 2020-06-05 | 长江存储科技有限责任公司 | 用于形成三维存储器器件中的结构增强型半导体插塞的方法 |
| CN111527604A (zh) * | 2020-03-20 | 2020-08-11 | 长江存储科技有限责任公司 | 三维存储器件以及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150104916A1 (en) * | 2013-10-10 | 2015-04-16 | Joon-Suk Lee | Method of Manufacturing Three Dimensional Semiconductor Memory Device |
| US9379134B2 (en) * | 2014-11-03 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having increased distance between gate electrodes and epitaxial patterns and methods of fabricating the same |
| CN105742250A (zh) * | 2016-05-13 | 2016-07-06 | 武汉新芯集成电路制造有限公司 | 存储结构及其制备方法 |
-
2017
- 2017-08-31 CN CN201710775534.5A patent/CN107591407B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150104916A1 (en) * | 2013-10-10 | 2015-04-16 | Joon-Suk Lee | Method of Manufacturing Three Dimensional Semiconductor Memory Device |
| US9379134B2 (en) * | 2014-11-03 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having increased distance between gate electrodes and epitaxial patterns and methods of fabricating the same |
| CN105742250A (zh) * | 2016-05-13 | 2016-07-06 | 武汉新芯集成电路制造有限公司 | 存储结构及其制备方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244100A (zh) * | 2018-08-16 | 2020-06-05 | 长江存储科技有限责任公司 | 用于形成三维存储器器件中的结构增强型半导体插塞的方法 |
| CN109742084A (zh) * | 2018-11-23 | 2019-05-10 | 长江存储科技有限责任公司 | 电子设备、三维存储器及其制作方法 |
| CN109698203A (zh) * | 2019-01-08 | 2019-04-30 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN111527604A (zh) * | 2020-03-20 | 2020-08-11 | 长江存储科技有限责任公司 | 三维存储器件以及其制作方法 |
| US11574921B2 (en) | 2020-03-20 | 2023-02-07 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107591407B (zh) | 2018-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107564915B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN107527920A (zh) | 一种3d nand存储器及其制造方法 | |
| CN107680972B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109727995A (zh) | 形成三维存储器的方法以及三维存储器 | |
| US8552526B2 (en) | Self-aligned semiconductor trench structures | |
| CN107591407B (zh) | 一种3d nand存储器及其制造方法 | |
| US8372732B2 (en) | Method for fabricating non-volatile memory device | |
| CN107818984B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN107611135B (zh) | 一种3d nand存储器件的制造方法 | |
| KR101444045B1 (ko) | 반도체 핀 아래에 매립된 유전체 층을 형성하기 위한 방법 | |
| US9583499B1 (en) | Devices with embedded non-volatile memory and metal gates and methods for fabricating the same | |
| CN109920792A (zh) | 一种3d nand存储器件的制造方法 | |
| CN107863348A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN110211966A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109244075A (zh) | 3d存储器件的制造方法 | |
| CN107564916B (zh) | 一种3d nand存储器件的平坦化方法 | |
| CN109256384B (zh) | 一种通孔结构及其制备方法、三维存储器 | |
| CN107579070A (zh) | 一种3d nand存储器件的堆叠层及其制造方法 | |
| CN109768049A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109326600B (zh) | 一种三维存储器件及其制备方法 | |
| KR20140144206A (ko) | 비휘발성 메모리 어레이에 사용하기 위한 자가-정렬된 스택 게이트 구조물 | |
| CN109935547A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN110176458A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN103187353A (zh) | 浅沟槽隔离区的形成方法 | |
| CN107481926A (zh) | 一种金属钨的填充方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |