CN109326600B - 一种三维存储器件及其制备方法 - Google Patents

一种三维存储器件及其制备方法 Download PDF

Info

Publication number
CN109326600B
CN109326600B CN201811260438.8A CN201811260438A CN109326600B CN 109326600 B CN109326600 B CN 109326600B CN 201811260438 A CN201811260438 A CN 201811260438A CN 109326600 B CN109326600 B CN 109326600B
Authority
CN
China
Prior art keywords
layer
channel
functional layer
hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811260438.8A
Other languages
English (en)
Other versions
CN109326600A (zh
Inventor
王启光
蓝天
靳磊
夏志良
张安
李伟
蒲月强
闫亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811260438.8A priority Critical patent/CN109326600B/zh
Publication of CN109326600A publication Critical patent/CN109326600A/zh
Application granted granted Critical
Publication of CN109326600B publication Critical patent/CN109326600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

本发明公开了一种三维存储器件及其制备方法。所述三维存储器件具有沟道通孔，所述方法包括以下步骤：在所述沟道通孔的侧壁以及底部形成功能层；去除覆盖在所述沟道通孔的底部的所述功能层，以使所述功能层形成为以下结构：所述功能层的底端内壁沿所述沟道通孔径向向外的方向凹陷，使得所述功能层的内壁在底端形成有台阶；或者，所述功能层的内壁为：在所述沟道通孔的轴向方向上呈平坦状的表面。

Description

一种三维存储器件及其制备方法
技术领域
本发明涉及存储器件技术领域，尤其涉及一种三维存储器件及其制备方法。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器件应运而生。
三维存储器件主要由衬底以及位于衬底表面的多层堆叠结构和形成在堆叠结构内的多个沟道通孔构成，在所述沟道通孔内形成有功能层和沟道层。所述沟道层连接了沟道通孔顶端的位线(BL)与沟道通孔底部的外延层(SEG)，从而形成了载流子移动的关键通道。但是，沟道层的沉积过程会受到在先形成的沟道通孔以及功能层的形状和结构影响，在先工艺形成的形状、结构方面的不适当将直接影响沟道层沉积的均匀性，增加沟道层的整体电阻值，甚至增加沟道层的断连风险，进而严重影响存储器件的工作可靠性。
由此可见，如何提供一种可靠性更高的三维存储器件的制备方法以及三维存储器件结构成为本领域现阶段亟需解决的技术问题。
发明内容
有鉴于此，本发明的主要目的在于提供一种三维存储器件及其制备方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种三维存储器件的制备方法，所述三维存储器件具有沟道通孔，所述方法包括以下步骤：
在所述沟道通孔的侧壁以及底部形成功能层；
去除覆盖在所述沟道通孔的底部的所述功能层，以使所述功能层形成为以下结构：
所述功能层的底端内壁沿所述沟道通孔径向向外的方向凹陷，使得所述功能层的内壁在底端形成有台阶；或者，
所述功能层的内壁为：在所述沟道通孔的轴向方向上呈平坦状的表面。
上述方案中，在所述沟道通孔的轴向方向上，所述功能层在所述底端以上的部分厚度均匀；或者，在所述沟道通孔的轴向方向上，所述功能层整体厚度均匀。
上述方案中，在形成所述功能层之前，所述方法还包括：在所述沟道通孔的底部形成外延层；所述功能层形成于所述沟道通孔中的所述外延层上。
上述方案中，所述沟道通孔的孔径从顶部到底部逐渐减小。
上述方案中，所述形成功能层的步骤具体包括：在所述沟道通孔的侧壁以及底部形成阻挡层；在所述阻挡层上形成存储层；在所述存储层上形成隧穿层。
上述方案中，所述隧穿层的材料为二氧化硅。
上述方案中，所述台阶位于所述隧穿层的底端内壁。
上述方案中，所述存储层的底端沿所述沟道通孔径向向内的方向弯折。
上述方案中，所述阻挡层的底端沿所述沟道通孔径向向内的方向弯折。
上述方案中，所述去除覆盖在所述沟道通孔的底部的所述功能层的步骤包括：在所述功能层上形成牺牲层，形成贯穿所述牺牲层底部以及所述功能层底部的开口；对所述功能层的底端进行横向刻蚀，以使所述功能层形成为所述结构。
上述方案中，所述牺牲层的厚度沿所述沟道通孔的轴向方向从顶部到底部逐渐减小。
上述方案中，所述形成牺牲层的步骤具体包括：在炉管中采用化学气相沉积工艺，直接在所述功能层的表面上沉积形成所述牺牲层。
上述方案中，所述在炉管中采用化学气相沉积工艺沉积形成所述牺牲层的工艺温度为1000℃以上。
上述方案中，所述方法还包括：去除所述牺牲层。
上述方案中，具体采用湿法刻蚀工艺去除所述牺牲层。
上述方案中，在去除所述牺牲层后，所述方法还包括：形成沟道层，所述沟道层与所述隧穿层的侧壁相接触。
本发明实施例还提供了一种三维存储器件，所述三维存储器件具有沟道通孔，所述器件还包括：
功能层，位于所述沟道通孔的侧壁处；
其中，所述功能层的底端内壁沿所述沟道通孔径向向外的方向凹陷，使得所述功能层的内壁在底端形成有台阶；或者，
所述功能层的内壁为：在所述沟道通孔的轴向方向上呈平坦状的表面。
上述方案中，在所述沟道通孔的轴向方向上，所述功能层在所述底端以上的部分厚度均匀；或者，在所述沟道通孔的轴向方向上，所述功能层整体厚度均匀。
上述方案中，所述器件还包括：外延层，位于所述沟道通孔的底部；所述功能层位于所述沟道通孔中所述外延层以上部分的侧壁处。
上述方案中，所述沟道通孔的孔径从顶部到底部逐渐减小。
上述方案中，所述功能层包括沿所述沟道通孔的径向向内的方向依次设置的阻挡层、存储层以及隧穿层。
上述方案中，所述隧穿层的材料为二氧化硅。
上述方案中，所述器件还包括沟道层，所述沟道层与所述隧穿层的侧壁相接触。
上述方案中，所述台阶位于所述隧穿层的底端内壁。
上述方案中，所述存储层的底端沿所述沟道通孔径向向内的方向弯折。
上述方案中，所述阻挡层的底端沿所述沟道通孔径向向内的方向弯折。
本发明的有益效果如下：
在本发明实施例所提供的三维存储器件的制备方法以及三维存储器件中，所述功能层的底端内壁沿所述沟道通孔径向向外的方向凹陷，使得所述功能层的内壁在底端形成有台阶；或者，所述功能层的内壁为：在所述沟道通孔的轴向方向上呈平坦状的表面；如此，所述功能层的内壁表面结构为后续工序的执行提供了更加适宜的基础；例如可以为沟道层的形成提供更加适合执行沉积工序的表面，使得沟道层在形成过程中可以具有均匀或者增大的厚度，降低了沟道层整体电阻值；尤其使得所述功能层的底部不再具有沿径向向内凸出的形状，避免了后续在其上沉积的沟道层在底部接触处发生断连的风险；此外，沟道层与外延层的接触面积被增大，降低了接触面电阻。
附图说明
图1为具有L foot栅极叠层结构的三维存储器件结构剖面示意图；
图2为具有L foot栅极叠层结构的三维存储器件结构的局部放大示意图；
图3为本发明实施例提供的三维存储器件的制备方法的流程示意图；
图4至图12为本发明具体实施例提供的三维存储器件的制备过程中的器件结构剖面示意图。
附图标记说明：
100、200-三维存储器件；
10、20-半导体衬底；
11、21-叠层结构；211-第一材料层；212-第二材料层；
12、22-功能层；221-阻挡层；222-存储层；223-隧穿层；
23-牺牲层；
14、24-沟道层。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1示出了具有L foot栅极叠层结构的三维存储器件结构。
如图1所示，在一些实施例中，三维存储器件可以具有L foot栅极叠层结构。具体地，三维存储器件100可以包括：半导体衬底10；叠层结构11，形成在所述半导体衬底10上；沟道通孔CH，通过刻蚀所述叠层结构11而形成；外延层SEG，形成在沟道通孔CH底部；功能层12，形成在所述沟道通孔CH内；沟道层14，形成在所述功能层12上。在本领域中，沟道层14需要与外延层SEG接触，从而连接沟道通孔顶端的位线BL与外延层SEG。因此，在所述功能层12形成后，需要对功能层12的底部进行刻蚀，去除功能层12底部的材料，形成暴露所述外延层SEG上表面的开口结构K；如此，在后续沉积沟道层14时才能使得沟道层14与外延层SEG形成接触。如图1中虚线方框内部所示，经过刻蚀形成开口结构K后的所述功能层12呈L形，所述功能层12的底部具有沿径向向内凸出的部分(功能层12在沟道通孔CH底部靠近开口结构K的部分)，这一部分被称为L foot。下面，请参考图2。图2示出了三维存储器件100中L foot结构处的局部放大示意图，在实际应用中，由于所述L foot结构的存在，后续沟道层的沉积过程会受到一定影响。具体地，一方面，在开口结构K的刻蚀工艺中，需要在所述功能层12上沉积牺牲层，并在刻蚀完成后去除所述牺牲层；在所述牺牲层的去除过程中，由于L foot结构的存在，去除所述牺牲层的刻蚀液更容易滞留在L foot结构中间暴露的外延层SEG的内部，从而容易对外延层SEG产生过刻蚀，严重时甚至会在L foot结构下方的SEG处造成损伤内陷，严重影响器件的可靠性；另一方面，由于所述L foot的凸出形状，在后续沉积沟道层时，沟道层材料在L foot结构位置处沉积较薄，随着三维存储器件叠层的增多及沟道层厚度的进一步下降，L foot结构处沟道层有较大断连风险，从而造成器件损坏。
基于此，本发明实施例提供了一种三维存储器件的制备方法。
图3示出了该三维存储器件的制备方法的流程示意图。所述三维存储器件具有沟道通孔，所述方法包括以下步骤：
步骤101、在所述沟道通孔的侧壁以及底部形成功能层；
步骤102、去除覆盖在所述沟道通孔的底部的所述功能层，以使所述功能层形成为以下结构：所述功能层的底端内壁沿所述沟道通孔径向向外的方向凹陷，使得所述功能层的内壁在底端形成有台阶；或者，所述功能层的内壁为：在所述沟道通孔的轴向方向上呈平坦状的表面。
具体地，图4至图12示出了本发明具体实施例的三维存储器件的制备过程中的器件结构剖面示意图。
首先，请参考图4。在一实施例中，在步骤101之前，所述方法还可以包括提供半导体衬底20的步骤；所述半导体衬底20，可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。所述半导体衬底20的厚度例如为50nm。
在所述半导体衬底20上形成有由第一材料层211和第二材料层212交替堆叠的叠层结构21。这里，所述第一材料层211可以为介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物以及其他高介电常数(高k)介质层；第二材料层212可以为牺牲层，例如可以由氧化物层、氮化物层、碳化硅层、硅层和硅锗层中的一种形成。本实施例中，第一材料层211可以由SiO2形成，第二材料层212可以由SiN形成，从而形成的叠层结构21为NO叠层。第一材料层和第二材料层可以利用化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺或原子层沉积(ALD)工艺形成；其中，第一材料层和第二材料层可以具有彼此相同的厚度，也可以具有彼此不同的厚度。在一实施例中，叠层结构21中最底层的第一材料层211可以通过氧化形成，并且相比叠层结构21中其他层的第一材料层薄；叠层结构21中底部倒数第二层的第一材料层211可以通过沉积形成，并且相比叠层结构21中其他层的第一材料层厚，例如为130nm；各第二材料层212可以具有基本相同的厚度，例如为39nm。
接下来，请参考图5。在一实施例中，所述方法还可以包括：刻蚀所述叠层结构21，形成沟道通孔CH，所述沟道通孔CH暴露所述半导体衬底20。所述沟道通孔CH可以通过干法刻蚀工艺形成。
在一实施例中，所述沟道通孔CH的孔径从顶部到底部逐渐减小。
接下来，请参考图6。在一实施例中，所述方法还可以包括：在所述沟道通孔CH的底部、所述半导体衬底20上，形成外延层SEG。所述外延层可以通过选择性外延生长单晶硅而形成，并且所述外延层可以作为下选择管沟道。
接下来，请参考图7。在步骤101中，所述方法可以包括：在所述沟道通孔CH的侧壁以及底部形成功能层22。所述形成功能层22的步骤具体可以包括：在所述沟道通孔CH的侧壁以及底部(在一实施例中，可以为所述沟道通孔CH底部的所述外延层SEG上)形成阻挡层221；在所述阻挡层221上形成存储层222；在所述存储层222上形成隧穿层223；其中，所述隧穿层223的材料为二氧化硅。
在一实施例中，上述阻挡层-存储层-隧穿层中的各层可以是单一材料，也可以是复合层。所述形成所述功能层22的过程可以具体包括：在所述沟道通孔CH内沉积一层高k介质层(如Al2O3层)，所述高k介质层可以具有相对较薄的厚度；在所述高k介质层上沉积氧化物层(如SiO2层)；所述高k介质层和所述氧化物层共同组成复合型电荷阻挡层221；继续在所述氧化物层上沉积存储层222；在一实施例中，所述存储层222具体可以为电荷俘获层；所述存储层222的材料可以为氮化物(如SiN层)；在所述存储层222上沉积隧穿层223；所述阻挡层221、存储层222、隧穿层223共同起到控制存储器件电荷存储功能的作用，因此，所述功能层22可以为所述三维存储器件的存储器层。所述功能层22可以使用CVD或ALD方法沉积形成。
接下来，请参考图11。步骤102中，去除覆盖在所述沟道通孔CH的底部的所述功能层22，以使所述功能层22形成为以下结构：所述功能层22的底端内壁沿所述沟道通孔CH径向向外的方向凹陷，使得所述功能层22的内壁在底端形成有台阶；或者，所述功能层22的内壁为：在所述沟道通孔CH的轴向方向上呈平坦状的表面。如此，减弱了L foot结构，使得所述功能层22的底部不再具有沿径向向内凸出的形状，功能层22的内壁表面为后续工序的执行提供了更加适宜的基础；并且，所述外延层SEG的上表面可以暴露的更多，在后续形成沟道层后，沟道层与SEG的接触面积更大。
进一步地，在所述沟道通孔CH的轴向方向上，所述功能层22在所述底端以上的部分厚度均匀；或者，在所述沟道通孔CH的轴向方向上，所述功能层22整体厚度均匀。
本发明实施例中所述功能层22底部的所述隧穿层223可以被少量去除。所述台阶位于所述隧穿层223的底端内壁。所述存储层222的底端沿所述沟道通孔CH径向向内的方向弯折。所述阻挡层221的底端沿所述沟道通孔CH径向向内的方向弯折。
在一实施例中，在所述沟道通孔CH轴向方向上，所述台阶形成于所述叠层结构21中次底层所述第二材料层211(即底部倒数第二层第二材料层211)下表面以下的所述功能层22的内壁上。所述叠层结构21中次底层第二材料层211下表面以上的所述功能层22不被刻蚀。
在本发明实施例中，步骤2具体可以包括图8-图11所示的步骤；也即，所述去除覆盖在所述沟道通孔的底部的所述功能层的步骤具体可以包括：在所述功能层上形成牺牲层，形成贯穿所述牺牲层底部以及所述功能层底部的开口；对所述功能层的底端进行横向刻蚀，以使所述功能层形成为所述结构。
首先，请参考图8。在所述功能层22上形成牺牲层23。在一实施例中，优选所述牺牲层23的厚度沿所述沟道通孔CH的轴向方向从顶部到底部逐渐减小。具体地，所述牺牲层23具有上厚下薄的结构，并且所述牺牲层23在所述沟道通孔CH底部的侧壁厚度以及底部厚度可以尽量薄；从而在后续刻蚀步骤中，所述沟道通孔底部的牺牲层被优先刻蚀去除，沟道通孔侧壁处的牺牲层仍有保留；如此，更有利于所述功能层的底部被去除，有助于减弱L foot结构，而所述功能层在沟道通孔侧壁处的部分由于牺牲层的存在而得到保护。在一实施例中，所述牺牲层23的材料可以选择高致密度的材料；所述牺牲层23需要与SiO2或Si材料具有较高刻蚀选择比；在一些实施例中，所述牺牲层23的材料可以包括Al2O3，SiCON等。
在一实施例中，所述形成牺牲层23的步骤具体包括：在炉管中采用化学气相沉积(CVD)工艺，直接在所述功能层22的表面上沉积形成所述牺牲层23。换言之，所述牺牲层23通过CVD工艺形成在所述功能层22中SiO2隧穿层223的表面，所述牺牲层23与所述SiO2隧穿层223之间没有其它结构。
进一步地，所述在炉管中采用化学气相沉积工艺沉积形成所述牺牲层的工艺温度为1000℃以上。
接下来，请参考图9。形成贯穿所述牺牲层23底部以及所述功能层22底部的开口K。在一实施例中，所述开口K暴露所述外延层SEG。
具体地，所述形成开口K的步骤可以通过干法刻蚀工艺执行。形成开口K后，所述沟道通孔CH底部侧壁处的牺牲层可以保持一定厚度，也可以少量损失。
接下来，请参考图10。对所述功能层22的底端进行横向刻蚀；具体地，可以采用后拉(pull-back)工艺执行所述横向刻蚀步骤，进一步去除所述功能层22的底部，从而进一步减弱L foot结构。
由此可见，在本发明实施例所提供的三维存储器件的制备方法中，通过形成贯穿所述功能层底部的开口(第一步刻蚀)，以及对功能层的底端进行横向刻蚀(第二步刻蚀)，这两个刻蚀步骤，逐渐去除了所述功能层的底部结构，最终使得所述功能层形成为所需结构。其中，在形成贯穿所述功能层底部的开口时，作为刻蚀工艺的牺牲层，其厚度沿所述沟道通孔的轴向方向从顶部到底部逐渐减小，如此，更加方便于所述开口的形成，有利于所述功能层的底部被去除，L foot结构被减弱；再采用横向刻蚀工艺进一步去除所述功能层的底部，使得所述L foot结构被进一步减弱，从而更好地实现了所述功能层22的内壁在底端形成有台阶，或者所述功能层22的内壁在所述沟道通孔CH的轴向方向上呈平坦状的表面的目标结构。
接下来，请参考图11。所述方法还包括：去除所述牺牲层23。具体地，采用湿法刻蚀工艺去除剩余的所述牺牲层23。在本发明实施例所提供的三维存储器件的制备方法中，由于使得所述功能层形成为所述结构，从而在去除牺牲层时，避免了刻蚀液过多地堆积在外延层上的开口处，有效地防止了功能层下的外延层以及功能层中的阻挡层被过刻蚀，从而减小了损伤内陷的概率，进一步减小了沟道层发生断连的风险，提高了存储器件的工作可靠性。
接下来，请参考图12。在去除所述牺牲层后，所述方法还包括：在所述沟道通孔CH内形成沟道层24。具体地，在所述牺牲层23被去除后，所述功能层22中的所述隧穿层223的侧壁表面被暴露；所述沟道层24可以与所述功能层22的所述内壁相接触，具体可以与所述隧穿层223的侧壁相接触；同时，所述沟道层24还形成在所述外延层SEG上。
进一步地，所述沟道层24可以为硅基材料；更进一步地，可以为多晶硅材料。在一实施例中，所述沟道层24可以通过CVD工艺沉积形成。
如此，形成的沟道层可以具有更加均匀的厚度，整体电阻值较小；沟道层在所述功能层的底部没有断连的风险；并且与外延层SEG之间具有更大的接触面积。
基于上述方法，本发明实施例还提供了一种三维存储器件200。
请参考图12，所述三维存储器件200具有沟道通孔CH，并且所述器件200还包括：功能层22，位于所述沟道通孔CH的侧壁处；其中，所述功能层22的底端内壁沿所述沟道通孔CH径向向外的方向凹陷，使得所述功能层22的内壁在底端形成有台阶；或者，所述功能层22的内壁为：在所述沟道通孔CH的轴向方向上呈平坦状的表面。
在一实施例中，在所述沟道通孔CH的轴向方向上，所述功能层22在所述底端以上的部分厚度均匀；或者，在所述沟道通孔CH的轴向方向上，所述功能层22整体厚度均匀。
在一实施例中，所述器件200还包括：外延层SEG，位于所述沟道通孔CH的底部；所述功能层22位于所述沟道通孔CH中所述外延层SEG以上部分的侧壁处。
在一实施例中，所述沟道通孔CH的孔径从顶部到底部逐渐减小。
在一实施例中，所述功能层22包括沿所述沟道通孔CH的径向向内的方向依次设置的阻挡层221、存储层222以及隧穿层223。
在一实施例中，所述隧穿层223的材料为二氧化硅。
在一实施例中，所述器件200还包括沟道层24；所述沟道层24位于所述沟道通孔CH内。进一步地，所述沟道层24与所述功能层22的所述内壁相接触，具体与所述功能层22中的所述隧穿层223的侧壁相接触。
在一实施例中，所述台阶位于所述隧穿层223的底端内壁。
在一实施例中，所述存储层222的底端沿所述沟道通孔CH径向向内的方向弯折。
在一实施例中，所述阻挡层221的底端沿所述沟道通孔CH径向向内的方向弯折。
在本发明实施例中，所述三维存储器件具体可以为三维NAND存储器。
另外，需要说明的是，上述实施例提供的三维存储器件与三维存储器件的制备方法实施例属于同一构思，其具体实现过程以及其它详细结构详见方法实施例，这里不再赘述。本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (30)

1.一种三维存储器件的制备方法，其特征在于，所述三维存储器件具有沟道通孔，所述方法包括以下步骤：
在所述沟道通孔的侧壁以及底部形成功能层；
所述形成功能层的步骤具体包括：在所述沟道通孔的侧壁以及底部形成阻挡层；在所述阻挡层上形成存储层；在所述存储层上形成隧穿层；
去除覆盖在所述沟道通孔的底部的所述功能层，以使所述功能层形成为以下结构：
所述功能层的底端内壁沿所述沟道通孔径向向外的方向凹陷，使得所述功能层的内壁在底端形成有台阶；所述台阶位于所述隧穿层的底端内壁；所述存储层的底端沿所述沟道通孔径向向内的方向弯折；所述阻挡层的底端沿所述沟道通孔径向向内的方向弯折。
2.根据权利要求1所述的方法，其特征在于，在所述沟道通孔的轴向方向上，所述功能层在所述底端以上的部分厚度均匀。
3.根据权利要求1所述的方法，其特征在于，在形成所述功能层之前，所述方法还包括：在所述沟道通孔的底部形成外延层；所述功能层形成于所述沟道通孔中的所述外延层上。
4.根据权利要求1所述的方法，其特征在于，所述沟道通孔的孔径从顶部到底部逐渐减小。
5.根据权利要求1所述的方法，其特征在于，所述隧穿层的材料为二氧化硅。
6.根据权利要求1所述的方法，其特征在于，所述去除覆盖在所述沟道通孔的底部的所述功能层的步骤包括：
在所述功能层上形成牺牲层，
形成贯穿所述牺牲层底部以及所述功能层底部的开口；
对所述功能层的底端进行横向刻蚀，以使所述功能层形成为所述结构。
7.根据权利要求6所述的方法，其特征在于，所述牺牲层的厚度沿所述沟道通孔的轴向方向从顶部到底部逐渐减小。
8.根据权利要求6所述的方法，其特征在于，所述形成牺牲层的步骤具体包括：
在炉管中采用化学气相沉积工艺，直接在所述功能层的表面上沉积形成所述牺牲层。
9.根据权利要求8所述的方法，其特征在于，所述在炉管中采用化学气相沉积工艺沉积形成所述牺牲层的工艺温度为1000℃以上。
10.根据权利要求6所述的方法，其特征在于，所述方法还包括：去除所述牺牲层。
11.根据权利要求10所述的方法，其特征在于，具体采用湿法刻蚀工艺去除所述牺牲层。
12.根据权利要求10所述的方法，其特征在于，在去除所述牺牲层后，所述方法还包括：形成沟道层，所述沟道层与所述隧穿层的侧壁相接触。
13.一种三维存储器件的制备方法，其特征在于，所述三维存储器件具有沟道通孔，所述方法包括以下步骤：
在所述沟道通孔的侧壁以及底部形成功能层；
在所述功能层上形成牺牲层；
形成贯穿所述牺牲层底部以及所述功能层底部的开口；
对所述功能层的底端进行横向刻蚀，进一步去除所述功能层的所述底部，以使所述功能层形成为以下结构：
所述功能层的内壁为：在所述沟道通孔的轴向方向上呈平坦状的表面。
14.根据权利要求13所述的方法，其特征在于，在所述沟道通孔的轴向方向上，所述功能层整体厚度均匀。
15.根据权利要求13所述的方法，其特征在于，在形成所述功能层之前，所述方法还包括：在所述沟道通孔的底部形成外延层；所述功能层形成于所述沟道通孔中的所述外延层上。
16.根据权利要求13所述的方法，其特征在于，所述沟道通孔的孔径从顶部到底部逐渐减小。
17.根据权利要求13所述的方法，其特征在于，所述形成功能层的步骤具体包括：
在所述沟道通孔的侧壁以及底部形成阻挡层；
在所述阻挡层上形成存储层；
在所述存储层上形成隧穿层。
18.根据权利要求17所述的方法，其特征在于，所述隧穿层的材料为二氧化硅。
19.根据权利要求13所述的方法，其特征在于，所述牺牲层的厚度沿所述沟道通孔的轴向方向从顶部到底部逐渐减小。
20.根据权利要求13所述的方法，其特征在于，所述形成牺牲层的步骤具体包括：
在炉管中采用化学气相沉积工艺，直接在所述功能层的表面上沉积形成所述牺牲层。
21.根据权利要求20所述的方法，其特征在于，所述在炉管中采用化学气相沉积工艺沉积形成所述牺牲层的工艺温度为1000℃以上。
22.根据权利要求13或17所述的方法，其特征在于，所述方法还包括：去除所述牺牲层。
23.根据权利要求22所述的方法，其特征在于，具体采用湿法刻蚀工艺去除所述牺牲层。
24.根据权利要求22所述的方法，其特征在于，在去除所述牺牲层后，所述方法还包括：形成沟道层，所述沟道层与所述功能层中的隧穿层的侧壁相接触。
25.一种三维存储器件，所述三维存储器件具有沟道通孔，其特征在于，所述器件还包括：
功能层，位于所述沟道通孔的侧壁处；所述功能层包括沿所述沟道通孔的径向向内的方向依次设置的阻挡层、存储层以及隧穿层；
其中，所述功能层的底端内壁沿所述沟道通孔径向向外的方向凹陷，使得所述功能层的内壁在底端形成有台阶；所述台阶位于所述隧穿层的底端内壁；所述存储层的底端沿所述沟道通孔径向向内的方向弯折；所述阻挡层的底端沿所述沟道通孔径向向内的方向弯折。
26.根据权利要求25所述的器件，其特征在于，在所述沟道通孔的轴向方向上，所述功能层在所述底端以上的部分厚度均匀。
27.根据权利要求25所述的器件，其特征在于，所述器件还包括：
外延层，位于所述沟道通孔的底部；所述功能层位于所述沟道通孔中所述外延层以上部分的侧壁处。
28.根据权利要求25所述的器件，其特征在于，所述沟道通孔的孔径从顶部到底部逐渐减小。
29.根据权利要求25所述的器件，其特征在于，所述隧穿层的材料为二氧化硅。
30.根据权利要求25所述的器件，其特征在于，所述器件还包括沟道层，所述沟道层与所述隧穿层的侧壁相接触。
CN201811260438.8A 2018-10-26 2018-10-26 一种三维存储器件及其制备方法 Active CN109326600B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811260438.8A CN109326600B (zh) 2018-10-26 2018-10-26 一种三维存储器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811260438.8A CN109326600B (zh) 2018-10-26 2018-10-26 一种三维存储器件及其制备方法

Publications (2)

Publication Number Publication Date
CN109326600A CN109326600A (zh) 2019-02-12
CN109326600B true CN109326600B (zh) 2021-04-27

Family

ID=65259039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811260438.8A Active CN109326600B (zh) 2018-10-26 2018-10-26 一种三维存储器件及其制备方法

Country Status (1)

Country Link
CN (1) CN109326600B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085596B (zh) * 2019-03-29 2022-03-25 长江存储科技有限责任公司 三维存储器及其制备方法、及电子设备
CN112289801B (zh) * 2019-06-28 2024-02-23 长江存储科技有限责任公司 用于三维存储器的叠层结构、三维存储器及其制备方法
CN111384061B (zh) * 2019-12-31 2022-01-04 长江存储科技有限责任公司 3d存储器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969948B2 (en) * 2013-03-28 2015-03-03 Intel Corporation Tungsten salicide gate source for vertical NAND string to control on current and cell pillar fabrication
US9230980B2 (en) * 2013-09-15 2016-01-05 Sandisk Technologies Inc. Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device
US9478558B2 (en) * 2015-01-20 2016-10-25 Sandisk Technologies Llc Semiconductor structure with concave blocking dielectric sidewall and method of making thereof by isotropically etching the blocking dielectric layer
WO2016200742A1 (en) * 2015-06-08 2016-12-15 Sandisk Technologies Llc Three-dimensional memory device having a heterostructure quantum well channel
CN107611128B (zh) * 2017-08-31 2019-01-04 长江存储科技有限责任公司 一种三维计算机闪存设备及其制作方法及缓冲层制作方法
CN107863305B (zh) * 2017-11-21 2020-03-27 长江存储科技有限责任公司 一种sono刻蚀工艺的检测方法

Also Published As

Publication number Publication date
CN109326600A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
EP3827461B1 (en) Three-dimensional memory device having zigzag slit structures and method for forming the same
JP2020505779A (ja) Ｎａｎｄメモリ・アレイおよびｎａｎｄメモリ・アレイを形成する方法
KR20210030434A (ko) 다중 스택 3 차원 메모리 장치 및 이의 제조 방법
US8372732B2 (en) Method for fabricating non-volatile memory device
US8921922B2 (en) Nonvolatile memory device and method for fabricating the same
US20200395374A1 (en) Three-dimensional memory device with support structures in slit structures and method for forming the same
US8865554B2 (en) Method for fabricating nonvolatile memory device
CN109326600B (zh) 一种三维存储器件及其制备方法
US11183512B2 (en) Methods for forming three-dimensional memory device with support structure and resulting three-dimensional memory device
US9324731B1 (en) Method for fabricating memory device
US10211222B1 (en) Memory device
CN109742080B (zh) 一种三维存储器及其制备方法
US9006089B2 (en) Nonvolatile memory device and method for fabricating the same
CN109256384B (zh) 一种通孔结构及其制备方法、三维存储器
KR20210129708A (ko) 소스 구조를 갖는 3차원 메모리 디바이스 및 이를 형성하기 위한 방법들
US11716853B2 (en) Method for fabricating three-dimensional memory device by thickening an epitaxial layer
US9048139B2 (en) Method for fabricating non-volatile memory device
CN109659309B (zh) 一种三维存储器及其制备方法
US10658480B2 (en) Memory device
CN111403403B (zh) 三维存储器及其制造方法
CN111527604B (zh) 三维存储器件以及其制作方法
CN100414687C (zh) 与非型快闪存储器件的制造方法
CN109616473B (zh) 一种三维存储器及其制备方法
US6893918B1 (en) Method of fabricating a flash memory
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant