CN109659309B - 一种三维存储器及其制备方法 - Google Patents
一种三维存储器及其制备方法 Download PDFInfo
- Publication number
- CN109659309B CN109659309B CN201811393444.0A CN201811393444A CN109659309B CN 109659309 B CN109659309 B CN 109659309B CN 201811393444 A CN201811393444 A CN 201811393444A CN 109659309 B CN109659309 B CN 109659309B
- Authority
- CN
- China
- Prior art keywords
- layer
- storage
- channel structure
- memory
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000003860 storage Methods 0.000 claims abstract description 82
- 239000010410 layer Substances 0.000 claims description 246
- 239000000463 material Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 40
- 230000005641 tunneling Effects 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- -1 SiN layer) Chemical class 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种三维存储器及其制备方法。其中，所述三维存储器包括：栅极叠层，包括若干层间隔排列的栅极；穿过所述栅极叠层的沟道结构，所述沟道结构包括存储层，所述存储层包括若干彼此隔离的存储区；至少其中之一所述存储区与至少其中之一所述栅极在所述沟道结构的径向方向上重叠。
Description
技术领域
本发明涉及存储器件技术领域，尤其涉及一种三维存储器及其制备方法。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。
在三维存储器中，存储层起到控制存储器电荷存储的功能，是器件完成存储功能的关键结构。目前，存储层一般通过在三维存储器的沟道通孔(CH)内沉积一层高K介质层而形成；存储层沿所述沟道通孔的轴向方向延伸，各存储单元使用存储层上的不同区域进行电荷存储，存储层是一个连续完整的层结构。随着市场对存储密度要求的不断提高，三维存储器叠层数量逐渐增加。为了减少应力影响并控制工艺成本，叠层单层厚度必须随之减薄。由此导致，CH轴向方向上每个存储单元间距缩短，临近不同编擦状态下的各存储单元间相互影响增强；从而导致电荷在存储层内沿CH轴向方向的散佚现象更明显。如此，电荷难以保持在每个存储单元对应的存储层区域内，大大降低了三维存储器的保持特性。
发明内容
有鉴于此，本发明的主要目的在于提供一种三维存储器及其制备方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种三维存储器，包括：
栅极叠层，包括若干层间隔排列的栅极；
穿过所述栅极叠层的沟道结构，所述沟道结构包括存储层，所述存储层包括若干彼此隔离的存储区；
至少其中之一所述存储区与至少其中之一所述栅极在所述沟道结构的径向方向上重叠。
上述方案中，若干所述存储区与若干所述栅极一一对应。
上述方案中，所述存储区在所述沟道结构延伸方向上的两端沿所述沟道结构的径向向外的方向弯折。
上述方案中，所述沟道结构还包括隧穿层，所述隧穿层具有沿所述沟道结构的径向向外的方向突出的凸起，若干所述凸起穿过所述存储层，使得所述存储区之间通过所述隧穿层彼此隔离。
上述方案中，所述沟道结构还包括位于所述存储层外侧的阻挡层，所述阻挡层包括若干彼此隔离的阻挡区；
其中，若干所述阻挡区与若干所述存储区一一对应。
上述方案中，所述阻挡区在所述沟道结构延伸方向上的两端沿所述沟道结构的径向向外的方向弯折。
上述方案中，还包括覆盖于所述栅极之上的介质层。
上述方案中，所述存储层为电荷俘获型存储层。
上述方案中，所述栅极之间形成有气隙。
上述方案中，所述栅极之间还具有保护层，所述保护层未填充满所述栅极之间的区域因而在所述栅极之间形成所述气隙。
上述方案中，所述存储区在所述沟道结构延伸方向上的两端朝向所述气隙的方向弯折，所述保护层覆盖所述存储区的首尾处。
本发明实施例还提供了一种三维存储器的制备方法，所述方法包括以下步骤：
形成沟道结构，所述沟道结构包括存储层；
形成若干层沿所述沟道结构轴向方向上间隔排列的栅极；
去除部分所述存储层，使得所述存储层形成为具有若干彼此隔离的存储区；
至少其中之一所述存储区与至少其中之一所述栅极在所述沟道结构的径向方向上重叠。
上述方案中，在所述形成沟道结构的步骤之前，所述方法还包括：提供基底结构；所述基底结构包括叠层结构；所述叠层结构包括若干交替排列的第一材料层以及第二材料层；刻蚀所述基底结构，形成贯穿所述叠层结构的沟道通孔；
从所述沟道通孔侧去除部分所述第一材料层，形成开口朝向所述沟道通孔的层间沟槽，部分所述存储层形成于所述层间沟槽内；
去除部分所述存储层的步骤包括：去除位于所述层间沟槽内的部分所述存储层，以形成若干所述存储区。
上述方案中，所述形成沟道结构的步骤还包括：
在形成所述存储层之前，在所述沟道通孔内形成阻挡层，所述阻挡层沿所述沟道通孔的轴向方向延伸，并覆盖所述层间沟槽的表面；
在形成所述存储层之后，在所述存储层上形成隧穿层，部分所述隧穿层位于所述层间沟槽内，使得所述隧穿层具有沿所述沟道结构的径向向外的方向突出的凸起。
上述方案中，所述存储层为电荷俘获型存储层。
上述方案中，形成所述栅极的方法包括：
去除所述第二材料层，形成栅极沟槽；
在所述栅极沟槽内执行栅极填充，形成若干层间隔排列的栅极。
上述方案中，形成所述存储区的方法包括：
去除剩余的所述第一材料层；
去除所述层间隔槽内的部分所述存储层，以形成若干所述存储区。
上述方案中，所述栅极之间形成有气隙。
上述方案中，所述方法还包括：形成保护层，所述保护层部分进入所述栅极之间，并且未填充满所述栅极之间的区域因而在所述栅极之间形成所述气隙。
上述方案中，所述存储区在所述沟道结构延伸方向上的两端朝向所述气隙的方向弯折，所述保护层覆盖在所述存储区的首尾处。
本发明实施例所提供的三维存储器及其制备方法，包括：栅极叠层，包括若干层间隔排列的栅极；穿过所述栅极叠层的沟道结构，所述沟道结构包括存储层，所述存储层包括若干彼此隔离的存储区；至少其中之一所述存储区与至少其中之一所述栅极在所述沟道结构的径向方向上重叠。如此，隔断了不同层栅极对应的存储层的连接，即隔断了不同存储单元中存储层的连接，一定程度上避免了存储层电子迁移现象的发生，减弱了散佚现象，提高了器件的存储保持特性。
附图说明
图1为相关技术中三维存储器结构剖面示意图；
图2为相关技术中三维存储器完成栅极填充后的局部结构剖面放大示意图；
图3为本发明实施例提供的三维存储器的结构剖面示意图；
图4为本发明实施例提供的三维存储器的制备方法的流程示意图；
图5至图12为本发明实施例提供的三维存储器的制备过程中的器件结构剖面示意图。
附图标记说明：
10、20-半导体衬底；
11、21-叠层结构；211-第一材料层；212-第二材料层；
12、22-沟道结构；121、221-阻挡层；122、222-存储层；123、223-隧穿层；124、224-沟道层；
26-栅极结构；261-介质层；162、262-栅极；
27-刻蚀阻挡层；
28-保护层。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1为相关技术中三维存储器结构剖面示意图。
如图所示，三维存储器包括：半导体衬底10；叠层结构11，形成在所述半导体衬底10上；沟道通孔CH，通过刻蚀工艺形成，所述沟道通孔CH贯穿所述叠层结构11，并暴露所述半导体衬底10；在沟道通孔CH内形成有沟道结构12，具体地，所述沟道结构12包括沿所述沟道通孔CH径向方向向内，依次形成的阻挡层121、存储层122、隧穿层123、沟道层124。其中，所述存储层122沿所述沟道通孔CH的轴向方向延伸，是一个连续完整的层结构。
接下来，参考图2。在三维存储器完成栅极填充后，各栅极162对应存储层122上的不同区域，从而各存储单元使用存储层上的不同区域进行电荷存储。然而，由于存储层122是连续的结构，当每个存储单元之间的间距不断缩短时，临近不同编擦状态下的各存储单元间相互影响增强，电荷在存储层122内沿CH轴向方向的散佚现象变得明显。如此，电荷难以保持在每个存储单元对应的存储层122区域内，大大降低了三维存储器的保持特性。
基于此，本发明实施例提供了一种三维存储器；具体请参见图3。
所述三维存储器包括：栅极叠层，包括若干层间隔排列的栅极262；穿过所述栅极叠层的沟道结构22，所述沟道结构22包括存储层222，所述存储层222包括若干彼此隔离的存储区；至少其中之一所述存储区与至少其中之一所述栅极262在所述沟道结构22的径向方向上重叠。
本发明实施例还提供了一种三维存储器的制备方法；具体请参见附图4。所述方法包括以下步骤：
步骤101、形成沟道结构，所述沟道结构包括存储层；
步骤102、形成若干层沿所述沟道结构轴向方向上间隔排列的栅极；
步骤103、去除部分所述存储层，使得所述存储层形成为具有若干彼此隔离的存储区；
至少其中之一所述存储区与至少其中之一所述栅极在所述沟道结构的径向方向上重叠。
下面结合图5至图12中三维存储器的制备过程中的器件结构剖面示意图，对本发明再作进一步详细的说明。
首先，请参考图5。在步骤101之前，所述方法还包括：提供基底结构；所述基底结构包括叠层结构21；所述叠层结构21包括若干交替排列的第一材料层211以及第二材料层212；刻蚀所述基底结构，形成贯穿所述叠层结构21的沟道通孔CH。
这里，所述半导体衬底20，可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。
第一材料层211可以为介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物以及其它高介电常数(高k)介质层；第二材料层212可以为牺牲层，例如可以由氧化物层、氮化物层、碳化硅层、硅层和硅锗层中的一种形成。本实施例中，第一材料层211可以由SiO2形成，第二材料层212可以由SiN形成，从而形成的叠层结构21为NO叠层。第一材料层和第二材料层可以利用化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺或原子层沉积(ALD)工艺形成；其中，第一材料层和第二材料层可以具有彼此相同的厚度，也可以具有彼此不同的厚度。
所述沟道通孔CH可以通过干法刻蚀工艺形成。可选地，在所述沟道通孔CH的底部、所述半导体衬底20上，形成外延层(SEG)。所述外延层可以通过选择性外延生长单晶硅而形成，并且所述外延层可以作为下选择管沟道。
接下来，请参考图6。从所述沟道通孔CH侧去除部分所述第一材料层211，形成开口朝向所述沟道通孔的层间沟槽；在后续步骤中，部分所述存储层形成在所述层间沟槽内。
所述去除部分所述第一材料层211可以通过湿法刻蚀工艺实现。在该步骤中，所述第二材料层212也可以有少量损失。
接下来，请参考图7-图8。执行步骤101，形成沟道结构，所述沟道结构包括存储层222。
在一实施例中，所述形成沟道结构的步骤具体包括：在所述沟道通孔CH内形成阻挡层221，所述阻挡层221沿所述沟道通孔CH的轴向方向延伸，并覆盖所述层间沟槽的表面。接下来，在所述沟道通孔内CH形成所述存储层222；所述存储层222沿所述沟道通孔CH的轴向方向延伸，并在层间沟槽处朝向所述层间沟槽的内部弯折(如图中虚线框所示)。在形成所述存储层222之后，在所述存储层222上形成隧穿层223，部分所述隧穿层223位于所述层间沟槽内，使得所述隧穿层223具有沿所述沟道结构CH的径向向外的方向突出的凸起。
在一实施例中，所述存储层222为电荷俘获型存储层。所述存储层222的材料包括氮化硅。具体地，在沟道通孔CH内形成所述阻挡层221、所述存储层222、所述隧穿层223的过程可以具体包括：在所述沟道通孔CH内沉积阻挡层221，所述阻挡层221可以为氧化物层(如SiO2层)，也可以为高k介质材料(如Al2O3)与氧化物层的复合层；接下来，在所述阻挡层221上沉积存储层222；所述存储层222的材料优选为高k介质材料，具体可以选自氮化物(如SiN层)、SiON，Al2O3等高k介质材料之一或其复合层；在所述存储层222上沉积隧穿层223，所述隧穿层223的材料可以为氧化物(如SiO2层)。上述各层可以使用CVD或ALD方法沉积形成。
接下来，请参考图8。所述形成沟道结构的步骤还可以包括：沉积沟道层224，所述沟道层224为所述三维存储器提供载流子移动的通道。
接下来，请参考图9。执行步骤102，形成若干层沿所述沟道结构轴向方向上间隔排列的栅极262。
在一实施例中，形成所述栅极的方法包括：去除所述第二材料层212，形成栅极沟槽；在所述栅极沟槽内执行栅极填充，形成若干层间隔排列的栅极262。所述第二材料层212具体可以通过湿法刻蚀工艺去除，并具体可以采用酸性溶液刻蚀。
在一实施例中，形成栅极沟槽后，具体包括：沿在所述栅极沟槽内壁形成介质层261；在所述栅极沟槽的所述介质层261内部执行栅极262填充；使得所述栅极262与所述存储区之间由所述介质层261隔开。在另一实施例中，在所述介质层261与所述栅极262之间还可以包括金属阻挡层(图中未示出)。所述介质层261、所述栅极262以及所述金属阻挡层共同构成栅极结构26。所述栅极262可以为金属栅极，其材料可以包括钨。
可以理解，所述方法还应当包括：刻蚀所述基底结构，形成栅线隔槽GH的步骤。所述第二材料层212从所述栅线隔槽GH侧去除；所述介质层261以及所述栅极262从所述栅线隔槽GH侧填充而形成。
接下来，请参考图10。执行步骤103，去除部分所述存储层222，使得所述存储层222形成为具有若干彼此隔离的存储区。
具体地，去除位于所述层间沟槽内的部分所述存储层，以形成若干所述存储区。
在一实施例中，形成所述存储区的方法可以包括：去除剩余的所述第一材料层211；去除所述层间沟槽内的部分所述存储层。具体地，去除剩余的所述第一材料层211后，所述存储层222中朝向所述层间沟槽的内部弯折的部分被暴露出来；从所述弯折的部分侧去除部分所述存储层222，从而使得所述存储层222形成为具有若干彼此隔离的存储区。应当理解，在去除部分所述存储层222的过程中，所述阻挡层221中朝向所述层间沟槽的内部弯折的部分也被部分去除，从而使得所述阻挡层221形成为包括若干彼此隔离的阻挡区；其中，若干所述阻挡区与若干所述存储区一一对应；所述阻挡区在所述沟道结构延伸方向上的两端沿所述沟道结构的径向向外的方向弯折。进一步地，所述隧穿层223的沿所述沟道结构的径向向外的方向突出的凸起被暴露或被少量去除，从而形成了若干所述凸起(如图中虚线圆框所示)穿过所述存储层222，使得所述存储区之间通过所述隧穿层223彼此隔离的器件结构。
进一步地，剩余的所述第一材料层211可以从所述栅线隔槽GH侧去除。并且，从所述栅线隔槽GH侧去除所述第一材料层211的步骤可以具体参考图11。
在图11中，已经完成了栅线隔槽GH的刻蚀步骤，以及所述栅极结构26的制备。在此基础上，在所述栅线隔槽GH中形成刻蚀阻挡层27；并且进一步使得所述刻蚀阻挡层27的上表面位于次底层所述栅极(即器件底部倒数第二层栅极)的侧壁处；以使所述刻蚀阻挡层27至少在所述器件最底层所述栅极与次底层所述栅极之间的第一材料层211的侧壁以及该第一材料层211底部的器件结构上形成足够的保护作用。所述刻蚀阻挡层27的材料可以选择与第一材料层具有较高刻蚀选择比的材料，例如可以是SiN、a-Si等。接下来，去除次底层所述栅极以上的第一材料层211，最底层所述栅极与次底层所述栅极之间的第一材料层予以保留。如此，在所述栅极之间形成了气隙。最后，在该去除次底层所述栅极以上的第一材料层211的步骤中，进一步去除阻挡层221以及存储层222的朝向所述栅线隔槽GH的部分，以使所述存储层222形成为具有若干彼此隔离的存储区，并且所述存储区分别位于与所述栅极262的侧壁相对应的位置上。
在一实施例中，若干所述存储区与若干所述栅极262一一对应(具体结构可参见图3)。
在一实施例中，形成的所述存储区在所述沟道结构22延伸方向上的两端沿所述沟道结构22的径向向外的方向弯折。
接下来，请参考图12。所述方法还包括：形成保护层28，所述保护层28部分进入所述栅极262之间，并且未填充满所述栅极262之间的区域因而在所述栅极262之间形成所述气隙。
具体地，所述保护层28沿所述栅线隔槽GH的侧壁沉积，由于沉积工艺特点，所述保护层28在沉积过程中阶梯覆盖率较差，因此所述保护层28可仅部分进入所述栅极262之间，并在栅线隔槽GH的上部先封口；从而使得所述栅极262之间形成有气隙。所述保护层28可以采用CVD工艺沉积形成。所述保护层28的材料可以包括二氧化硅。
在一实施例中，所述存储区在所述沟道结构22延伸方向上的两端朝向所述气隙的方向弯折，所述保护层28覆盖在所述存储区的首尾处。
如此，形成了本发明实施例所提供的三维存储器，其具体剖面结构可以参见图3。
需要说明的是，本发明实施例提供的三维存储器与三维存储器的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。但需要进一步说明的是，本发明实施例提供的三维存储器，其各技术特征组合已经可以解决本发明所要解决的技术问题；因而，本发明实施例所提供的三维存储器可以不受本发明实施例提供的三维存储器的制备方法的限制，任何能够形成本发明实施例所提供的三维存储器结构的制备方法所制备的三维存储器均在本发明保护的范围之内。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (19)
1.一种三维存储器，其特征在于，包括：
栅极叠层，包括若干层间隔排列的栅极；
穿过所述栅极叠层的沟道结构，所述沟道结构包括存储层，所述存储层包括若干彼此隔离的存储区；
至少其中之一所述存储区与至少其中之一所述栅极在所述沟道结构的径向方向上重叠；
所述沟道结构还包括隧穿层，所述隧穿层具有沿所述沟道结构的径向向外的方向突出的凸起，若干所述凸起穿过所述存储层，使得所述存储区之间通过所述隧穿层彼此隔离。
2.根据权利要求1所述的三维存储器，其特征在于，若干所述存储区与若干所述栅极一一对应。
3.根据权利要求1所述的三维存储器，其特征在于，所述存储区在所述沟道结构延伸方向上的两端沿所述沟道结构的径向向外的方向弯折。
4.根据权利要求1所述的三维存储器，其特征在于，所述沟道结构还包括位于所述存储层外侧的阻挡层，所述阻挡层包括若干彼此隔离的阻挡区；
其中，若干所述阻挡区与若干所述存储区一一对应。
5.根据权利要求4所述的三维存储器，其特征在于，所述阻挡区在所述沟道结构延伸方向上的两端沿所述沟道结构的径向向外的方向弯折。
6.根据权利要求1所述的三维存储器，其特征在于，还包括覆盖于所述栅极之上的介质层。
7.根据权利要求1所述的三维存储器，其特征在于，所述存储层为电荷俘获型存储层。
8.根据权利要求1所述的三维存储器，其特征在于，所述栅极之间形成有气隙。
9.根据权利要求8所述的三维存储器，其特征在于，所述栅极之间还具有保护层，所述保护层未填充满所述栅极之间的区域因而在所述栅极之间形成所述气隙。
10.根据权利要求9所述的三维存储器，其特征在于，所述存储区在所述沟道结构延伸方向上的两端朝向所述气隙的方向弯折，所述保护层覆盖所述存储区的首尾处。
11.一种三维存储器的制备方法，其特征在于，所述方法包括以下步骤：
形成沟道结构，所述沟道结构包括存储层和在所述存储层上形成的隧穿层，所述隧穿层具有若干沿所述沟道结构的径向向外的方向突出的凸起；
形成若干层沿所述沟道结构轴向方向上间隔排列的栅极；
去除部分所述存储层，形成若干所述凸起穿过所述存储层、使得所述存储层形成为具有若干通过所述隧穿层彼此隔离的存储区的器件结构；
至少其中之一所述存储区与至少其中之一所述栅极在所述沟道结构的径向方向上重叠。
12.根据权利要求11所述的方法，其特征在于，
在所述形成沟道结构的步骤之前，所述方法还包括：提供基底结构；所述基底结构包括叠层结构；所述叠层结构包括若干交替排列的第一材料层以及第二材料层；刻蚀所述基底结构，形成贯穿所述叠层结构的沟道通孔；
从所述沟道通孔侧去除部分所述第一材料层，形成开口朝向所述沟道通孔的层间沟槽，部分所述存储层形成于所述层间沟槽内；
去除部分所述存储层的步骤包括：去除位于所述层间沟槽内的部分所述存储层，以形成若干所述存储区。
13.根据权利要求12所述的方法，其特征在于，所述形成沟道结构的步骤还包括：
在形成所述存储层之前，在所述沟道通孔内形成阻挡层，所述阻挡层沿所述沟道通孔的轴向方向延伸，并覆盖所述层间沟槽的表面；
在形成所述存储层之后，在所述存储层上形成隧穿层，部分所述隧穿层位于所述层间沟槽内，使得所述隧穿层具有沿所述沟道结构的径向向外的方向突出的凸起。
14.根据权利要求11所述的方法，其特征在于，所述存储层为电荷俘获型存储层。
15.根据权利要求12所述的方法，其特征在于，形成所述栅极的方法包括：
去除所述第二材料层，形成栅极沟槽；
在所述栅极沟槽内执行栅极填充，形成若干层间隔排列的栅极。
16.根据权利要求15所述的方法，其特征在于，形成所述存储区的方法包括：
去除剩余的所述第一材料层；
去除所述层间隔槽内的部分所述存储层，以形成若干所述存储区。
17.根据权利要求11所述的方法，其特征在于，所述栅极之间形成有气隙。
18.根据权利要求17所述的方法，其特征在于，所述方法还包括：
形成保护层，所述保护层部分进入所述栅极之间，并且未填充满所述栅极之间的区域因而在所述栅极之间形成所述气隙。
19.根据权利要求18所述的方法，其特征在于，所述存储区在所述沟道结构延伸方向上的两端朝向所述气隙的方向弯折，所述保护层覆盖在所述存储区的首尾处。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811393444.0A CN109659309B (zh) | 2018-11-21 | 2018-11-21 | 一种三维存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811393444.0A CN109659309B (zh) | 2018-11-21 | 2018-11-21 | 一种三维存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109659309A CN109659309A (zh) | 2019-04-19 |
| CN109659309B true CN109659309B (zh) | 2021-02-26 |
Family
ID=66111315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811393444.0A Active CN109659309B (zh) | 2018-11-21 | 2018-11-21 | 一种三维存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109659309B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11139386B2 (en) * | 2020-03-03 | 2021-10-05 | Micron Technology, Inc. | Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells |
| CN113394226B (zh) * | 2020-07-03 | 2022-06-28 | 长江存储科技有限责任公司 | 三维存储器及三维存储器制作方法 |
| CN113506807B (zh) * | 2021-04-28 | 2023-06-16 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269405A (zh) * | 2014-09-16 | 2015-01-07 | 华中科技大学 | 一种基于深孔填充的三维半导体存储器件及其制备方法 |
| CN104269404A (zh) * | 2014-08-27 | 2015-01-07 | 武汉新芯集成电路制造有限公司 | 三维存储器及制备方法 |
| CN106409837A (zh) * | 2015-07-27 | 2017-02-15 | 旺宏电子股份有限公司 | 存储器及其制作方法 |
| CN107946310A (zh) * | 2017-11-16 | 2018-04-20 | 长江存储科技有限责任公司 | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110135692A (ko) * | 2010-06-11 | 2011-12-19 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
-
2018
- 2018-11-21 CN CN201811393444.0A patent/CN109659309B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269404A (zh) * | 2014-08-27 | 2015-01-07 | 武汉新芯集成电路制造有限公司 | 三维存储器及制备方法 |
| CN104269405A (zh) * | 2014-09-16 | 2015-01-07 | 华中科技大学 | 一种基于深孔填充的三维半导体存储器件及其制备方法 |
| CN106409837A (zh) * | 2015-07-27 | 2017-02-15 | 旺宏电子股份有限公司 | 存储器及其制作方法 |
| CN107946310A (zh) * | 2017-11-16 | 2018-04-20 | 长江存储科技有限责任公司 | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109659309A (zh) | 2019-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9159570B2 (en) | Non-volatile memory device and method for fabricating the same | |
| US11631691B2 (en) | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same | |
| CN109461740B (zh) | 一种三维存储器件及其制备方法 | |
| CN107946310B (zh) | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 | |
| CN109659309B (zh) | 一种三维存储器及其制备方法 | |
| US8921922B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| CN109742080B (zh) | 一种三维存储器及其制备方法 | |
| CN110676259B (zh) | 三维存储结构及其制作方法 | |
| US8878332B2 (en) | NAND flash memory device | |
| US9006089B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| CN112768466B (zh) | 一种三维存储器及其制备方法 | |
| CN110299366B (zh) | 三维存储器及其形成方法 | |
| CN111492481B (zh) | 三维存储器件和制作方法 | |
| CN112820736A (zh) | 三维存储器及其制备方法 | |
| KR102657866B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN109326600B (zh) | 一种三维存储器件及其制备方法 | |
| CN111527604B (zh) | 三维存储器件以及其制作方法 | |
| CN110473876B (zh) | 一种三维存储器及其制备方法 | |
| US8497543B2 (en) | Semiconductor memory device and method for manufacturing same | |
| CN109698203B (zh) | 一种三维存储器及其制备方法 | |
| CN112768463B (zh) | 三维存储器及其制作方法 | |
| CN113871394A (zh) | 存储器结构 | |
| CN111199979B (zh) | 一种三维存储器的制备方法 | |
| CN113725228B (zh) | 三维存储器及其制作方法 | |
| CN113284907B (zh) | 三维存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |