CN111384061B - 3d存储器件及其制造方法 - Google Patents
3d存储器件及其制造方法 Download PDFInfo
- Publication number
- CN111384061B CN111384061B CN201911414991.7A CN201911414991A CN111384061B CN 111384061 B CN111384061 B CN 111384061B CN 201911414991 A CN201911414991 A CN 201911414991A CN 111384061 B CN111384061 B CN 111384061B
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- gate
- stack structure
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 327
- 239000002346 layers by function Substances 0.000 claims abstract description 55
- 239000004020 conductor Substances 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000003860 storage Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 12
- 239000000945 filler Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 230000015654 memory Effects 0.000 abstract description 78
- 238000000034 method Methods 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000005641 tunneling Effects 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 1
- 101100272590 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BIT2 gene Proteins 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 101150064834 ssl1 gene Proteins 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
公开了一种3D存储器件及其制造方法，3D存储器件包括：衬底；位于衬底上方的栅叠层结构，栅叠层结构包括交替堆叠的多个层间绝缘层和多个栅极导体；贯穿栅叠层结构的多个沟道柱，沟道柱包括位于沟道柱侧壁的功能层以及沟道层；硅槽，通过去除沟道柱底部的功能层形成；外延层，位于硅槽内；硅槽两侧的表面屏幕在栅叠层结构中最下面的两层栅极导体的表面平面之间；部分沟道层位于硅槽内。本发明实施例中去除沟道孔底部的功能层形成硅槽，在硅槽内形成外延层；功能层由于没有拐角，仅位于沟道孔的侧壁上，提高电荷存储层的电荷束缚能力，避免电荷存储层上的电荷泄漏到沟道层中，从而提高3D存储器的底部选择栅极的阈值电压的稳定性。
Description
技术领域
本发明涉及存储器技术领域，特别涉及3D存储器件及其制造方法。
背景技术
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的孔径越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。
现有3D NAND存储器的形成过程一般包括：在衬底上形成氮化硅层和氧化硅层交替层叠的堆叠层；刻蚀所述堆叠层，在堆叠层中形成沟道孔，在形成沟道孔后，刻蚀沟道孔底部的衬底，在衬底中形成凹槽；在沟道孔底部的凹槽中，通过选择性外延生长(SelectiveEpitaxial Growth)形成外延硅层，通常该外延硅层也称作SEG；在所述沟道孔的侧壁和底部中形成功能层和沟道层，所述沟道层与外延硅层(SEG)连接；去除氮化硅层，在去除氮化硅层的位置形成栅极金属。
功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层，所选的材料可以是氧化物-氮化物-氧化物(ONO)的单层和/或多层组合结构。功能层(ONO层)的轴向截面可以是两个相对的L形，电荷存储层和沟道层在功能层的拐角处(L-Foot position)直接接触，会在拐角处产生高电阻率(High electricalresistivity)。由于底部选择栅极(BSG)的电荷束缚能力较差，电荷存储层上的电荷很容易泄漏到沟道层中，将导致底部选择栅极BSG的阈值电压Vt偏移，影响3D存储器件的性能，尤其在擦除或者读取/写入过程中。在反复的擦除或者读取/写入后，拐角处将积累大量电荷，进一步使底部选择栅极BSG的阈值电压Vt偏移。
发明内容
鉴于上述问题，本发明的目的在于提供一种3D存储器件及其制造方法，去除沟道孔底部的功能层，使功能层仅位于沟道孔的侧壁上，提高电荷存储层的电荷束缚能力，进而提高3D存储器的底部选择栅极的阈值电压的稳定性。
根据本发明的一方面，提供一种3D存储器件的制造方法，包括：在衬底上方形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个层间绝缘层和多个牺牲层；形成贯穿所述绝缘叠层结构的多个沟道柱，形成所述沟道柱的步骤包括：贯穿所述绝缘叠层结构与部分所述衬底形成多个沟道孔；在所述沟道孔的侧壁和底部形成功能层以及沟道层；去除位于沟道孔底部的沟道层形成开口；去除位于沟道孔底部的功能层形成硅槽，所述硅槽两侧的表面平面在绝缘叠层结构中最下面的两层牺牲层的表面平面之间；在所述硅槽内形成外延层；其中，部分所述沟道层位于所述硅槽内。
优选地，所述外延层的形状为凹形或者凸形。
优选地，形成硅槽的步骤包括：去除所述沟道孔底部的功能层时，所述功能层相对于所述沟道层具有高的刻蚀选择比。
优选地，所述功能层相对于所述沟道层的刻蚀速率比至少大于30:1。
优选地，所述制造方法还包括：在所述沟道层上形成填充层；去除所述沟道孔顶部的所述填充层，以形成凹槽，在所述凹槽内形成插塞结构。
优选地，所述制造方法还包括：采用多个栅极导体置换所述多个牺牲层，从而形成栅叠层结构。
优选地，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层。
根据本发明的另一方面，提供一种3D存储器件，包括：衬底；位于衬底上方的栅叠层结构，所述栅叠层结构包括交替堆叠的多个层间绝缘层和多个栅极导体；贯穿所述栅叠层结构的多个沟道柱，所述沟道柱包括位于沟道柱侧壁的功能层以及沟道层；硅槽，位于沟道柱底部，通过去除所述沟道柱底部的功能层形成；外延层，位于所述硅槽内；其中，所述硅槽两侧的表面屏幕在栅叠层结构中最下面的两层栅极导体的表面平面之间；部分所述沟道层位于所述硅槽内。
优选地，所述外延层的形状为凹形或者凸形。
优选地，所述功能层相对于所述沟道层具有高的刻蚀选择比。
优选地，所述功能层相对于所述沟道层的刻蚀速率比至少大于30:1。
优选地，所述3D存储器件还包括：
位于所述沟道柱中的填充层，所述填充层与所述沟道层接触；
位于所述填充层上的插塞结构。
优选地，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层。
本发明提供的3D存储器件及其制造方法，去除沟道孔底部的功能层形成硅槽，在硅槽内形成外延层；功能层由于没有拐角，仅位于沟道孔的侧壁上，提高电荷存储层的电荷束缚能力，避免电荷存储层上的电荷泄漏到沟道层中，从而提高3D存储器的底部选择栅极的阈值电压的稳定性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1a和图1b分别示出了3D存储器件的存储单元串的电路图和结构示意图；
图2示出了3D存储器件的透视图；
图3a至图3i示出根据本发明实施例的3D存储器件制造方法的各个阶段的截面图；
图4a至图4i示出根据本发明另一实施例的3D存储器件制造方法的各个阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
本发明中描述的“上方”，是指位于基板平面的上方，可以是指材料之间的直接接触，也可以是间隔设置。
在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图1a和1b分别示出3D存储器件的存储单元串的电路图和结构示意图。在该实施例中示出的存储单元串包括4个存储单元的情形。可以理解，本发明不限于此，存储单元串中的存储单元数量可以为任意多个，例如，32个或64个。
如图1a所示，存储单元串100的第一端连接至位线BL，第二端连接至源极线SL。存储单元串100包括在第一端和第二端之间串联连接的多个晶体管，包括：第一选择晶体管Q1、存储单元M1至M4、以及第二选择晶体管Q2。第一选择晶体管Q1的栅极连接至串选择线SSL，第二选择晶体管Q2的栅极连接至地选择线GSL。存储单元M1至M4的栅极分别连接至字线WL1至WL4的相应字线。
如图1b所示，存储单元串100的选择晶体管Q1和Q2分别包括第二导体层122和第三导体层123，存储单元M1至M4分别包括第一导体层121。第一导体层121、第二导体层122和第三导体层123与存储单元串100中的晶体管的堆叠顺序一致，相邻的导体层之间彼此采用绝缘层隔开，从而形成栅叠层结构。
进一步地，存储单元串100包括存储串110。存储串110与栅叠层结构相邻或者贯穿栅叠层结构。在存储串110的中间部分，第一导体层121与沟道层111之间夹有隧穿氧化层112、电荷存储层113和栅氧化层114，从而形成存储单元M1至M4。在存储串110的两端，第二导体层122和123与沟道层111之间夹有栅氧化层114，从而形成第一选择晶体管Q1和第二选择晶体管Q2。
沟道层111例如由掺杂多晶硅组成，隧穿氧化层112和栅氧化层114分别由氧化物组成，例如氧化硅，电荷存储层113由包含量子点或者纳米晶体的绝缘层组成，例如包含金属或者半导体的微粒的氮化硅，第一导体层121、第二导体层122和第三导体层123由金属组成，例如钨。沟道层111用于提供选择晶体管和控制晶体管的沟道区，沟道层111的掺杂类型与选择晶体管和控制晶体管的类型相同。例如，对于N型的选择晶体管和控制晶体管，沟道层111可以是N型掺杂的多晶硅。
在该实施例中，存储串110的芯部为沟道层111，隧穿氧化层112、电荷存储层113和栅氧化层114形成围绕芯部侧壁的叠层结构。在替代的实施例中，存储串110的芯部为附加的绝缘层，沟道层111、隧穿氧化层112、电荷存储层113和栅氧化层114形成围绕半导体层的叠层结构。
在该实施例中，第一选择晶体管Q1和第二选择晶体管Q2、存储单元M1至M4使用公共的沟道层111和栅氧化层114。在存储串110中，沟道层111提供多个晶体管的源漏区和沟道层。在替代的实施例中，可以采用彼此独立的步骤，分别形成第一选择晶体管Q1和第二选择晶体管Q2的半导体层和栅氧化层以及存储单元M1至M4的半导体层和栅氧化层。在存储串110中，第一选择晶体管Q1和第二选择晶体管Q2的半导体层与存储单元M1至M4的半导体层彼此电连接。
在写入操作中，存储单元串100利用FN隧穿效率将数据写入存储单元M1至M4中的选定存储单元。以存储单元M2为例，在源极线SL接地的同时，地选择线GSL偏置到大约零伏电压，使得对应于地选择线GSL的第二选择晶体管Q2断开，串选择线SSL偏置到高电压VDD，使得对应于串选择线SSL的选择晶体管Q1导通。进一步地，位线BIT2接地，字线WL2偏置于编程电压VPG，例如20V左右，其余字线偏置于低电压VPS1。由于只有选定存储单元M2的字线电压高于隧穿电压，因此，该存储单元M2的沟道区的电子，经由隧穿氧化层112到达电荷存储层113，从而将数据转变成电荷存储于存储单元M2的电荷存储层113中。
在读取操作中，存储单元串100根据存储单元M1至M4中的选定存储单元的导通状态判断功能层中的电荷量，从而获得该电荷量表征的数据。以存储单元M2为例，字线WL2偏置于读取电压VRD，其余字线偏置于高电压VPS2。存储单元M2的导通状态与其阈值电压相关，即与功能层中的电荷量相关，从而根据存储单元M2的导通状态可以判断数据值。存储单元M1、M3和M4始终处于导通状态，因此，存储单元串100的导通状态取决于存储单元M2的导通状态。控制电路根据位线BL和源极线SL上检测的电信号判断存储单元M2的导通状态，从而获得存储单元M2中存储的数据。
图2分别示出了3D存储器件的透视图。为了清楚起见，在图2中未示出3D存储器件中的各个绝缘层。
在该实施例中示出的3D存储器件200包括4*4共计16个存储单元串100，每个存储单元串100包括4个存储单元，从而形成4*4*4共计64个存储单元的存储器阵列。可以理解，本发明不限于此，3D存储器件可以包括任意多个存储单元串，例如，1024个，每个存储单元串中的存储单元数量可以为任意多个，例如，32个或64个。
在3D存储器件200中，存储单元串100分别包括各自的沟道柱110，以及公共的第一导体层121、第二导体层122和第三导体层123。第一导体层121、第二导体层122和第三导体层123与存储单元串100中的晶体管的堆叠顺序一致，相邻的导体层之间彼此采用绝缘层隔开，从而形成栅叠层结构120。在图中未示出绝缘层。
存储串110的内部结构如图1b所示，在此不再进行详细说明。在存储串110的中间部分，第一导体层121与存储串110内部的沟道层111、隧穿氧化层112、电荷存储层113和栅氧化层114一起，形成存储单元M1至M4。在存储串110的两端，第二导体层122和第三导体层123与存储串110内部的沟道层111和栅氧化层114一起，形成第一选择晶体管Q1和第二选择晶体管Q2。
沟道柱110贯穿栅叠层结构120，并且排列成阵列，同一列的多个存储串110的第一端共同连接至同一条位线(即BL1-BL4之一)，第二端共同连接至衬底101，第二端经由衬底100形成共源极连接。
第一选择晶体管Q1的栅极导体122由栅线缝隙(gate line slit)102分割成不同的栅线。同一行的多个沟道柱110的栅线共同连接至同一条串选择线(即串选择线SSL1至SSL4之一)。
存储晶体管M1和M4的栅极导体121按照不同的层面分别连接成一体。如果存储晶体管M1和M4的栅极导体121由栅线缝隙161分割成不同的栅线，则同一层面的栅线经由各自的导电通道131到达互连层132，从而彼此互连，然后经由导电通道133连接至同一条字线(即字线WL1至WL4之一)。
地选择晶体管Q2的栅极导体连接成一体。如果地选择晶体管Q2的栅极导体123由栅线缝隙161分割成不同的栅线，则栅线经由各自的导电通道131到达互连层132，从而彼此互连，然后经由导电通道133连接至同一条地选择线GSL。
图3a至图3i示出根据本发明实施例的3D存储器件制造方法的各个阶段的截面图。
该方法开始于已经形成沟道孔102的半导体结构，如图3a所示。
在该步骤中，采用沉积工艺，例如为原子层沉积(Atomic Layer Deposition，ALD)，物理气相沉积(Physical，Vapor Deposition，PVD)或化学气相沉积(Chemical VaporDeposition，CVD)等工艺在衬底101上形成层间绝缘层151和牺牲层152交替堆叠形成的绝缘叠层结构150，形成贯穿绝缘叠层结构150的沟道孔，所述沟道孔102延伸至所述衬底101中。在该实施例中，衬底101例如是单晶硅衬底，层间绝缘层151例如由氧化硅组成，牺牲层152例如由氮化硅组成。牺牲层152将在后续栅极形成工艺中被替换成导体层。
在该实施例中，示出的绝缘叠层结构中包括5层牺牲层152，在具体的3D存储器件的制造过程中，牺牲层152根据不同3D存储器件对存储单元数量的不同要求而设置为其他的数量。
进一步地，在所述沟道孔102的侧壁和底部形成功能层以及沟道层111，所述功能层包括栅氧化层114、位于栅氧化层上的电荷存储层113以及位于电荷存储层上的隧穿氧化层112，如图3b所示。
在该步骤中，在沟道孔102内沿着其侧壁以及底部形成栅氧化层114、电荷存储层113以及隧穿氧化层112，所选的材料可以是氧化物-氮化物-氧化物(ONO)的单层和/或多层组合结构，但并不限于此处提及的材料及组合方式。在该实施例中，所述栅氧化层114和所述隧穿氧化层112例如是氧化硅，所述电荷存储层113例如是氮化硅。形成栅氧化层114、电荷存储层113以及隧穿氧化层112采用化学气相沉积工艺。
进一步地，刻蚀所述沟道孔102底部的沟道层111形成开口，如图3c所示。
在该步骤中，刻蚀所述沟道孔底部的沟道层111采用各向异性的干法刻蚀工艺。在一实施例中，所述各向异性的干法刻蚀工艺为等离子体刻蚀工艺，等离子体刻蚀工艺采用的气体包括含碳氟的气体。
进一步地，去除所述沟道孔102底部的功能层(ONO层)形成硅槽105，部分所述沟道层111位于所述硅槽105内，如图3d所示。
在该步骤中，采用干法刻蚀去除所述沟道孔底部的功能层(ONO层)，在一实施例中，所述干法刻蚀为各向异性的等离子刻蚀。去除所述沟道孔底部的功能层(ONO层)时，所述功能层(ONO层)相对于沟道层111具有高的刻蚀选择比，所述功能层(ONO层)相对于沟道层111的刻蚀速率比至少大于30:1。由于功能层(ONO层)中的电荷存储层113为氮化物层，栅氧化层114和隧穿氧化层112为氧化物层，即利用对氮化物层(例如氮化硅SiN)/氧化物层(例如氧化硅)相对于沟道层111的高刻蚀选择比(High Etch selectivity)的刻蚀工艺去除所述沟道孔底部的功能层(ONO层)。所述硅槽105两侧的表面平面在绝缘叠层结构中最下面的两层牺牲层152的表面平面之间。
进一步地，在所述硅槽105内以及开口的底部表面形成外延层103，如图3e所示。
在该步骤中，沿着硅槽105以及开口表面形成外延层103。外延层103可以例如是选择性外延生长(Selective Epitaxial Growth，SEG)。所述外延层103的形状呈凹形，即在所述沟道层111中间形成的外延层103低于在所述沟道层111两侧形成的外延层103，所述外延层103围绕部分所述沟道层111。所述外延层103两侧的表面平面在绝缘叠层结构中最下面的两侧牺牲152层的表面平面之间。
进一步地，在沟道层上形成填充层115，如图3f所示。
在本实施例中，所述填充层115的材料为氧化硅或其他合适的材料。
进一步地，对所述半导体结构进行平坦化处理，去除第一硬掩膜层160，如图3g所示。
进一步地，去除所述沟道孔102顶部的所述填充层115以形成凹槽，在所述凹槽内形成插塞结构116，如图3h所示。
进一步地，采用多个栅极导体置换所述多个牺牲层152，从而形成栅叠层结构120，如图3i所示。
在该步骤中，所述牺牲层152被替换成栅极导体121、122和123，从而形成栅叠层结构120。栅极导体121、122和123的材料可以为金属或其他的导电材料(比如多晶硅等)。本实施例中，所述导电材料为金属，所述金属为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。其中，所述外延层103与栅极导体121形成第一选择晶体管；所述沟道层111与栅极导体122形成多个存储晶体管；所述沟道层111与栅极导体123形成第二选择晶体管。栅极导体121与外延层103之间由层间绝缘层151隔开。
本发明提供的3D存储器件及其制造方法，去除沟道孔底部的功能层形成硅槽，在硅槽内形成外延层；功能层由于没有拐角，仅位于沟道孔的侧壁上，提高电荷存储层的电荷束缚能力，避免电荷存储层上的电荷泄漏到沟道层中，从而提高3D存储器的底部选择栅极的阈值电压的稳定性。
图4a至图4i示出根据本发明实施例的3D存储器件制造方法的各个阶段的截面图。
该方法开始于已经形成沟道孔102的半导体结构，如图4a所示。
在该步骤中，采用沉积工艺，例如为原子层沉积(Atomic Layer Deposition，ALD)，物理气相沉积(Physical，Vapor Deposition，PVD)或化学气相沉积(Chemical VaporDeposition，CVD)等工艺在衬底101上形成层间绝缘层151和牺牲层152交替堆叠形成的绝缘叠层结构150，形成贯穿绝缘叠层结构150的沟道孔，所述沟道孔102延伸至所述衬底101中。在该实施例中，衬底101例如是单晶硅衬底，层间绝缘层151例如由氧化硅组成，牺牲层152例如由氮化硅组成。牺牲层152将在后续栅极形成工艺中被替换成导体层。
在该实施例中，示出的绝缘叠层结构中包括5层牺牲层152，在具体的3D存储器件的制造过程中，牺牲层152根据不同3D存储器件对存储单元数量的不同要求而设置为其他的数量。
进一步地，在所述沟道孔102的侧壁和底部形成功能层以及沟道层111，所述功能层包括栅氧化层114、位于栅氧化层上的电荷存储层113以及位于电荷存储层上的隧穿氧化层112，如图4b所示。
在该步骤中，在沟道孔102内沿着其侧壁以及底部形成栅氧化层114、电荷存储层113以及隧穿氧化层112，所选的材料可以是氧化物-氮化物-氧化物(ONO)的单层和/或多层组合结构，但并不限于此处提及的材料及组合方式。在该实施例中，所述栅氧化层114和所述隧穿氧化层112例如是氧化硅，所述电荷存储层113例如是氮化硅。形成栅氧化层114、电荷存储层113以及隧穿氧化层112采用化学气相沉积工艺。
进一步地，刻蚀所述沟道孔102底部的沟道层111形成开口，如图4c所示。
在该步骤中，刻蚀所述沟道孔底部的沟道层111采用各向异性的干法刻蚀工艺。在一实施例中，所述各向异性的干法刻蚀工艺为等离子体刻蚀工艺，等离子体刻蚀工艺采用的气体包括含碳氟的气体。
进一步地，去除所述沟道孔102底部的功能层(ONO层)形成硅槽105，部分所述沟道层111位于所述硅槽105内，如图4d所示。
在该步骤中，采用干法刻蚀去除所述沟道孔底部的功能层(ONO层)，在一实施例中，所述干法刻蚀为各向异性的等离子刻蚀。去除所述沟道孔底部的功能层(ONO层)时，所述功能层(ONO层)相对于沟道层111具有高的刻蚀选择比，所述功能层(ONO层)相对于沟道层111的刻蚀速率比至少大于30:1。由于功能层(ONO层)中的电荷存储层113为氮化物层，栅氧化层114和隧穿氧化层112为氧化物层，即利用对氮化物层(例如氮化硅SiN)/氧化物层(例如氧化硅)相对于沟道层111的高刻蚀选择比(High Etch selectivity)的刻蚀工艺去除所述沟道孔底部的功能层(ONO层)。所述硅槽105两侧的表面平面在绝缘叠层结构中最下面的两层牺牲层152的表面平面之间。
进一步地，在所述硅槽105内以及开口的底部表面形成外延层103，如图4e所示。
在该步骤中，沿着硅槽105以及开口表面形成外延层103。外延层103可以例如是选择性外延生长(Selective Epitaxial Growth，SEG)。其中，所述外延层103的形状呈凸形，即在所述沟道层111中间形成的外延层103高于在所述沟道层111两侧形成的外延层103，所述外延层103围绕部分所述沟道层111。所述外延层103两侧的表面平面在绝缘叠层结构中最下面的两侧牺牲152层的表面平面之间。
进一步地，在沟道层上形成填充层115，如图4f所示。
在本实施例中，所述填充层115的材料为氧化硅或其他合适的材料。
进一步地，对所述半导体结构进行平坦化处理，去除第一硬掩膜层160，如图4g所示。
进一步地，去除所述沟道孔102顶部的所述填充层115以形成凹槽，在所述凹槽内形成插塞结构116，如图4h所示。
进一步地，采用多个栅极导体置换所述多个牺牲层152，从而形成栅叠层结构120，如图4i所示。
在该步骤中，所述牺牲层152被替换成栅极导体121、122和123，从而形成栅叠层结构120。栅极导体121、122和123的材料可以为金属或其他的导电材料(比如多晶硅等)。本实施例中，所述导电材料为金属，所述金属为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。其中，所述外延层103与栅极导体121形成第一选择晶体管；所述沟道层111与栅极导体122形成多个存储晶体管；所述沟道层111与栅极导体123形成第二选择晶体管。栅极导体121与外延层103之间由层间绝缘层151隔开。
本发明提供的3D存储器件及其制造方法，去除沟道孔底部的功能层形成硅槽，在硅槽内形成外延层；功能层由于没有拐角，仅位于沟道孔的侧壁上，提高电荷存储层的电荷束缚能力，避免电荷存储层上的电荷泄漏到沟道层中，从而提高3D存储器的底部选择栅极的阈值电压的稳定性。
3D存储器件的其他细节，例如存储阵列的结构、周边互连等，并非本发明的重点，在此不再展开描述。
在本发明的上下文中，三维存储器件可以是3D闪存，例如3DNAND闪存。
在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。例如，某些步骤并非必须，因而可以省略，或者替换为其他步骤。
上述实施例所形成的半导体结构，再经过后续的常规步骤，即可得到三维存储器件。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (11)
1.一种3D存储器件的制造方法，其特征在于，包括：
在衬底上方形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个层间绝缘层和多个牺牲层；
形成贯穿所述绝缘叠层结构的多个沟道柱，形成所述沟道柱的步骤包括：
贯穿所述绝缘叠层结构与部分所述衬底形成多个沟道孔；
在所述沟道孔的侧壁和底部形成功能层以及沟道层；
去除位于沟道孔底部的沟道层形成开口；
经由所述开口去除位于沟道孔底部的功能层形成硅槽，所述硅槽两侧的表面平面在绝缘叠层结构中最下面的两层牺牲层的表面平面之间；
采用选择性外延生长，在所述硅槽内形成外延层，
其中，所述外延层的表面位于绝缘叠层结构中最下面两层牺牲层之间，
所述沟道层延伸至所述外延层中，并且所述外延层在所述沟道层中间的表面高于在所述沟道层两侧的表面高度。
2.根据权利要求1所述的制造方法，其特征在于，形成硅槽的步骤包括：
去除所述沟道孔底部的功能层时，所述功能层相对于所述沟道层具有高的刻蚀选择比。
3.根据权利要求2所述的制造方法，其特征在于，所述功能层相对于所述沟道层的刻蚀速率比大于30:1。
4.根据权利要求1所述的制造方法，其特征在于，还包括：
在所述沟道层上形成填充层；
去除所述沟道孔顶部的所述填充层，以形成凹槽，在所述凹槽内形成插塞结构。
5.根据权利要求1所述的制造方法，其特征在于，还包括：
采用多个栅极导体置换所述多个牺牲层，从而形成栅叠层结构。
6.根据权利要求1-5中任一项所述的制造方法，其特征在于，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层。
7.一种3D存储器件，其特征在于，包括：
衬底；
位于衬底上方的栅叠层结构，所述栅叠层结构包括交替堆叠的多个层间绝缘层和多个栅极导体；
贯穿所述栅叠层结构的多个沟道柱，所述沟道柱包括位于沟道柱侧壁的功能层以及沟道层；
硅槽，位于沟道柱底部，通过去除所述沟道柱底部的功能层形成；
外延层，位于所述硅槽内；
其中，所述硅槽两侧的表面平面在栅叠层结构中最下面的两层栅极导体的表面平面之间，
所述沟道层延伸至所述外延层中，并且所述外延层在所述沟道层中间的表面高于在所述沟道层两侧的表面高度。
8.根据权利要求7所述的3D存储器件，其特征在于，所述功能层相对于所述沟道层具有高的刻蚀选择比。
9.根据权利要求8所述的3D存储器件，其特征在于，所述功能层相对于所述沟道层的刻蚀速率比大于30:1。
10.根据权利要求7所述的3D存储器件，其特征在于，还包括：
位于所述沟道柱中的填充层，所述填充层与所述沟道层接触；
位于所述填充层上的插塞结构。
11.根据权利要求7-10中任一项所述的3D存储器件，其特征在于，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911414991.7A CN111384061B (zh) | 2019-12-31 | 2019-12-31 | 3d存储器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911414991.7A CN111384061B (zh) | 2019-12-31 | 2019-12-31 | 3d存储器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111384061A CN111384061A (zh) | 2020-07-07 |
| CN111384061B true CN111384061B (zh) | 2022-01-04 |
Family
ID=71216968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911414991.7A Active CN111384061B (zh) | 2019-12-31 | 2019-12-31 | 3d存储器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111384061B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871744A (zh) * | 2017-11-09 | 2018-04-03 | 长江存储科技有限责任公司 | 一种nand串结构及其制备方法 |
| CN109326600A (zh) * | 2018-10-26 | 2019-02-12 | 长江存储科技有限责任公司 | 一种三维存储器件及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160268276A1 (en) * | 2015-03-12 | 2016-09-15 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
| US9892929B2 (en) * | 2016-02-29 | 2018-02-13 | Toshiba Memory Corporation | Semiconductor manufacturing method and semiconductor device |
-
2019
- 2019-12-31 CN CN201911414991.7A patent/CN111384061B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871744A (zh) * | 2017-11-09 | 2018-04-03 | 长江存储科技有限责任公司 | 一种nand串结构及其制备方法 |
| CN109326600A (zh) * | 2018-10-26 | 2019-02-12 | 长江存储科技有限责任公司 | 一种三维存储器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111384061A (zh) | 2020-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109148461B (zh) | 3d存储器件及其制造方法 | |
| CN110137178B (zh) | 3d存储器件及其制造方法 | |
| CN111180451B (zh) | 3d存储器件及其制造方法 | |
| CN110349966B (zh) | 3d存储器件的制造方法及3d存储器件 | |
| CN109003983B (zh) | 3d存储器件及其制造方法 | |
| CN109390348B (zh) | 3d存储器件及其制造方法 | |
| CN110649033B (zh) | 3d存储器件及其制造方法 | |
| CN110176460B (zh) | 3d存储器件及其制造方法 | |
| CN111211130B (zh) | 3d存储器件及其制造方法 | |
| CN109003982B (zh) | 3d存储器件及其制造方法 | |
| CN110289259B (zh) | 3d存储器件及其制造方法 | |
| CN109119424B (zh) | 3d存储器件及其制造方法 | |
| CN108847413B (zh) | 3d存储器件 | |
| CN110379812B (zh) | 3d存储器件及其制造方法 | |
| CN109037226B (zh) | 3d存储器件及其制造方法 | |
| CN110676257A (zh) | 3d存储器件及其制造方法 | |
| CN110828469A (zh) | 3d存储器件及其制造方法 | |
| CN110808252B (zh) | 3d存储器件及其制造方法 | |
| CN110808254A (zh) | 3d存储器件及其制造方法 | |
| CN110767656A (zh) | 3d存储器件及其制造方法 | |
| CN110943089A (zh) | 3d存储器件及其制造方法 | |
| CN111180452B (zh) | 3d存储器件及其制造方法 | |
| CN111370418A (zh) | 3d存储器件的制造方法 | |
| CN111293121B (zh) | 3d存储器件及其制造方法 | |
| CN111384061B (zh) | 3d存储器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |