CN109003983B - 3d存储器件及其制造方法 - Google Patents
3d存储器件及其制造方法 Download PDFInfo
- Publication number
- CN109003983B CN109003983B CN201810796712.7A CN201810796712A CN109003983B CN 109003983 B CN109003983 B CN 109003983B CN 201810796712 A CN201810796712 A CN 201810796712A CN 109003983 B CN109003983 B CN 109003983B
- Authority
- CN
- China
- Prior art keywords
- gate
- layer
- memory device
- fluorine
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 92
- 230000000903 blocking effect Effects 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002243 precursor Substances 0.000 claims abstract description 19
- 230000000149 penetrating effect Effects 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 200
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 24
- 229910052731 fluorine Inorganic materials 0.000 claims description 24
- 239000011737 fluorine Substances 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 2
- 239000013049 sediment Substances 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 60
- 239000007789 gas Substances 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 13
- 238000003860 storage Methods 0.000 description 10
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 8
- 230000006911 nucleation Effects 0.000 description 5
- 238000010899 nucleation Methods 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 1
- 101100272590 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BIT2 gene Proteins 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 101150064834 ssl1 gene Proteins 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请公开了一种3D存储器件及其制造方法。所述3D存储器件包括:衬底;位于衬底上方的叠层结构,所述叠层结构包括若干层间隔设置的栅极导体,所述栅极导体由栅线缝隙分割为多个栅线;贯穿所述叠层结构的多个沟道柱;以及位于所述栅线缝隙中的导电通道和绝缘层,所述导电通道采用所述绝缘层与所述多个栅线彼此隔开,其中,所述3D存储器件还包括阻挡层,所述阻挡层位于所述栅线邻近所述导电通道的端部与绝缘层之间。该3D存储器件中的阻挡层可以避免残留的前驱气体形成缝隙导致栅极导体与导电通道短接,从而提高3D存储器件的良率和可靠性。
Description
技术领域
本发明涉及存储器技术,更具体地,涉及3D存储器件及其制造方法。
背景技术
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小,存储器件的存储密度越来越高。为了进一步提高存储密度,已经开发出三维结构的存储器件(即,3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元,在单位面积的晶片上可以成倍地提高集成度,并且可以降低成本。
现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比,NAND存储器件中的读取速度稍慢,但写入速度快,擦除操作简单,并且可以实现更小的存储单元,从而达到更高的存储密度。因此,采用NAND结构的3D存储器件获得了广泛的应用。
期望进一步改进3D存储器件的结构及其制造方法,以提高3D存储器件的良率和可靠性。
发明内容
本发明的目的是提供一种改进的3D存储器件及其制造方法,其中,采用阻挡层封闭栅极导体的端部,从而可以避免残留的前驱气体导致栅极导体与导电通道短接。
根据本发明的一方面,提供一种3D存储器件,包括:衬底;位于衬底上方的叠层结构,所述叠层结构包括若干层间隔设置的栅极导体,所述栅极导体由栅线缝隙分割为多个栅线;贯穿所述叠层结构的多个沟道柱;以及位于所述栅线缝隙中的导电通道和绝缘层,所述导电通道采用所述绝缘层与所述多个栅线彼此隔开,其中,所述3D存储器件还包括阻挡层,所述阻挡层位于所述栅线邻近所述导电通道的端部与绝缘层之间。
优选地,所述阻挡层为阻氟层。
优选地,所述栅极导体和所述阻氟层分别由选自钨、铂、钛中的至少一种或其合金组成。
优选地,所述栅极导体和所述阻氟层的材料相同。
优选地,所述栅极导体和所述阻氟层分别由钨组成。
优选地,所述栅极导体采用原子层沉积工艺形成。
优选地,所述阻挡层采用化学气相沉积工艺形成。
优选地,所述叠层结构还包括位于相邻两层所述栅极导体之间的层间绝缘层,所述阻挡层位于相邻两层所述层间绝缘层之间。
优选地,所述栅极导体内形成有缝隙,所述阻挡层封闭所述缝隙邻近所述导电通道的开口。
根据本发明的另一方面,提供一种制造3D存储器件的方法,包括:在衬底上形成第一叠层结构,所述第一叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层;形成贯穿所述第一叠层结构的多个沟道柱;形成贯穿所述第一叠层结构的多个栅线缝隙,所述多个沟道柱位于所述多个栅线缝隙之间;经由所述多个栅线缝隙将所述多个牺牲层置换为多个栅极导体,形成第二叠层结构,所述栅极导体被所述栅线缝隙分割为多个栅线;在所述多个栅线邻近所述多个栅线缝隙的端部的一侧形成阻挡层;以及在所述多个栅线缝隙中形成导电通道和绝缘层,使得所述导电通道采用所述绝缘层与所述多个栅线彼此隔开,其中,所述阻挡层位于所述栅线邻近所述导电通道的端部与绝缘层之间。
优选地,形成第二叠层结构的步骤包括:采用所述多个栅线缝隙作为蚀刻剂通道,去除所述第一叠层结构中的所述多个牺牲层,以形成与所述栅线缝隙连通的空腔;采用所述多个栅线缝隙作为沉积物通道,在所述栅线缝隙和所述空腔中填充金属层;以及对所述金属层进行回蚀刻,以去除所述金属层位于栅线缝隙内的部分,从而将所述金属层分割成不同层面的所述多个栅极导体。
优选地,所述多个栅极导体和所述阻挡层分别采用不同沉积方法形成。
优选地,所述多个栅极导体采用原子层沉积形成。
优选地,所述阻挡层采用化学气相沉积形成。
优选地,在所述沉积方法中使用氟化物作为前驱气体。
优选地,所述阻挡层为阻氟层。
优选地,所述栅极导体和所述阻氟层分别由选自钨、铂、钛中的至少一种或其合金组成。
优选地,所述栅极导体和所述阻氟层的材料相同。
优选地,所述栅极导体和所述阻氟层分别由钨组成。
优选地,所述栅极导体内形成有缝隙,在形成阻挡层的步骤中,采用回蚀刻去除所述阻挡层位于所述多个栅线缝隙侧壁上的部分,使得所述阻挡层封闭所述缝隙邻近所述导电通道的开口。
本发明实施例提供的3D存储器件及其制造方法,在衬底上方形成包括交替堆叠的栅极导体和层间绝缘层的叠层结构,不仅形成贯穿该叠层结构的沟道柱,而且形成贯穿该叠层结构的导电通道。该导电通道位于栅线缝隙中,用于提供共源极连接至源极线的导电路径。与在布线区形成的导电通道相比,在栅线缝隙中形成的导电通道可以减小芯片占用面积。该导电通道便于实现3D存储器件与CMOS芯片之间的连接,并且易于同现有的工艺集成,特别是当叠层结构的厚度不断增加后,无需蚀刻叠层结构来形成用于源极线引出的导电通道,有利于工艺的实现和集成度的不断提高。
进一步地,采用阻挡层封闭栅极导体邻近导电通道的端部,例如,形成栓塞。即使在栅极导体中残留前驱气体(例如,氟化物)形成缝隙,该缝隙也被阻挡层封闭,使得氟化物不能到达栅极导体与导电通道之间的绝缘层。本发明实施例中采用的阻挡层可以避免栅极导体与导电通道之间的短接,从而提高3D存储器件的良率和可靠性。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚。
图1a和1b分别示出3D存储器件的存储单元串的电路图和结构示意图。
图2示出3D存储器件的透视图。
图3a至3h示出根据本发明实施例的3D存储器件制造方法的各个阶段的截面图。
图4a和4b分别示出根据现有技术的3D存储器件和根据本发明实施例的3D存储器件的局部放大图,其中示出导电通道附近的一部分结构。
图5示出根据现有技术的3D存储器件的扫描电镜照片,其中示出导电通道附近的一部分结构。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。为了简明起见,可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解,在描述器件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将器件翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形,本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在本申请中,术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称,包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
在NAND结构的3D存储器件中,采用叠层结构提供选择晶体管和存储晶体管的栅极导体,采用贯穿叠层结构的导电通道实现存储单元串的互连。叠层结构中的栅极导体与导电通道彼此距离接近,二者之间由绝缘层隔开。然而,在栅极导体中残留的前驱气体可能破坏绝缘层,导致栅极导体之间、或者栅极导体与导电通道之间的短接,从而使得3D存储器件失效。
本申请的发明人注意到上述影响3D存储器件的良率和可靠性的问题,因而提出进一步改进的3D存储器件及其制造方法。
本发明可以各种形式呈现,以下将描述其中一些示例。
图1a和1b分别示出3D存储器件的存储单元串的电路图和结构示意图。在该实施例中示出的存储单元串包括4个存储单元的情形。可以理解,本发明不限于此,存储单元串中的存储单元数量可以为任意多个,例如,32个或64个。
如图1a所示,存储单元串100的第一端连接至位线BL,第二端连接至源极线SL。存储单元串100包括在第一端和第二端之间串联连接的多个晶体管,包括:第一选择晶体管Q1、存储晶体管M1至M4、以及第二选择晶体管Q2。第一选择晶体管Q1的栅极连接至串选择线SSL,第二选择晶体管Q2的栅极连接至地选择线GSL。存储晶体管M1至M4的栅极分别连接至字线WL1至WL4的相应字线。
如图1b所示,存储单元串100的第一选择晶体管Q1和第二选择晶体管Q2分别包括栅极导体122和123,存储晶体管M1至M4分别包括栅极导体121。栅极导体121、122和123与存储单元串100中的晶体管的堆叠顺序一致,相邻的栅极导体之间彼此采用层间绝缘层隔开,从而形成栅叠层结构。进一步地,存储单元串100包括沟道柱110。沟道柱110贯穿栅叠层结构。在沟道柱110的中间部分,栅极导体121与沟道层111之间夹有隧穿介质层112、电荷存储层113和阻挡介质层114,从而形成存储晶体管M1至M4。在沟道柱110的两端,栅极导体122和123与沟道层111之间夹有阻挡介质层114,从而形成第一选择晶体管Q1和第二选择晶体管Q2。
在该实施例中,沟道层111例如由掺杂多晶硅组成,隧穿介质层112和阻挡介质层114分别由氧化物组成,例如氧化硅,电荷存储层113由包含量子点或者纳米晶体的绝缘层组成,例如包含金属或者半导体的微粒的氮化硅,栅极导体121、122和123由金属组成,例如钨。沟道层111用于提供控选择晶体管和存储晶体管的沟道区,沟道层111的掺杂类型与选择晶体管和存储晶体管的类型相同。例如,对于N型的选择晶体管和存储晶体管,沟道层111可以是N型掺杂的多晶硅。
在该实施例中,沟道柱110的芯部为沟道层111,隧穿介质层112、电荷存储层113和阻挡介质层114形成围绕芯部侧壁的叠层结构。在替代的实施例中,沟道柱110的芯部为附加的绝缘层,沟道层111、隧穿介质层112、电荷存储层113和阻挡介质层114形成围绕芯部的叠层结构。
在该实施例中,第一选择晶体管Q1和第二选择晶体管Q2、存储晶体管M1至M4使用公共的沟道层111和阻挡介质层114。在沟道柱110中,沟道层111提供多个晶体管的源漏区和沟道层。在替代的实施例中,可以采用彼此独立的步骤,分别形成第一选择晶体管Q1和第二选择晶体管Q2的半导体层和阻挡介质层以及存储晶体管M1至M4的半导体层和阻挡介质层。
在写入操作中,存储单元串100利用FN隧穿效率将数据写入存储晶体管M1至M4中的选定存储晶体管。以存储晶体管M2为例,在源极线SL接地的同时,地选择线GSL偏置到大约零伏电压,使得对应于地选择线GSL的选择晶体管Q2断开,串选择线SSL偏置到高电压VDD,使得对应于串选择线SSL的选择晶体管Q1导通。进一步地,位线BIT2接地,字线WL2偏置于编程电压VPG,例如20V左右,其余字线偏置于低电压VPS1。由于只有选定存储晶体管M2的字线电压高于隧穿电压,因此,该存储晶体管M2的沟道区的电子,经由隧穿介质层112到达电荷存储层113,从而将数据转变成电荷存储于存储晶体管M2的电荷存储层113中。
在读取操作中,存储单元串100根据存储晶体管M1至M4中的选定存储晶体管的导通状态判断电荷存储层中的电荷量,从而获得该电荷量表征的数据。以存储晶体管M2为例,字线WL2偏置于读取电压VRD,其余字线偏置于高电压VPS2。存储晶体管M2的导通状态与其阈值电压相关,即与电荷存储层中的电荷量相关,从而根据存储晶体管M2的导通状态可以判断数据值。存储晶体管M1、M3和M4始终处于导通状态,因此,存储单元串100的导通状态取决于存储晶体管M2的导通状态。控制电路根据位线BL和源极线SL上检测的电信号判断存储晶体管M2的导通状态,从而获得存储晶体管M2中存储的数据。
图2示出3D存储器件的透视图。为了清楚起见,在图2中未示出3D存储器件中的各个绝缘层。
在该实施例中示出的3D存储器件200包括4*4共计16个存储单元串100,每个存储单元串100包括4个存储单元,从而形成4*4*4共计64个存储单元的存储器阵列。可以理解,本发明不限于此,3D存储器件可以包括任意多个存储单元串,例如,1024个,每个存储单元串中的存储单元数量可以为任意多个,例如,32个或64个。
在3D存储器件200中,存储单元串分别包括各自的沟道柱110,以及公共的栅极导体121、122和123。栅极导体121、122和123与存储单元串100中的晶体管的堆叠顺序一致,相邻的栅极导体之间彼此采用层间绝缘层隔开,从而形成栅叠层结构120。在图中未示出层间绝缘层。
沟道柱110的内部结构如图1b所示,在此不再进行详细说明。沟道柱110贯穿栅叠层结构120,并且排列成阵列,同一列的多个沟道柱110的第一端共同连接至同一条位线(即位线BL1至BL4之一),第二端共同连接至衬底101,第二端经由衬底100形成共源极连接。
第一选择晶体管Q1的栅极导体122由栅线缝隙(gate line slit)102分割成不同的栅线。同一行的多个沟道柱110的栅线共同连接至同一条串选择线(即串选择线SSL1至SSL4之一)。
存储晶体管M1和M4的栅极导体121分别连接至相应的字线。如果存储晶体管M1和M4的栅极导体121由栅线缝隙161分割成不同的栅线,则同一层面的栅线经由各自的导电通道131到达互连层132,从而彼此互连,然后经由导电通道133连接至同一条字线(即字线WL1至WL4之一)。
第二选择晶体管Q2的栅极导体连接成一体。如果第二选择晶体管Q2的栅极导体123由栅线缝隙161分割成不同的栅线,则栅线经由各自的导电通道131到达互连层132,从而彼此互连,然后经由导电通道133连接至同一条地选择线GSL。
图3a至3h示出根据本发明实施例的3D存储器件制造方法的各个阶段的截面图。所述截面图沿着图2中的AA线截取。
该方法开始于已经形成沟道柱110的半导体结构,如图3a所示。
在衬底101上形成层间绝缘层151和牺牲层152交替堆叠形成的叠层结构150,以及形成贯穿叠层结构150的沟道柱110。如下文所述,牺牲层152将替换成栅极导体。在该实施例中,衬底101例如是单晶硅衬底,层间绝缘层151例如由氧化硅组成,牺牲层152例如由氮化硅组成。
为了清楚起见,在图3a中未示出沟道柱110的内部结构。参见图1b,在沟道柱110的中间部分,沟道柱110包括依次堆叠的沟道层111、隧穿介质层112、电荷存储层113和阻挡介质层114,在沟道柱110的两端,沟道柱110包括依次堆叠的沟道层111和阻挡介质层114。
进一步地,例如在半导体结构的表面上形成光致抗蚀剂掩模,然后进行各向异性蚀刻,在叠层结构150中形成栅线缝隙161,如图3b所示。
各向异性蚀刻可以采用干法蚀刻,如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀。例如,通过控制蚀刻时间,使得蚀刻在衬底101的表面附近停止。在蚀刻之后通过在溶剂中溶解或灰化去除光致抗蚀剂掩模。
在该实施例中,栅线缝隙161不仅用于将栅极导体分割成多条栅线,而且用于形成源极连接的导电通道。为此,栅线缝隙161贯穿叠层结构150到达衬底101。
优选地,经由栅线缝隙161进行离子注入,在衬底101中形成N型(使用N型掺杂剂,例如P、As)或P型(使用P型掺杂剂,例如B)的掺杂区102。掺杂区102作为共源极连接的接触区,用于降低随后形成的导电通道与衬底101之间的接触电阻。
进一步地,利用栅线缝隙161作为蚀刻剂通道,采用各向同性蚀刻去除叠层结构150中的牺牲层152从而形成空腔162,如图3c所示。
各向同性蚀刻可以采用选择性的湿法蚀刻或气相蚀刻。在湿法蚀刻中使用蚀刻溶液作为蚀刻剂,其中,将半导体结构浸没在蚀刻溶液中。在气相蚀刻中使用蚀刻气体作为蚀刻剂,其中,将半导体结构暴露于蚀刻气体中。在叠层结构150中的层间绝缘层151和牺牲层152分别由氧化硅和氮化硅组成的情形下,在湿法蚀刻中可以采用磷酸溶液作为蚀刻剂,在气相蚀刻中可以采用C4F8、C4F6、CH2F2和O2中的一种或多种。在蚀刻步骤中,蚀刻剂充满栅线缝隙161。叠层结构150中的牺牲层152的端部暴露于栅线缝隙161的开口中,因此,牺牲层152接触到蚀刻剂。蚀刻剂由栅线缝隙161的开口逐渐向叠层结构150的内部蚀刻牺牲层152。由于蚀刻剂的选择性,该蚀刻相对于叠层结构150中的层间绝缘层151去除牺牲层152。
优选地,在上述的湿法蚀刻步骤之后,可以采用附加的蚀刻步骤去除在层间绝缘层151上附着的蚀刻产物(例如氧化硅),使得层间绝缘层151在空腔162中的暴露表面平整。
优选地,在上述的湿法蚀刻步骤之后,采用原子层沉积(ALD),在层间绝缘层151的暴露表面上形成成核层153,如图3d所示。
在该实施例中,成核层153例如由钨的硅化物或氮化物组成。
进一步地,利用栅线缝隙161作为沉积物通道,采用原子层沉积(ALD),在栅线缝隙161和空腔162中填充金属层154,如图3e所示。
在该实施例中,金属层154例如由钨组成。在原子层沉积中采用的前驱气体例如是六氟化钨WF6,采用的还原气体例如是硅烷SiH4或乙硼烷B2H6。在原子层沉积的步骤中,利用六氟化钨WF6与硅烷SiH4的反应产物的化学吸附获得钨材料实现沉积过程。
金属层154形成在成核层153的表面上,可以改善原子层沉积期间前驱气体在表面上的化学吸附特性,并且可以提高金属层154在层间绝缘层151上的附着强度。
尽管未在图中示出,但在上述沉积步骤之后,在金属层154中残留有前驱气体(例如,氟化物),即在填充空腔162的金属层154存在着容纳有前驱气体的缝隙。
进一步地,在半导体结构的表面上形成光致抗蚀剂掩模,然后进行回蚀刻(etchback),在金属层154中重新形成栅线缝隙161,如图3f所示。
该回蚀刻使用氟化硫、氮及氯作为蚀刻剂,以移除该栅线缝隙161的钨材料。进一步地,栅线缝隙161不仅将金属层154分离成不同的层面,从而形成栅极导体121、122和123,而且将每个层面的栅极导体分隔成多条栅线。在栅线缝隙161的侧壁上,栅极导体121、122和123邻接栅线缝隙161的端部暴露。
在该步骤中形成的栅极导体121、122和123与层间绝缘层151交替堆叠,从而形成叠层结构120。与叠层结构150相比,叠层结构120中的栅极导体121、122和123置换了叠层结构150中的牺牲层152。
进一步地,利用栅线缝隙161作为沉积物通道,采用化学气相沉积(CVD),在栅极导体121、122和123的端部形成阻挡层125,如图3g所示。
在该实施例中,阻挡层125与栅极导体121、122和123的材料相同,例如均由钨组成。在化学气相沉积中采用的前驱气体例如是六氟化钨WF6,采用的还原气体例如是氢气H2。在化学气相沉积的步骤中,利用氢气H2还原六氟化钨WF6获得钨材料实现沉积过程。
在前驱气体为氟化物的实施例中,栅极导体121、122和123中容纳的前驱气体为氟化物,阻挡层125例如为阻氟层。
由于采用化学气相沉积形成的阻挡层125的共形覆盖特性,阻挡层125可以封闭栅极导体121、122和123邻接栅线缝隙161的端部。进一步地,可以通过控制阻挡层125的厚度来控制其产生的应力。
在替代的实施例中,可以采用原子层沉积或化学气相沉积形成的任意金属或合金形成阻挡层125。所述金属或合金例如是选自钨、铂、钛中的至少一种。
优选地,进行回蚀刻(etch back),去除阻挡层125位于栅线缝隙161的侧壁上的部分,并且保留阻挡层125位于栅极导体121、122和123邻接栅线缝隙161的端部的部分。例如,阻挡层125位于叠层结构120中的相邻层间绝缘层151之间,从而形成封闭栅极导体121、122和123的栓塞。
进一步地,在栅线缝隙161中形成位于其侧壁的绝缘层141以及填充其内部空间的导电通道142,如图3h所示。
导电通道142与栅极导体121、122和123之间由绝缘层141隔开。与沟道柱110类似,导电通道142贯穿叠层结构120。导电通道142的第一端与衬底101相连接,第二端延伸至叠层结构120的顶部。在优选的实施例中,导电通道142的第一端接触衬底101中的掺杂区102,从而实现与衬底101之间的连接。
如上所述,沟道柱110经由衬底100形成共源极连接,导电通道142提供共源极连接至源极线SL的导电路径。
图4a和4b分别示出根据现有技术的3D存储器件和根据本发明实施例的3D存储器件的局部放大图。在图3h中示出的区域BB对应于局部放大图的截取位置,即该区域BB包括导电通道附近的一部分结构。
如图4a所示,在根据现有技术的3D存储器中,沟道柱210和导电通道242分别位于沟道孔和栅线缝隙中,并且分别邻接叠层结构中的栅极导体221的两端。栅极导体221与导电通道242之间由绝缘层241彼此隔开,栅极导体221的至少一部分表面覆盖有成核层253。在栅极导体221中残留的前驱气体(例如,氟化物)形成缝隙265。在形成导电通道242之后,在栅极导体221邻近导电通道242的端部,前驱气体从缝隙265中逸出形成中空区域266(如图5所示)从而破坏绝缘层241。栅极导体221的材料随着前驱气体的逸出而到达导电通道242,使得栅极导体221与导体通道242之间短接,从而使得3D存储器件失效。
如图4b所示,在根据本发明实施例的3D存储器中,沟道柱110和导电通道142分别位于沟道孔和栅线缝隙中,并且分别邻接叠层结构中的栅极导体121的两端。栅极导体121与导电通道142之间由绝缘层141彼此隔开,栅极导体121的至少一部分表面覆盖有成核层153。在栅极导体121中残留的前驱气体(例如,氟化物)形成缝隙165。此外,阻挡层125封闭栅极导体121邻近导电通道142的端部。即使在栅极导体121中残留前驱气体(例如,氟化物)形成缝隙165,该缝隙也被阻挡层125封闭,使得前驱气体不能从缝隙165中逸出而破坏绝缘层141。本发明实施例中采用的阻挡层125可以避免栅极导体121与导电通道142之间的短接,从而提高3D存储器件的良率和可靠性。
在以上的描述中,对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过各种技术手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外,尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本发明的范围之内。
Claims (16)
1.一种3D存储器件,包括:
衬底;
位于衬底上方的叠层结构,所述叠层结构包括若干层间隔设置的栅极导体,所述栅极导体由栅线缝隙分割为多个栅线;
贯穿所述叠层结构的多个沟道柱;以及
位于所述栅线缝隙中的导电通道和绝缘层,所述导电通道采用所述绝缘层与所述多个栅线彼此隔开,
其中,所述3D存储器件还包括阻氟层,所述阻氟层位于所述栅线邻近所述导电通道的端部与绝缘层之间,所述栅极导体和所述阻氟层的材料相同。
2.根据权利要求1所述的3D存储器件,其中,所述栅极导体和所述阻氟层分别由选自钨、铂、钛中的至少一种或其合金组成。
3.根据权利要求2所述的3D存储器件,其中,所述栅极导体和所述阻氟层分别由钨组成。
4.根据权利要求3所述的3D存储器件,其中,所述栅极导体采用原子层沉积工艺形成。
5.根据权利要求3所述的3D存储器件,其中,所述阻氟层采用化学气相沉积工艺形成。
6.根据权利要求1所述的3D存储器件,其中,所述叠层结构还包括位于相邻两层所述栅极导体之间的层间绝缘层,所述阻氟层位于相邻两层所述层间绝缘层之间。
7.根据权利要求6所述的3D存储器件,其中,所述栅极导体内形成有缝隙,所述阻氟层封闭所述缝隙邻近所述导电通道的开口。
8.一种制造3D存储器件的方法,包括:
在衬底上形成第一叠层结构,所述第一叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层;
形成贯穿所述第一叠层结构的多个沟道柱;
形成贯穿所述第一叠层结构的多个栅线缝隙,所述多个沟道柱位于所述多个栅线缝隙之间;
经由所述多个栅线缝隙将所述多个牺牲层置换为多个栅极导体,形成第二叠层结构,所述栅极导体被所述栅线缝隙分割为多个栅线;
在所述多个栅线邻近所述多个栅线缝隙的端部的一侧形成阻氟层;以及
在所述多个栅线缝隙中形成导电通道和绝缘层,使得所述导电通道采用所述绝缘层与所述多个栅线彼此隔开,
其中,所述阻氟层位于所述栅线邻近所述导电通道的端部与绝缘层之间,所述栅极导体和所述阻氟层的材料相同。
9.根据权利要求8所述的方法,其中,形成第二叠层结构的步骤包括:
采用所述多个栅线缝隙作为蚀刻剂通道,去除所述第一叠层结构中的所述多个牺牲层,以形成与所述栅线缝隙连通的空腔;
采用所述多个栅线缝隙作为沉积物通道,在所述栅线缝隙和所述空腔中填充金属层;以及
对所述金属层进行回蚀刻,以去除所述金属层位于栅线缝隙内的部分,从而将所述金属层分割成不同层面的所述多个栅极导体。
10.根据权利要求9所述的方法,其中,所述多个栅极导体和所述阻氟层分别采用不同沉积方法形成。
11.根据权利要求10所述的方法,其中,所述多个栅极导体采用原子层沉积形成。
12.根据权利要求11所述的方法,其中,所述阻氟层采用化学气相沉积形成。
13.根据权利要求12所述的方法,其中,在所述沉积方法中使用氟化物作为前驱气体。
14.根据权利要求8所述的方法,其中,所述栅极导体和所述阻氟层分别由选自钨、铂、钛中的至少一种或其合金组成。
15.根据权利要求14所述的方法,其中,所述栅极导体和所述阻氟层分别由钨组成。
16.根据权利要求8所述的方法,所述栅极导体内形成有缝隙,在形成阻氟层的步骤中,采用回蚀刻去除所述阻氟层位于所述多个栅线缝隙侧壁上的部分,使得所述阻氟层封闭所述缝隙邻近所述导电通道的开口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810796712.7A CN109003983B (zh) | 2018-07-19 | 2018-07-19 | 3d存储器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810796712.7A CN109003983B (zh) | 2018-07-19 | 2018-07-19 | 3d存储器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109003983A CN109003983A (zh) | 2018-12-14 |
CN109003983B true CN109003983B (zh) | 2020-11-13 |
Family
ID=64596765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810796712.7A Active CN109003983B (zh) | 2018-07-19 | 2018-07-19 | 3d存储器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109003983B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109712988A (zh) * | 2018-12-27 | 2019-05-03 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN109935594B (zh) * | 2019-03-26 | 2023-08-08 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN110211967B (zh) * | 2019-04-19 | 2021-07-27 | 华中科技大学 | 一种基于钛钨合金栅电极的三维闪存存储器及其制备方法 |
CN110379812B (zh) * | 2019-06-27 | 2021-02-12 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN110335942A (zh) * | 2019-07-08 | 2019-10-15 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器及其制作方法 |
WO2021026755A1 (en) | 2019-08-13 | 2021-02-18 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with source structure and methods for forming the same |
KR20210154215A (ko) | 2019-08-13 | 2021-12-20 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 소스 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법 |
JP7286794B2 (ja) | 2019-08-13 | 2023-06-05 | 長江存儲科技有限責任公司 | ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 |
CN110741474B (zh) * | 2019-08-30 | 2021-01-29 | 长江存储科技有限责任公司 | 具有由粘合层连接的源极触点的三维存储器件及其形成方法 |
CN111549333B (zh) * | 2020-04-27 | 2021-11-02 | 长江存储科技有限责任公司 | 薄膜沉积装置及3d存储器件的制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160018921A (ko) * | 2014-08-07 | 2016-02-18 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
US9324789B1 (en) * | 2015-05-27 | 2016-04-26 | Macronix International Co., Ltd. | Memory device and method for fabricating the same |
KR102447489B1 (ko) * | 2015-09-02 | 2022-09-27 | 삼성전자주식회사 | 반도체 메모리 소자 |
US10355139B2 (en) * | 2016-06-28 | 2019-07-16 | Sandisk Technologies Llc | Three-dimensional memory device with amorphous barrier layer and method of making thereof |
CN109935593B (zh) * | 2017-03-08 | 2021-09-28 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
CN107706185A (zh) * | 2017-08-23 | 2018-02-16 | 长江存储科技有限责任公司 | 制造三维存储器的后栅工艺 |
-
2018
- 2018-07-19 CN CN201810796712.7A patent/CN109003983B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109003983A (zh) | 2018-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109003983B (zh) | 3d存储器件及其制造方法 | |
CN108807410B (zh) | 3d存储器件及其制造方法 | |
CN110137178B (zh) | 3d存储器件及其制造方法 | |
CN109390349B (zh) | 3d存储器件及其制造方法 | |
CN110649033B (zh) | 3d存储器件及其制造方法 | |
CN109390348B (zh) | 3d存储器件及其制造方法 | |
CN109192735B (zh) | 3d存储器件及其制造方法 | |
CN110176460B (zh) | 3d存储器件及其制造方法 | |
CN111180451B (zh) | 3d存储器件及其制造方法 | |
CN109148459B (zh) | 3d存储器件及其制造方法 | |
CN110289259B (zh) | 3d存储器件及其制造方法 | |
CN109524416B (zh) | 制造存储器件的方法及存储器件 | |
CN111540753B (zh) | 3d存储器件及其制造方法 | |
CN110379812B (zh) | 3d存储器件及其制造方法 | |
CN110808254B (zh) | 3d存储器件及其制造方法 | |
CN109712983B (zh) | 3d存储器件及其制造方法 | |
CN111540747B (zh) | 3d存储器件的制造方法 | |
CN110828469A (zh) | 3d存储器件及其制造方法 | |
CN110943089B (zh) | 3d存储器件及其制造方法 | |
CN110676257A (zh) | 3d存储器件及其制造方法 | |
CN110808252B (zh) | 3d存储器件及其制造方法 | |
CN111211131A (zh) | 3d存储器件及其制造方法 | |
CN109935594B (zh) | 3d存储器件及其制造方法 | |
CN111211128A (zh) | 3d存储器件及其制造方法 | |
CN112614854A (zh) | 3d存储器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |