CN107863348A - 一种3d nand存储器件及其制造方法 - Google Patents

Abstract

本发明提供一种3D NAND存储器件制造方法，通过在衬底上的堆叠层中形成沟道孔的阵列，去除沟道孔两侧的部分堆叠层以及沟道孔内的部分电荷捕获层，形成隔离沟槽，在隔离沟槽中填充绝缘材料，形成隔离层。隔离层将堆叠层及沟道孔内的电荷捕获层分隔开，使电荷捕获层被分隔成两个部分，从而一个沟道孔能够形成两个存储单元，有效提高器件的存储密度，提高器件的集成度。

Description

一种3D NAND存储器件及其制造方法

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件及其制造方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器件。

在3D NAND存储器件结构中，采用垂直堆叠多层存储单元的方式，实现堆叠式的立体存储器件。目前的3D NAND存储器件中形成了绝缘层和金属层交替层叠的堆叠层，堆叠层中形成了沟道孔，沟道孔为阵列排布，沟道孔中形成了电荷捕获层和沟道层，在每一个沟道孔中形成了一串存储单元，每一层金属层为每个存储单元的栅极，这样，在水平及竖直方向上都形成了存储单元，因此称作3D NAND存储器件。

对于3D NAND存储器件，需要进一步提高其单位面积的存储密度，目前主要通过增加堆叠层的厚度以及增加沟道孔阵列的排布密度，而这些都大大增加了制造工艺的难度，难以继续提高器件的存储密度。

发明内容

有鉴于此，本发明的目的在于提供一种3D NAND存储器件及其制造方法，有效提高器件的存储密度。

为实现上述目的，本申请实施例提供了一种3D NAND存储器件的制造方法，包括：

提供衬底，所述衬底上形成有绝缘层和牺牲层交替层叠的堆叠层；

在所述堆叠层中形成沟道孔的阵列，所述沟道孔中依次形成有电荷捕获层、沟道层和填充层；

去除沟道孔两侧的部分堆叠层以及沟道孔内的部分电荷捕获层，形成隔离沟槽，所述隔离沟槽在水平方向上沿阵列的一个方向延伸至相邻的沟道孔，且所述隔离沟槽在堆叠层的堆叠方向上贯通至电荷捕获层的底部；

在所述隔离沟槽中形成隔离层。

可选地，在所述隔离沟槽中形成隔离层，包括：

在所述隔离沟槽中、沟道孔内沟道层以及电荷捕获层的侧壁上形成保护层，所述保护层为第一绝缘材料；

在所述保护层的掩蔽下，通过所述隔离沟槽将所述牺牲层替换为金属层；

在所述隔离沟槽中形成填充层，所述填充层为第二绝缘材料，以形成隔离层。

可选地，所述保护层具有与所述绝缘层相同的绝缘材料。

可选地，所述隔离沟槽的中心线与所述沟道孔的中心线重合。

本申请实施例还提供了一种3D NAND存储器件，包括：

衬底；

所述衬底上的金属层与绝缘层交替层叠的堆叠层；

所述堆叠层中的沟道孔的阵列，所述沟道孔中依次形成有电荷捕获层、沟道层和填充层；

所述沟道孔两侧的隔离沟槽，所述隔离沟槽在水平方向上沿阵列的一个方向延伸至相邻的沟道孔，并将沟道孔中的电荷捕获层分隔为两部分，且所述隔离沟槽在堆叠层的堆叠方向上贯通至电荷捕获层的底部；

所述隔离沟槽中绝缘材料的隔离层。

可选地，所述隔离层包括：

所述隔离沟槽中沟道孔内沟道层以及电荷捕获层的侧壁上的保护层，所述保护层为第一绝缘材料；

所述隔离沟槽中的填充层，所述填充层为第二绝缘材料。

可选地，所述保护层具有与所述绝缘层相同的绝缘材料。

可选地，所述阵列的排布方式为错行排布。

可选地，所述电荷捕获层包括依次层叠的氧化硅层、氮化硅层和氧化硅层。

可选地，所述隔离沟槽的中心线与所述沟道孔的中心线重合。

本发明实施例提供的3D NAND存储器件制造方法，通过在衬底上的堆叠层中形成沟道孔的阵列，去除沟道孔两侧的部分堆叠层以及沟道孔内的部分电荷捕获层，形成隔离沟槽，在隔离沟槽中填充绝缘材料，形成隔离层。隔离层将堆叠层及沟道孔内的电荷捕获层分隔开，使电荷捕获层被分隔成两个部分，从而一个沟道孔能够形成两个存储单元，有效提高器件的存储密度，提高器件的集成度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本申请实施例提供的3D NAND存储器件制造方法的流程图；

图2-图10示出了根据本发明实施例的方法形成3D NAND存储器件过程中器件的结构示意图，其中，图2a-图10a为俯视图，图2b-10b为相应俯视图中AA向的剖视图，图10c为图10a的局部放大图；

图11示出了分别由现有技术和本发明实施例的方法形成3D NAND存储器件的俯视图，其中，图11a为现有技术的方法形成3D NAND存储器件的俯视图，图11b为本发明实施例的方法形成3D NAND存储器件的俯视图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了进一步提高3D NAND存储器件的存储密度，本申请实施例提供了一种3D NAND存储器件的制造方法，如图1所示为本申请实施例一种3D NAND存储器件的制造方法流程图，以下将结合流程图和附图2-6对具体的实施例进行详细的说明。

步骤S101，提供衬底100，所述衬底100上形成有绝缘层1101和牺牲层1102交替层叠的堆叠层110，参考图2，其中，图2a是形成有沟道孔的堆叠层俯视图，图2b是图2a沿虚线AA向的剖面结构示意图。

在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底，用于支撑在其上的器件结构。

该步骤中，绝缘层1101可以是氧化硅，牺牲层1102可以是氮化硅，将氮化硅层和氧化硅层交替层叠来形成堆叠层110，根据垂直方向所需形成的存储单元的个数来确定堆叠层110的层数，堆叠层110的层数例如可以为8层、32层、64层等，该堆叠层的层数是指其中牺牲层的层数，层数越多，越能提高集成度。可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次交替沉积绝缘层1101和牺牲层1102，形成该堆叠层110。

步骤S102，在堆叠层110中形成沟道孔120的阵列，沟道孔120中依次形成有电荷捕获层240、沟道层250和填充层260，参见图3所示。

如图2b所示，沟道孔120是暴露衬底的纵向孔。在存储区中，沟道孔为阵列排布，为了进一步提高单位面积的器件数量，沟道孔120的排布可以是错行的阵列排布，参考图2a。

在具体的实施例中，沟道孔120的形成方式可以具体包括：在堆叠层上旋涂光刻胶层，通过曝光显影等步骤形成图案化的光刻胶层，光刻胶上形成的图案可以由掩膜版确定，掩膜版例如可以为3D NAND存储器制造工艺中用于形成沟道孔的掩膜版；以图案化的光刻胶层为掩蔽，通过刻蚀堆叠层，形成暴露衬底的沟道孔，刻蚀方法可以是干法刻蚀，例如可以采用RIE(反应离子刻蚀)，也可以是湿法刻蚀，在对沟道孔进行刻蚀时，可以刻蚀到衬底时停止，也可以过刻蚀部分衬底；刻蚀完成后去除光刻胶层并进行晶片的清洗，可以通过酸液去除光刻胶，也可以是其他去除方式。

参考图3所示，其中，图3a是形成的沟道孔的俯视图，图3b是图3a沿虚线AA向的剖面结构示意图。在沟道孔120形成之后，可以在其底部形成外延结构130，外延结构130为通过选择性外延生长(Selective Epitaxial Growth)形成，具有与衬底相同的材料和晶格结构，该外延结构130连接沟道孔中的存储区，后续可以用于形成源线选通管。

沟道孔内依次形成有电荷捕获层240、沟道层250和填充层260。该实施例中的电荷捕获层240可以为ONO(Oxide-Ntride-Oxide)的叠层，即氧化物2401、氮化物2402和氧化物2401的叠层，可以通过原子沉积的方式来形成电荷捕获层240。沟道层250可以为多晶硅，填充层260可以为氧化硅，也可以根据实际情况有所调整。

步骤S103，去除沟道孔120两侧的部分堆叠层110以及沟道孔120内的部分电荷捕获层240，形成隔离沟槽310，隔离沟槽310在水平方向上沿阵列的一个方向延伸至相邻的沟道孔120，且隔离沟槽310在堆叠层110的堆叠方向上贯穿至电荷捕获层240的底部，参考图4所示。

参考图4所示，其中，图4a是形成隔离沟槽310后存储区的俯视图，图4b是图4a沿虚线AA向的剖面结构示意图，呈阵列分布的多个沟道孔120内依次形成有电荷捕获层240、沟道层250和填充层260，去除沟道孔连线上的堆叠层以及沟道孔内的部分电荷捕获层240，沟道孔内的电荷捕获层240被隔离沟槽分为两个半圆。

该步骤中，在沟道孔两侧形成了隔离沟槽310，该隔离沟槽310沿阵列的一个方向延伸，阵列的方向即水平面内的行方向或列方向，也就是说，该隔离沟槽沿阵列的行方向或列方向延伸，同时，隔离沟槽310在堆叠方向贯通电荷捕获层240，堆叠方向也就是纵向方向，在纵向方向上隔离沟槽穿通电荷捕获层，将一个沟道孔中的环形的电荷捕获层分隔为独立的两部分。

在具体的实施例中，形成隔离沟槽310的方法可以包括：通过刻蚀去除堆叠层110和部分电荷捕获层240，以形成暴露沟道孔120中的沟道层250的隔离沟槽310。具体地，可以通过在堆叠层110表面形成图案化的光刻胶层，其中光刻胶的图案暴露即将去除的堆叠层和部分电荷捕获层。以图案化的光刻胶为掩蔽，通过各向异性的干法刻蚀去除堆叠层和部分电荷捕获层，刻蚀的深度为电荷捕获层的底部，也就是将电荷捕获层穿通，使沟道孔中的电荷捕获层成为独立的两部分，进一步地，也可以刻蚀至或过刻蚀部分衬底，在此不做限定。

在本申请优选实施例中，隔离沟槽310的中心线可以与沟道孔的中心线重合，这样，被隔离沟槽310分隔开的电荷捕获层240的两个部分的大小相同，沟道孔中的两个器件为对称器件，使得器件的均匀性提高，便于提高器件性能的控制。根据不同的应用和设计，在其他实施例中，离沟槽310的中心线可以与沟道孔的中心线也可以不重合。

在该步骤中，形成了隔离沟槽310，隔离沟槽用于填充绝缘材料，形成隔离层，通过该隔离层，一方面，将沟道孔中的圆环电荷捕获层240分隔成为独立的两部分，使得一个沟道孔中形成了两个半圆形的器件，另一方面，将这两个半圆形器件周围的堆叠层中的牺牲层隔离开，该牺牲层将会在后续步骤中被替换为金属层。这样，隔离沟槽就将一个沟道孔中的两个半圆形器件的金属层分隔开，对于同一方向上的一排沟道孔，例如行方向，隔离沟槽上部的一行器件共用一条金属层，可以连接一条字线，隔离沟槽下部的一行器件共用另一条金属层，可以连接另一条字线，从而，通过隔离沟槽实现一个沟道孔中形成两个器件，以及两个器件栅极的分别控制。由于一个沟道孔可以形成两个存储单元，存储密度提升为原来的两倍，在不增加堆叠层层数的情况下，单位面积的存储密度提升一倍，有效提高了器件的集成度。

在形成隔离沟槽之后在隔离沟槽中填充绝缘材料，从而形成隔离层。可以采用合适的方法来形成隔离层，隔离层可以包括一层或多层结构。在本实施例中，首先在沟道孔内沟道层以及电荷捕获层的侧壁上形成绝缘材料的保护层，而后，利用该隔离沟槽进行牺牲层的替换，之后，再填充绝缘材料，从而形成隔离层，这样，可以利用该隔离沟槽进行牺牲层的替换，简化工艺步骤，提高工艺集成度。

具体的，在步骤S104，在隔离沟槽310中、沟道孔120内沟道层250以及电荷捕获层240的侧壁上形成保护层330，保护层330为第一绝缘材料，参考图6所示；

步骤S105，在所述保护层330的掩蔽下，通过隔离沟槽310将牺牲层1102替换为金属层340，参考图9所示。

该保护层330采用绝缘材料，作为刻蚀保护层以及绝缘层，用于保护隔离沟槽中暴露出来的电荷捕获层和沟道层，在后续刻蚀去除牺牲层时不被刻蚀掉，以及同一沟道孔中两个器件之间的隔离。在具体的实施例中，可以在隔离沟槽310中填充绝缘材料320，如图5所示，其中，图5a是填充绝缘材料320后存储区的俯视图，图5b是图5a沿虚线AA向的剖面结构示意图。通过对绝缘材料320进行刻蚀，从而在隔离沟槽310中、沟道孔120内沟道层250以及电荷捕获层240的侧壁上形成保护层330，参考图6所示，其中，图6a是形成保护层330后存储区的俯视图，图6b是图6a沿虚线AA向的剖面结构示意图。优选地，上述保护层330可以具有与堆叠层中的绝缘层1101相同的材料，刻蚀牺牲层时的刻蚀剂对绝缘层具有高选择比，这样在之后进行堆叠层中的牺牲层1102的去除时，可以起到保护电荷捕获层240和沟道层不被刻蚀的作用。

在所述保护层330的掩蔽下，通过所述隔离沟槽将所述牺牲层1102替换为金属层340。可以采用合适的方法将牺牲层替换为金属层，在本发明优选实施例中，可以通过隔离沟槽去除所述堆叠层中的牺牲层1102，并形成替代牺牲层1102的金属层340。通过隔离沟槽进行牺牲层的替换工艺，避免其他沟槽工艺进行替换，减少工艺步骤，提高工艺的集成度。具体的，可以选择对牺牲层1102和绝缘层1101的高选择比的酸液，通过酸液进入隔离沟槽，参考图7所示，其中，图7a为去除牺牲层后存储区的俯视图，图7b为图7a中AA向的剖视图，将牺牲层1102去除，酸液例如可以为磷酸(H₃PO₄)。去除牺牲层1102之后，参考图8所示，其中图8a为填充金属层后存储区的俯视图，图8b为图8a中AA向的剖视图，填充入金属层340，金属层340可以为钨(W)，填充后，原牺牲层以及隔离沟槽中都被填充了金属层340。金属层340的填充可以使用气相沉积法实现。而后，再通过对金属进行回刻去除隔离沟槽中多余的金属，保留原牺牲层处的金属材料，从而形成替换牺牲层的金属层340，参考图9所示，其中，参考图9所示，其中，图9a是回刻金属层后存储区的俯视图，图9b是图9a沿虚线AA的剖面结构示意图。

步骤S106，在隔离沟槽310中形成填充层350，所述填充层350为第二绝缘材料，以形成隔离层，参考图10所示。

参考10所示，其中，图10a为形成填充层后的存储区的俯视图，图10b为图10a的AA向剖视图，在形成有保护层330的隔离沟槽310中填充第二绝缘材料，形成填充层350，从而形成包括保护层330和填充层350的隔离层，形成填充层350的材料可以与形成保护层330的材料相同，隔离层用于将相邻行或列的金属层分隔开，参考图10b所示。

至此，就形成了本发明实施例的存储器件，参考图10c所示，图10c是图10b中400的局部放大图，隔离沟槽将一个沟道孔中的器件分成了两个器件，每个器件40包括金属层340、氧化物层2401和氮化物层2402和氧化物层2401构成的电荷捕获层、沟道层250和填充层260，隔离沟槽310中的隔离层350可以将沟道孔分隔成两部分，每个沟道孔中形成两个存储器件。

为了更好地理解本发明实施例的技术效果，以下将结合具体的示例进行说明，在该具体的示例中，以相同面积及相同层数堆叠层中的32个沟道孔为例，将本申请一种具体实施方式与现有技术提供的方案进行比较，参考图11所示，其中，图11a示出的是根据现有技术形成一种3D NAND存储器件的俯视图，其中栅线缝隙410将金属层340分为两部分，分别与两个字线420连接，可以形成32个存储单元。如图11b示出了根据本申请实施例提供的技术方案形成一种3D NAND存储器件的俯视图，栅线缝隙将金属层340分为两部分，每一部分中，隔离沟槽将金属层340分为5部分，每一部分分别与字线420相连，在与现有技术实施方式所使用的相同面积上，可以形成64个存储单元。可见，根据本申请实施例提供的一种3DNAND存储器件的制造方法，可以将相同面积上的存储单元个数提升为原来的两倍，提高了器件的性能。

本发明实施例提供的3D NAND存储器件制造方法，通过在衬底上的堆叠层中形成沟道孔的阵列，去除沟道孔两侧的部分堆叠层以及沟道孔内的部分电荷捕获层，形成隔离沟槽，在隔离沟槽中填充绝缘材料，形成隔离层。隔离层将堆叠层及沟道孔内的电荷捕获层分隔开，使电荷捕获层被分隔成多个部分，从而一个沟道孔能够形成多个存储单元，有效提高器件的存储密度，提高器件的集成度。

基于以上3D NAND存储器件的制造方法，本申请实施例还提供了一种3D NAND存储器件，如图10b所示，包括：

衬底100；

所述衬底上的金属层340与绝缘层1101交替层叠的堆叠层110；

所述堆叠层110中的沟道孔120的阵列，所述沟道孔中依次形成有电荷捕获层240、沟道层250和填充层260；

所述沟道孔120两侧的隔离沟槽310，所述隔离沟槽310在水平方向上沿阵列的一个方向延伸至相邻的沟道孔120，并将沟道孔120中的电荷捕获层240分隔为两部分，且所述隔离沟槽310在堆叠层110的堆叠方向上贯通至电荷捕获层的底部；

所述隔离沟槽310中绝缘材料的隔离层。

其中，隔离层包括隔离沟槽310中沟道孔120内沟道层250以及电荷捕获层240的侧壁上的保护层330以及所述隔离沟槽中的填充层350，保护层330为第一绝缘材料，填充层350为第二绝缘材料。电荷捕获层240包括依次层叠的氧化硅层2401、氮化硅层2402和氧化硅层2401，保护层具有与绝缘层1102相同的绝缘材料。

在本申请实施例中，沟道孔120的排布可以是阵列排布，例如可以是错行排布。隔离沟槽310的中心线可以与沟道孔的中心线重合，也可以不重合，即被隔离沟槽310分隔开的两部分电荷捕获层可以是相同大小，也可以是不同大小。

本发明实施例提供的3D NAND存储器件，通过在衬底上的堆叠层中形成沟道孔的阵列，去除沟道孔两侧的部分堆叠层以及沟道孔内的部分电荷捕获层，形成隔离沟槽，在隔离沟槽中填充绝缘材料，形成隔离层。隔离层将堆叠层及沟道孔内的电荷捕获层分隔开，使电荷捕获层被分隔成多个部分，从而一个沟道孔能够形成多个存储单元，有效提高器件的存储密度，提高器件的集成度。

以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种3D NAND存储器件的制造方法，其特征在于，包括：

提供衬底，所述衬底上形成有绝缘层和牺牲层交替层叠的堆叠层；

在所述堆叠层中形成沟道孔的阵列，所述沟道孔中依次形成有电荷捕获层、沟道层和填充层；

去除沟道孔两侧的部分堆叠层以及沟道孔内的部分电荷捕获层，形成隔离沟槽，所述隔离沟槽在水平方向上沿阵列的一个方向延伸至相邻的沟道孔，且所述隔离沟槽在堆叠层的堆叠方向上贯通至电荷捕获层的底部；

在所述隔离沟槽中形成隔离层。

2.根据权利要求1所述的制造方法，其特征在于，在所述隔离沟槽中形成隔离层，包括：

在所述隔离沟槽中、沟道孔内沟道层以及电荷捕获层的侧壁上形成保护层，所述保护层为第一绝缘材料；

在所述保护层的掩蔽下，通过所述隔离沟槽将所述牺牲层替换为金属层；

在所述隔离沟槽中形成填充层，所述填充层为第二绝缘材料，以形成隔离层。

3.根据权利要求2所述的制造方法，其特征在于，所述保护层具有与所述绝缘层相同的绝缘材料。

4.根据权利要求1-3中任一项所述的制造方法，其特征在于，所述隔离沟槽的中心线与所述沟道孔的中心线重合。

5.一种3D NAND存储器件，其特征在于，包括：

衬底；

所述衬底上的金属层与绝缘层交替层叠的堆叠层；

所述堆叠层中的沟道孔的阵列，所述沟道孔中依次形成有电荷捕获层、沟道层和填充层；

所述沟道孔两侧的隔离沟槽，所述隔离沟槽在水平方向上沿阵列的一个方向延伸至相邻的沟道孔，并将沟道孔中的电荷捕获层分隔为两部分，且所述隔离沟槽在堆叠层的堆叠方向上贯通至电荷捕获层的底部；

所述隔离沟槽中绝缘材料的隔离层。

6.根据权利要求5所述的器件，其特征在于，所述隔离层包括：

所述隔离沟槽中沟道孔内沟道层以及电荷捕获层的侧壁上的保护层，所述保护层为第一绝缘材料；

所述隔离沟槽中的填充层，所述填充层为第二绝缘材料。

7.根据权利要求6所述的器件，其特征在于，所述保护层具有与所述绝缘层相同的绝缘材料。

8.根据权利要求5所述的器件，其特征在于，所述阵列的排布方式为错行排布。

9.根据权利要求5所述的器件，其特征在于，所述电荷捕获层包括依次层叠的氧化硅层、氮化硅层和氧化硅层。

10.根据权利要求5-9中任一项所述的器件，其特征在于，所述隔离沟槽的中心线与所述沟道孔的中心线重合。