CN107527920A - 一种3d nand存储器及其制造方法 - Google Patents

一种3d nand存储器及其制造方法 Download PDF

Info

Publication number
CN107527920A
CN107527920A CN201710772605.6A CN201710772605A CN107527920A CN 107527920 A CN107527920 A CN 107527920A CN 201710772605 A CN201710772605 A CN 201710772605A CN 107527920 A CN107527920 A CN 107527920A
Authority
CN
China
Prior art keywords
layer
raceway groove
interlayer
silica
groove hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710772605.6A
Other languages
English (en)
Inventor
郑晓芬
李君�
蒋阳波
吴关平
吴稼祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710772605.6A priority Critical patent/CN107527920A/zh
Publication of CN107527920A publication Critical patent/CN107527920A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Abstract

本发明提供一种3D NAND存储器及其制造方法，在形成沟道孔之后，先至少在沟道孔中氮化硅层的内壁上形成氧化硅的隔层，而后形成外延结构，这样，在外延结构与氮化硅层的侧壁之间形成有氧化硅的隔层，在后续去除堆叠层的氮化硅层时，外延结构被氧化硅的隔层保护，避免外延结构被侧掏，有利于后续替换工艺的进行，进而提高器件整体的性能。

Description

一种3D NAND存储器及其制造方法
技术领域
本发明涉及3D存储器及其制造领域，特别涉及一种3D NAND存储器及其制造方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。
在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构。参考图1，在形成3D NAND存储器时，首先，在衬底100上形成氮化硅(SiN)层1101和氧化硅(SiO2)层1102的堆叠层110；而后，在堆叠层110中形成沟道孔(Channelhole)120，该沟道孔120用来形成存储区，在沟道孔的底部需要先通过选择性外延生长(Selective EpitaxialGrowth)形成外延硅结构130，通常该结构130称作SEG，而后在外延硅结构130上形成存储区；之后，通过栅线(gate line)(图未示出)，参考图2所示，将堆叠层110中的氮化硅层1102去除，并去除氮化硅层的区域将被置换为金属层，作为存储器件的控制栅极。
在去除堆叠层中的氮化硅层时，选择对氮化硅和氧化硅的高选择比的酸液，实现去除氮化硅的同时，避免氧化硅的去除。然而，在去除氮化硅的同时，不可避免的会对外延硅结构造成损失，参考图2所示，外延硅结构130形成侧向掏空132，沟道孔底部的外延硅结构对整个堆叠层110起到支撑的作用，侧向掏空132的存在会影响器件的性能，而当侧向掏空132到一定程度时，还会导致堆叠的倒塌，影响器件的形成。
发明内容
有鉴于此，本发明的目的在于提供一种3D NAND存储器及其制造方法，避免外延结构的侧向掏空，提高器件的性能。
为实现上述目的，本发明有如下技术方案：
一种3D NAND存储器的制造方法，包括：
提供衬底，所述衬底上形成有底层氧化物层以及其上的堆叠层，所述堆叠层为氮化硅层和氧化硅层交替层叠的叠层；
刻蚀所述堆叠层，以形成沟道孔，所述沟道孔暴露所述底层氧化物层；
至少在所述沟道孔中氮化硅层的侧壁上形成氧化硅的隔层；
去除所述沟道孔中的底层氧化物层；
采用选择性外延生长在沟道孔的底部形成外延结构；
去除沟道孔中暴露的氧化硅的隔层，并在所述外延结构上形成存储区。
可选地，所述至少在所述沟道孔中氮化硅层的侧壁上形成氧化硅的隔层，包括：
进行热氧化工艺，以使得所述堆叠层中氮化硅层的侧壁上形成氧化硅层的隔层。
可选地，所述至少在所述沟道孔中氮化硅层的侧壁上形成氧化硅的隔层，包括：
进行氧化硅的隔层的沉积；
刻蚀所述氧化硅的隔层，以仅在沟道孔的侧壁保留所述氧化硅的隔层。
可选地，所述氧化硅的隔层的沉积包括：
采用原子层沉积的方法进行氧化硅的隔层的沉积。
可选地，所述衬底为硅衬底，所述外延结构为外延硅。
可选地，在所述外延结构上形成存储区之后，还包括：
形成栅线缝隙，并通过栅线缝隙去除所述堆叠层中的氮化硅层，并形成替代氧化硅层的金属层。
可选地，所述金属层的材料为钨。
一种3D NAND存储器，包括：
衬底；
所述衬底上的堆叠层，所述堆叠层包括交替层叠的金属层和氧化硅层；
所述堆叠层中的沟道孔；
沟道孔底部的外延结构，所述外延结构的侧壁与所述沟道孔之间形成有氧化硅的隔层；
所述外延结构上的存储区。
可选地，所述衬底为硅衬底，所述外延结构为外延硅。
本发明实施例提供的3D NAND存储器及其制造方法，在形成沟道孔之后，先至少在沟道孔中氮化硅层的内壁上形成氧化硅的隔层，而后形成外延结构，这样，在外延结构与氮化硅层的侧壁之间形成有氧化硅的隔层，在后续去除堆叠层的氮化硅层时，外延结构被氧化硅的隔层保护，避免外延结构被侧掏，有利于后续替换工艺的进行，进而提高器件整体的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图2示出了现有技术中形成3D NAND存储器过程中存储器的剖面结构示意图；
图3示出了根据本发明实施例的3D NAND存储器的制造方法的流程图；
图4-12示出了根据本发明实施例的制造方法形成3D NAND存储器的过程中存储器的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图3所示，本发明提出了一种3D NAND存储器的制造方法，包括：
提供衬底，在所述衬底上形成底层氧化物层以及其上的堆叠层，所述堆叠层为氮化硅层和氧化硅层交替层叠的叠层；
刻蚀所述堆叠层，以形成沟道孔，所述沟道孔暴露所述底层氧化物层；
至少在所述沟道孔中氮化硅层的侧壁上形成氧化硅的隔层；
去除所述沟道孔中的底层氧化物层；
采用选择性外延生长在沟道孔的底部形成外延结构；
去除沟道孔中暴露的氧化硅的隔层，并在所述外延结构上形成存储区。
该方法中，在形成沟道孔之后，先至少在沟道孔中氮化硅层的内壁上形成氧化硅的隔层，而后形成外延结构，这样，在外延结构与氮化硅层的侧壁之间形成有氧化硅的隔层，在后续去除堆叠层的氮化硅层时，外延结构被氧化硅的隔层保护，避免外延结构被侧掏，有利于后续替换工艺的进行，进而提高器件整体的性能。
为了更好地理解本发明的技术方案和技术效果，以下将结合流程图和附图4-12对具体实施例进行详细的描述。
在步骤S01，提供衬底200，所述衬底200上形成有底层氧化物层202以及其上的堆叠层210，所述堆叠层210为氮化硅层2201和氧化硅层2202交替层叠的叠层，参考图4所示。
在本发明实施例中，衬底200为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，GermaniumOnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。如图4所示，在本实施例中，所述衬底200为体硅衬底。此外，该衬底200可以已经完成其他的必要步骤，例如已形成公共有源区以及必要的清洗等步骤。
衬底200上已经形成有底层氧化物层202和堆叠层210，堆叠层210由氮化硅层2201和氧化硅层2202交替层叠形成，根据垂直方向所需形成的存储单元的个数来确定堆叠层的层数，堆叠层的层数例如可以为8层、32层、64层等，堆叠层的层数越多，越能提高集成度。可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次交替沉积氮化硅和氧化硅，形成该堆叠层210。在形成堆叠层210之前，在衬底210上形成有底层氧化物层202，氧化物层202例如为氧化硅，可以通过热氧化工艺形成，该底层氧化层202起到降低堆叠层210中最底层氮化硅层对衬底200的应力作用。
在步骤S02，刻蚀所述堆叠层210，以形成沟道孔220，所述沟道孔220暴露所述底层氧化物层202，参考图4所示。
具体的，在所述堆叠层210上形成掩膜层，而后，采用刻蚀技术，例如RIE(反应离子刻蚀)的方法刻蚀堆叠层210，以底层氧化物层202为停止层，直至暴露出底层氧化物层202。
在步骤S03，至少在所述沟道孔220中氮化硅层2201的侧壁上形成氧化硅的隔层232，参考图5和图7所示。
可以仅在沟道孔220中氮化硅层2201的侧壁上形成氧化硅的隔层，也可以在沟道孔220的整个侧壁上形成氧化硅的隔层。
在一些实施例中，参考图7所示，仅在沟道孔220中氮化硅层2201的侧壁上形成氧化硅的隔层232。具体的，可以进行热氧化工艺，在热氧化工艺中，氮化硅的表面被氧化，形成氧化硅，从而在沟道孔220中氮化硅层的侧壁上形成了氧化硅层的隔层232。
在另一些实施例中，参考图5所示，可以在沟道孔220的整个侧壁上形成氧化硅的隔层。具体的，首先，进行氧化硅的隔层220的沉积。可以采用合适的沉积方法进行该氧化硅薄层的沉积，优选地，采用原子层沉积(ALD)进行沉积，厚度可以为几个纳米。而后，刻蚀所述氧化硅的隔层，以仅在沟道孔220的侧壁保留所述氧化硅的隔层232，如图5所示。可以采用干法刻蚀，例如RIE的方法，刻蚀去除掉堆叠层之上以及沟道孔220底部、外延结构230之上的氧化硅的隔层232，从而，仅在沟道孔220的侧壁上形成了氧化硅的隔层232。
在步骤S04，去除所述沟道孔220中的底层氧化物层202，参考图6和图8所示。
可以采用干法刻蚀，例如RIE的方法，以衬底200为停止层，将沟道孔200中的底层氧化物层202去除，暴露出衬底200的表面，以便于进行后续外延生长的步骤。
在步骤S05，采用选择性外延生长在沟道孔220的底部形成外延结构230，参考图6和图8所示。
采用选择性外延生长(Selective EpitaxialGrowth)在衬底上形成高质量的外延结构230，通常地，该部分高度超出堆叠层210中第一层氮化硅层的上表面，便于在后续去除氮化硅层2201之后，更好地支撑堆叠层。
在步骤S06，去除沟道孔中暴露的氧化硅的隔层，并在所述外延结构上形成存储区。
可以采用干法刻蚀或湿法腐蚀进行氧化硅的隔层的刻蚀，将外延结构230之上、暴露的氧化硅的隔层去除掉，这样，仅在外延结构230与沟道孔220之间保留氧化硅的隔层232，参考图9所示。更优地，可以在去除外延结构230上的原生氧化层(native oxide)的同时，去除沟道孔220中暴露的氧化硅的隔层。
之后，可以采用合适的方法在沟道孔220中形成存储区240，存储区240至少包括电荷捕获层和沟道层，在本实施例中，电荷捕获层为ONO层，即氧化硅-氮化硅-氧化硅的叠层，沟道层为多晶硅层，具体的实施例中，可以在沟道孔220中依次淀积ONO层、多晶硅层以及氧化硅层，来形成存储区，参考图10所示。
之后，进行氮化硅层2201的替换。具体的，形成栅线缝隙(图未示出)，并通过栅线缝隙去除所述堆叠层210中的氮化硅层，并形成替代氧化硅层的金属层(图未示出)，参考图11-12所示。
通常地，先形成栅线缝隙，而后通过酸液进入栅线缝隙，将氮化硅层去除，参考图11所示，去除之后，填充入金属层2203，金属层通常为钨(W)，参考图12所示。
在去除氮化硅层2201时，选择对氮化硅和氧化硅的高选择比的酸液，例通常为磷酸(H3PO4)，可以看到，在本发明实施例中，在外延结构230的侧面形成有氧化硅的隔层232，酸液对该氧化硅的隔层同样具有高选择比，该隔层232对外延结构起到了保护作用，避免外延结构的侧掏，有利于后续替换工艺的进行，进而提高器件整体的性能。
以上对本发明及其实施例的3D NAND存储器的制造方法进行了详细的描述，此外，本发明还提供了通过上述方法形成的3D NAND存储器，参考图12所示，包括：
衬底200；
所述衬底200上的底层氧化物层202及堆叠层210，所述堆叠层210包括交替层叠的金属层2203和氧化硅层2201；
所述堆叠层210中的沟道孔220；
沟道孔220底部的外延结构230，所述外延结构230的侧壁与所述沟道孔220之间形成有氧化硅的隔层232；
所述外延结构232上的存储区240。
所述衬底200为硅衬底，所述外延结构230为外延硅。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种3D NAND存储器的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有底层氧化物层以及其上的堆叠层，所述堆叠层为氮化硅层和氧化硅层交替层叠的叠层；
刻蚀所述堆叠层，以形成沟道孔，所述沟道孔暴露所述底层氧化物层；
至少在所述沟道孔中氮化硅层的侧壁上形成氧化硅的隔层；
去除所述沟道孔中的底层氧化物层；
采用选择性外延生长在沟道孔的底部形成外延结构；
去除沟道孔中暴露的氧化硅的隔层，并在所述外延结构上形成存储区。
2.根据权利要求1所述的制造方法，其特征在于，所述至少在所述沟道孔中氮化硅层的侧壁上形成氧化硅的隔层，包括：
进行热氧化工艺，以使得所述堆叠层中氮化硅层的侧壁上形成氧化硅层的隔层。
3.根据权利要求1所述的制造方法，其特征在于，所述至少在所述沟道孔中氮化硅层的侧壁上形成氧化硅的隔层，包括：
进行氧化硅的隔层的沉积；
刻蚀所述氧化硅的隔层，以仅在沟道孔的侧壁保留所述氧化硅的隔层。
4.根据权利要求3所述的制造方法，其特征在于，所述氧化硅的隔层的沉积包括：
采用原子层沉积的方法进行氧化硅的隔层的沉积。
5.根据权利要求1-4中任一项所述的制造方法，其特征在于，所述衬底为硅衬底，所述外延结构为外延硅。
6.根据权利要求1-4中任一项所述的制造方法，其特征在于，在所述外延结构上形成存储区之后，还包括：
形成栅线缝隙，并通过栅线缝隙去除所述堆叠层中的氮化硅层，并形成替代氧化硅层的金属层。
7.根据权利要求6所述的制造方法，其特征在于，所述金属层的材料为钨。
8.一种3D NAND存储器，其特征在于，包括：
衬底；
所述衬底上的堆叠层，所述堆叠层包括交替层叠的金属层和氧化硅层；
所述堆叠层中的沟道孔；
沟道孔底部的外延结构，所述外延结构的侧壁与所述沟道孔之间形成有氧化硅的隔层；
所述外延结构上的存储区。
9.根据权利要求8所述的3D NAND存储器，其特征在于，所述衬底为硅衬底，所述外延结构为外延硅。
CN201710772605.6A 2017-08-31 2017-08-31 一种3d nand存储器及其制造方法 Pending CN107527920A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710772605.6A CN107527920A (zh) 2017-08-31 2017-08-31 一种3d nand存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710772605.6A CN107527920A (zh) 2017-08-31 2017-08-31 一种3d nand存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN107527920A true CN107527920A (zh) 2017-12-29

Family

ID=60683071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710772605.6A Pending CN107527920A (zh) 2017-08-31 2017-08-31 一种3d nand存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN107527920A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461498A (zh) * 2018-03-30 2018-08-28 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
CN109496359A (zh) * 2018-10-08 2019-03-19 长江存储科技有限责任公司 利用自然氧化层形成具有沟道结构的三维存储器件的方法
CN109496360A (zh) * 2018-10-09 2019-03-19 长江存储科技有限责任公司 用于减少三维存储器件中的半导体插塞中的缺陷的方法
CN110088906A (zh) * 2019-03-18 2019-08-02 长江存储科技有限责任公司 三维存储器件中的高k电介质层及其形成方法
CN110176452A (zh) * 2018-02-21 2019-08-27 力晶科技股份有限公司 集成电路结构及其制造方法
CN111244096A (zh) * 2020-03-27 2020-06-05 长江存储科技有限责任公司 3d nand存储器件及其制造方法
CN113745233A (zh) * 2021-09-06 2021-12-03 长江存储科技有限责任公司 三维存储器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140054670A1 (en) * 2012-08-15 2014-02-27 SanDisk Technologies, Inc. Method of Making a Three-Dimensional Memory Array with Etch Stop
CN204130535U (zh) * 2014-09-16 2015-01-28 华中科技大学 一种非易失性三维半导体存储器
CN105702621A (zh) * 2016-01-27 2016-06-22 武汉新芯集成电路制造有限公司 一种形成硅外延层的方法
CN105810638A (zh) * 2014-12-31 2016-07-27 上海格易电子有限公司 一种3d nand闪存结构和制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140054670A1 (en) * 2012-08-15 2014-02-27 SanDisk Technologies, Inc. Method of Making a Three-Dimensional Memory Array with Etch Stop
CN204130535U (zh) * 2014-09-16 2015-01-28 华中科技大学 一种非易失性三维半导体存储器
CN105810638A (zh) * 2014-12-31 2016-07-27 上海格易电子有限公司 一种3d nand闪存结构和制作方法
CN105702621A (zh) * 2016-01-27 2016-06-22 武汉新芯集成电路制造有限公司 一种形成硅外延层的方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176452B (zh) * 2018-02-21 2021-08-03 力晶积成电子制造股份有限公司 集成电路结构及其制造方法
CN110176452A (zh) * 2018-02-21 2019-08-27 力晶科技股份有限公司 集成电路结构及其制造方法
CN108461498A (zh) * 2018-03-30 2018-08-28 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
US10854626B2 (en) 2018-10-08 2020-12-01 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory device having channel structures with native oxide layer
CN109496359A (zh) * 2018-10-08 2019-03-19 长江存储科技有限责任公司 利用自然氧化层形成具有沟道结构的三维存储器件的方法
US11205662B2 (en) 2018-10-09 2021-12-21 Yangtze Memory Technologies Co., Ltd. Methods for reducing defects in semiconductor plug in three-dimensional memory device
US10784279B2 (en) 2018-10-09 2020-09-22 Yangtze Memory Technologies Co., Ltd. Methods for reducing defects in semiconductor plug in three-dimensional memory device
KR20210043662A (ko) * 2018-10-09 2021-04-21 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치에서 반도체 플러그의 결함을 감소시키기 위한 방법
CN109496360A (zh) * 2018-10-09 2019-03-19 长江存储科技有限责任公司 用于减少三维存储器件中的半导体插塞中的缺陷的方法
JP2022514153A (ja) * 2018-10-09 2022-02-10 長江存儲科技有限責任公司 三次元メモリデバイス及びそれを形成するための方法
JP7170856B2 (ja) 2018-10-09 2022-11-14 長江存儲科技有限責任公司 三次元メモリデバイスを形成するための方法、及び、半導体構造を形成するための方法
KR102640185B1 (ko) * 2018-10-09 2024-02-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치에서 반도체 플러그의 결함을 감소시키기 위한 방법
US10892277B2 (en) 2019-03-18 2021-01-12 Yangtze Memory Technologies Co., Ltd. High-κ dielectric layer in three-dimensional memory devices and methods for forming the same
CN110088906A (zh) * 2019-03-18 2019-08-02 长江存储科技有限责任公司 三维存储器件中的高k电介质层及其形成方法
CN111244096A (zh) * 2020-03-27 2020-06-05 长江存储科技有限责任公司 3d nand存储器件及其制造方法
CN111244096B (zh) * 2020-03-27 2022-11-25 长江存储科技有限责任公司 3d nand存储器件及其制造方法
CN113745233A (zh) * 2021-09-06 2021-12-03 长江存储科技有限责任公司 三维存储器及其制造方法

Similar Documents

Publication Publication Date Title
CN107527920A (zh) 一种3d nand存储器及其制造方法
CN107564915B (zh) 一种3d nand存储器件及其制造方法
CN107680972B (zh) 一种3d nand存储器件及其制造方法
TWI409854B (zh) 在溝渠中包括水平第一閘極與垂直第二閘極之分離閘極儲存裝置
US6153472A (en) Method for fabricating a flash memory
CN107591407B (zh) 一种3d nand存储器及其制造方法
CN107818984B (zh) 一种3d nand存储器件及其制造方法
CN108649034B (zh) 半导体结构及其形成方法
US9583499B1 (en) Devices with embedded non-volatile memory and metal gates and methods for fabricating the same
US8263459B2 (en) Method for forming a floating gate non-volatile memory cell
CN107611135B (zh) 一种3d nand存储器件的制造方法
CN103594423B (zh) 制造非易失性存储器件的方法
US20150079748A1 (en) Nonvolatile memory device and method for fabricating the same
CN107863348A (zh) 一种3d nand存储器件及其制造方法
US20150263040A1 (en) Embedded Memory Device With Silicon-On-Insulator Substrate, And Method Of Making Same
US9570581B2 (en) Method of forming a self-aligned stack gate structure for use in a non-volatile memory array
CN107425006B (zh) 一种3d nand存储器的金属栅极制造方法
CN109037229A (zh) 一种半导体器件及其制造方法
CN107579070A (zh) 一种3d nand存储器件的堆叠层及其制造方法
CN108899321A (zh) 快闪存储器的制造方法
CN106206598B (zh) 分栅式闪存器件制造方法
CN110676259A (zh) 三维存储结构及其制作方法
CN109326600B (zh) 一种三维存储器件及其制备方法
JP2006509366A (ja) 浮遊ゲート装置において結合係数が改善された自己整合シャロートレンチ分離
CN110265403A (zh) 一种3d nand存储器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171229