CN107425006B - 一种3d nand存储器的金属栅极制造方法 - Google Patents

一种3d nand存储器的金属栅极制造方法 Download PDF

Info

Publication number
CN107425006B
CN107425006B CN201710774181.7A CN201710774181A CN107425006B CN 107425006 B CN107425006 B CN 107425006B CN 201710774181 A CN201710774181 A CN 201710774181A CN 107425006 B CN107425006 B CN 107425006B
Authority
CN
China
Prior art keywords
substrate
stacked structure
layer
oxide layer
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710774181.7A
Other languages
English (en)
Other versions
CN107425006A (zh
Inventor
郁赛华
王家友
吴关平
王秉国
吴俊�
蒲浩
余思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710774181.7A priority Critical patent/CN107425006B/zh
Publication of CN107425006A publication Critical patent/CN107425006A/zh
Application granted granted Critical
Publication of CN107425006B publication Critical patent/CN107425006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请实施例公开了一种3D NAND存储器的金属栅极制造方法。该方法包括：提供衬底，衬底表面上形成有表面氧化层，在表面氧化层上形成有氮化硅层和氧化硅层交替层叠的堆叠结构，堆叠结构中形成有贯穿堆叠结构的垂直沟道孔，在垂直沟道孔的底部形成有与衬底连通的外延层；去除氮化硅层，形成镂空堆叠结构；对镂空堆叠结构与衬底的交界面进行氧化处理，以氧化扩散到交界面内的氮；在外延层的侧壁上形成氧化层，同时氧化衬底表面区域，形成衬底新表面氧化层；向镂空区域填充金属介质。其中，在氧化外延层侧壁的同时，能够氧化衬底表面区域，因此，该制造方法增加了金属栅极与衬底之间的氧化层的厚度，因而，减少了金属栅极与衬底之间发生击穿漏电的可能。

Description

一种3D NAND存储器的金属栅极制造方法
技术领域
本申请涉及存储器制造技术领域，尤其涉及一种3D NAND存储器的金属栅极制造方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。
现有的3D NAND存储器的制造工艺(以硅衬底为例说明)中，垂直刻蚀氮化硅/氧化硅的交替层叠结构形成垂直沟道孔后，在垂直沟道孔底部过刻蚀硅衬底，形成一段单晶硅凹槽，露出单晶硅表面。随后于单晶硅表面沿沟道孔向上外延生长出一段单晶硅柱，作为源极选通管的沟道。后续通过去除氮化硅/氧化硅的交替层叠结构的氮化硅层、横向氧化外延单晶硅柱，填充金属介质等工艺与单晶硅柱周围形成金属栅极，最终形成如图1所示的3DNAND存储器100。
在图1所示的3D NAND存储器100中，3D NAND存储器100的最底层金属栅极101与衬底102之间间隔有一层衬底表面氧化层103，该衬底表面氧化层的厚度较薄，导致3D NAND存储器件工作时，例如加高压时，3D NAND存储器100的最底层金属栅极与衬底102之间发生击穿漏电。
发明内容
有鉴于此，本申请提供了一种3D NAND存储器的金属栅极制造方法，以解决3DNAND存储器件的金属栅极与衬底之间发生击穿漏电的问题。
一种3D NAND存储器的金属栅极制造方法，包括：
提供衬底，所述衬底表面上形成有衬底初始表面氧化层，在所述衬底初始表面氧化层上形成有氮化硅层和氧化硅层交替层叠的堆叠结构，所述堆叠结构中形成有贯穿所述堆叠结构的垂直沟道孔，在所述垂直沟道孔的底部形成有与所述衬底连通的外延层；
去除所述堆叠结构中的氮化硅层，形成由氧化硅层间隔的镂空堆叠结构；
对所述镂空堆叠结构与所述衬底的交界面进行氧化处理，以氧化扩散到交界面内的氮；
在所述外延层的侧壁上形成氧化层，同时氧化衬底表面区域，生成衬底新表面氧化层；
向镂空堆叠结构的镂空区域填充金属介质。
可选地，所述对所述镂空堆叠结构与所述衬底的交界面进行氧化处理，具体包括：
采用活性氧对所述镂空堆叠结构与所述衬底的交界面进行氧化处理；
其中，该活性氧与衬底材料之间的键合力大于氮与衬底材料之间的键合力。
可选地，所述采用活性氧对所述镂空堆叠结构与所述衬底的交界面进行氧化处理，具体包括：
采用原位蒸汽生长方法对所述镂空堆叠结构与所述衬底的交界面进行氧化处理。
可选地，所述采用活性氧对所述镂空堆叠结构与所述衬底的交界面进行氧化处理，具体包括：
采用炉式各向同性氧化法对所述镂空堆叠结构与所述衬底的交界面进行氧化处理。
可选地，所述去除所述堆叠结构中的氮化硅层，具体包括：
采用氮化硅对氧化硅的选择比大于1的湿法刻蚀溶液去除所述堆叠结构中的氮化硅层。
可选地，所述湿法刻蚀溶液为磷酸。
可选地，所述金属介质为金属钨。
可选地，向镂空堆叠结构的镂空区域填充金属介质，具体包括：
通过化学气相沉积方法或原子层沉积方法向镂空堆叠结构的镂空区域填充金属介质。
可选地，所述衬底为硅衬底。
可选地，所述外延层的上表面至少超过所述堆叠结构中的最底层氮化硅层的上表面。
相较于现有技术，本申请具有以下有益效果：
本申请实施例提供的3D NAND存储器的金属栅极制造方法中，在去除掉堆叠结构中的氮化硅层，形成镂空堆叠结构后，对镂空堆叠结构与衬底的交界面进行氧化处理，从而氧化交界面内的氮。如此，后续在外延层侧壁上形成氧化层的过程中，其中的氧不会被由堆叠结构中的氮化硅层扩散到交界面内的氮捕获，从而该氧化过程中的氧能够扩散到衬底内，并能够氧化衬底靠近表面区域。如此，如此形成的3D NAND存储器的金属栅极与衬底之间的氧化层为衬底初始表面氧化层和外延层侧壁氧化过程中生成的衬底新表面氧化层，因而相较于堆叠结构与衬底之间的表面氧化层的厚度，本申请实施例提供的3D NAND存储器的金属栅极制造方法增加了金属栅极与衬底之间的氧化层的厚度，因而，减少了金属栅极与衬底之间发生击穿漏电的可能。
附图说明
为了清楚地理解本申请的具体实施方式，下面将描述本申请具体实施方式时用到的附图做一简要说明。显而易见地，这些附图仅是本申请的部分实施例，本领域技术人员在未付出创造性劳动的前提下，还可以获得其它附图。
图1是3D NAND存储器剖面结构示意图；
图2是形成有氮化硅层和氧化硅层交替层叠的堆叠结构的衬底的切片TEM图像；
图3是本申请实施例提供的3D NAND存储器的金属栅极制造方法流程示意图；
图4A至图4E是本申请实施例提供的3D NAND存储器的金属栅极制造方法中一系列制程对应的剖面结构示意图。
附图标记：
101：最底层金属栅极，
102、401：衬底，
103：衬底表面氧化层
402：衬底初始表面氧化层，
403：氮化硅层，
404：氧化硅层，
405：氮化硅层403和氧化硅层404交替层叠的堆叠结构，
406：垂直沟道孔，
407：外延层，
408：含氮层；
409：镂空堆叠结构，
410：外延层侧壁氧化层，
411：衬底新表面氧化层，
412：金属栅极。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本申请发明人对形成有氮化硅层和氧化硅层交替层叠的堆叠结构的衬底做了切片TEM测试，得到的TEM图像如图2所示。如图2所示，在衬底21与堆叠结构的最底层氮化硅层22的交界面上存在一层薄薄的材料层23，经元素分析，得知该材料层的元素为氮元素。因此，经过推理分析，该交界面上的氮材料层是由最底层氮化硅层中的氮扩散到交界面内形成的。
然而，该扩散到交界面内的的氮能够捕获氧，因此，在后续外延层侧壁氧化过程中的氧会被该扩散到交界面内的氮所捕获，其不能穿过衬底表面氧化层到达衬底内部来氧化衬底。如此，导致后续形成的金属栅极与衬底之间仅存在一层薄薄的衬底表面氧化层。因该衬底表面氧化层的厚度较薄，耐高压性能差，导致制造出的3D NAND存储器的金属栅极与衬底之间很容易发生击穿漏电。
基于此，本申请提供的3D NAND存储器的金属栅极制造方法中，设法在对外延层侧壁氧化之前，提前将扩散到交界面内的氮氧化掉，从而使得扩散氮不会捕获外延层侧壁氧化过程中的氧，因此，外延层侧壁氧化过程中的氧能够穿过衬底表面氧化层达到衬底并把衬底靠近表面区域氧化，如此金属栅极与衬底之间的氧化层为原来的表面氧化层和外延层侧壁氧化过程中的氧化的衬底部分，因此，相较于现有技术，本申请提供的3D NAND存储器的金属栅极制造方法增加了金属栅极与衬底之间的氧化层的厚度，因而，减少了金属栅极与衬底之间发生击穿漏电的可能。
下面结合附图对本申请提供的3D NAND存储器的金属栅极制造方法的具体实施方式进行详细描述。
请参阅图3至图4E。图3是本申请实施例提供的3D NAND存储器的金属栅极制造方法流程示意图。图4A至图4E是本申请实施例提供的3D NAND存储器的金属栅极制造方法中一系列制程对应的剖面结构示意图。
如图3所示，该制造方法包括以下步骤：
S301：提供衬底401，所述衬底表面上形成有衬底初始表面氧化层402，在所述衬底初始表面氧化层402上形成有氮化硅层403和氧化硅层404交替层叠的堆叠结构405，所述堆叠结构405中形成有贯穿所述堆叠结构的垂直沟道孔406，在所述垂直沟道孔406的底部形成有与所述衬底401连通的外延层407。
如图4A所示，衬底401表面上形成有衬底初始表面氧化层402，在所述衬底初始表面氧化层402上形成有氮化硅层403和氧化硅层404交替层叠的堆叠结构405，所述堆叠结构405中形成有贯穿所述堆叠结构的垂直沟道孔406，在所述垂直沟道孔406的底部形成有与所述衬底401连通的外延层407。
在本申请实施例中，衬底401为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在该具体的实施例中，所述衬底401为体硅衬底。
表面氧化层402的厚度很薄，其一般在该表面氧化层402的厚度不能太厚，太厚的话，会导致整个3D NAND存储器件的体积较大，另外，也会容易导致形成在其上方的氮化硅层403和氧化硅层404交替层叠的堆叠结构405中的各层发生错位。
堆叠结构405由氮化硅层403和氧化硅层404交替层叠形成，其中，一层氮化硅层403和与其上相邻的氧化硅层404构成堆叠结构405的一层结构。根据垂直方向所需形成的存储单元的个数来确定堆叠层的层数，堆叠结构405的层数例如可以为8层、32层、64层等，堆叠层的层数越多，越能提高集成度。
作为示例，可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，在衬底表面氧化层402上依次交替沉积氮化硅403和氧化硅404，形成该堆叠结构405。
垂直沟道孔406可以采用干法刻蚀工艺如反应等离子体刻蚀工艺垂直刻蚀堆叠结构405，从而形成贯穿堆叠结构405的垂直沟道孔(channel hole)406。
在形成垂直沟道孔406底部，过刻蚀衬底401，在衬底401上形成一衬底凹槽，露出衬底表面。然后沿该露出的衬底表面上外延生长一层外延层407，从而在沟道孔406的底部形成一与衬底401连通的外延层407。
需要说明，在本申请实施例中，形成的3D NAND存储器的存储单元通常为存储单元串(String)，存储单元串两端分别与位线(Bit Line)和源线(Source Line)连接，存储单元串末端相应地设置有位线选通管(Bit Line Selector)和源极选通管(Source LineSelector，SLS)，其它3D NAND构架中所述下选通管、底部选通管与所述源极选通管相同。
在本申请实施例中，外延层407与堆叠金属栅层的最底层金属栅极构成源极选通管。其中，外延层407构成源极选通管的沟道。所述外延层407的上表面至少超过所述堆叠结构405中的最底层氮化硅层的上表面。
为了使得存储单元串最底层的存储单元作为源极选通管，所述外延层407的上表面超过所述堆叠结构405中的最底层氮化硅层的上表面，且不超过次最底层氮化硅层的下表面。
当衬底401为硅衬底时，外延层407为单晶硅层。
从图4A中可以看出，该堆叠结构405最底层的氮化硅层403中的氮会扩散到氮化硅层403与衬底401的交界面内。在衬底401靠近表面区域形成一层薄薄的含氮层408。
S302：去除所述堆叠结构405中的氮化硅层403，形成由氧化硅层404间隔的镂空堆叠结构409。
采用湿法刻蚀工艺去除所述堆叠结构405中的氮化硅层403。湿法刻蚀溶液通过堆叠结构405中的栅线缝隙(gate line slit，GLS)进入堆叠结构内部，与各层氮化硅层403接触，从而与其发生化学反应，将其刻蚀掉，从而形成由氧化硅层404间隔的镂空堆叠结构409。该步骤执行完对应的剖面结构示意图如图4B所示。
在本申请实施例中，因湿法刻蚀工艺中选择的湿法刻蚀溶液均会接触到氧化硅层404和氮化硅层403，因此，选择的湿法刻蚀溶液对氧化硅材料和氮化硅材料的刻蚀速率不同，且优选氮化硅对氧化硅的选择比为高选择比的刻蚀溶液。例如，磷酸溶液。作为示例，选择的磷酸溶液的氮化硅对氧化硅的选择比可以大于300。
S303：对所述镂空堆叠结构409与所述衬底401的交界面进行氧化处理，以氧化扩散到交界面内的氮。
本步骤以硅衬底为例说明。
如前述所述，堆叠结构中的最底层氮化硅中的氮会扩散到与衬底的交界面。该扩散到交界面的氮会与硅衬底中的硅以Si-N键键合的形式结合。因Si-N键的键合力较强，因此，为了达到对扩散氮较好的氧化效果，本步骤可以采用活性氧对镂空堆叠结构409与所述衬底401的交界面进行氧化处理，以氧化扩散到交界面内的氮。需要说明，扩散到交界面内的氮即为含氮层408中的氮。在本申请实施例中，活性氧可以为氧自由基O·。
作为一示例，可以采用活性氧对镂空堆叠结构409与所述衬底401的交界面进行氧化处理，可以具体为：采用原位蒸汽生长方法(In-Situ Steam Generation，ISSG)对所述镂空堆叠结构与所述衬底的交界面进行氧化处理，以氧化扩散到交界面内的氮。其中，该活性氧与衬底材料之间的键合力大于氮与衬底材料之间的键合力。
作为另一示例，可以采用炉式各向同性氧化法(BIO)对所述镂空堆叠结构与所述衬底的交界面进行氧化处理，以氧化扩散到交界面内的氮。
炉式各向同性氧化法的具体实现方式如下：
将待氧化结构放置到炉管内，向炉管内通入反应气体H2和O2，反应气体在炉管内发生化学反应，生成氧自由基O·和羟基OH·，化学反应式如下：
H2+O2→O·+OH·。
通过氧自由基O·来氧化扩散发哦交界面内的氮。
对镂空堆叠结构409与所述衬底401的交界面进行氧化处理，以氧化扩散到交界面内的氮后，衬底401内部的含氮层408消失，形成如图4C所示的剖面结构。
S304：在所述外延层407的侧壁上形成氧化层410，同时氧化衬底表面区域，生成衬底新表面氧化层411。
为了形成源极选通管的栅极氧化层，对所述外延层407的侧壁进行氧化，从而在外延层407的侧壁上形成氧化层410。
需要说明，在对外延层407的侧壁进行氧化时，一般采用含氧气体如氧气等反应性气体。由于气体的扩散性，含氧气体不仅能够从外延层407的侧壁扩散到外延层内部，将其靠近侧壁表面区域氧化，而且其还能够穿过表面氧化层402扩散到衬底401内，将衬底401靠近表面的区域氧化，从而在衬底401的表面上形成一层衬底新表面氧化层411。如此，3DNAND存储器中的堆叠金属栅层的最底层金属栅与衬底之间由衬底初始表面氧化层和衬底新表面氧化层所间隔。因衬底新表面氧化层的生成，使得最底层金属栅与衬底之间的氧化层的厚度相较于现有技术增加了，如此有利于器件的耐高压能力，减少了金属栅极与衬底之间的电击穿可能。
含氧气体之所以能够穿过表面氧化层402扩散到衬底401内，这是因为，衬底401与堆叠结构交界面的扩散氮在步骤S303中被提前氧化，因此在步骤S304中，含氧气体在扩散到衬底的过程中，不会被扩散氮捕获，所以，含氧气体之所以能够穿过表面氧化层402扩散到衬底401内。
该步骤执行完对应的剖面结构示意图如图4D所示。
S305：向镂空堆叠结构409的镂空区域填充金属介质，形成金属栅极412。
本申请实施例可以通过化学气相沉积方法或原子层沉积方法向镂空堆叠结构的镂空区域填充金属介质。
另外，为了提高金属介质的填充性能，一般采用低温化学气相沉积方法向镂空堆叠结构408的镂空区域填充金属介质，形成金属栅极412。
需要说明，在本申请实施例中，金属介质可以为金属钨。当金属介质为金属钨时，钨的前驱源可以采用六氟化钨WF6。
该步骤执行完对应的剖面结构示意图如图4E所示。
以上为本申请实施例提供的3D NAND存储器的金属栅极制造方法的具体实施方式。在该具体实施方式中，在去除掉堆叠结构中的氮化硅层，形成镂空堆叠结构后，对镂空堆叠结构与衬底的交界面进行氧化处理，从而氧化交界面内的氮。如此，后续在外延层侧壁上形成氧化层的过程中，其中的氧不会被由堆叠结构中的氮化硅层扩散到交界面内的氮捕获，从而该氧化过程中的氧能够扩散到衬底内，并能够氧化衬底靠近表面区域。如此，如此形成的3D NAND存储器的金属栅极与衬底之间的氧化层为衬底初始表面氧化层和外延层侧壁氧化过程中生成的衬底新表面氧化层，因而相较于堆叠结构与衬底之间的表面氧化层的厚度，本申请实施例提供的3D NAND存储器的金属栅极制造方法增加了金属栅极与衬底之间的氧化层的厚度，因而，减少了金属栅极与衬底之间发生击穿漏电的可能。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (9)

1.一种3D NAND存储器的金属栅极制造方法，其特征在于，包括：
提供衬底，所述衬底表面上形成有衬底初始表面氧化层，在所述衬底初始表面氧化层上形成有氮化硅层和氧化硅层交替层叠的堆叠结构，所述堆叠结构中形成有贯穿所述堆叠结构的垂直沟道孔，在所述垂直沟道孔的底部形成有与所述衬底连通的外延层；
去除所述堆叠结构中的氮化硅层，形成由氧化硅层间隔的镂空堆叠结构；
采用活性氧对所述镂空堆叠结构与所述衬底的交界面进行氧化处理，以氧化扩散到交界面内的氮，其中，该活性氧与衬底材料之间的键合力大于氮与衬底材料之间的键合力；
在所述外延层的侧壁上形成氧化层，同时氧化衬底表面区域，生成衬底新表面氧化层；
向镂空堆叠结构的镂空区域填充金属介质。
2.根据权利要求1所述的制造方法，其特征在于，所述采用活性氧对所述镂空堆叠结构与所述衬底的交界面进行氧化处理，具体包括：
采用原位蒸汽生长方法对所述镂空堆叠结构与所述衬底的交界面进行氧化处理。
3.根据权利要求1所述的制造方法，其特征在于，所述采用活性氧对所述镂空堆叠结构与所述衬底的交界面进行氧化处理，具体包括：
采用炉式各向同性氧化法对所述镂空堆叠结构与所述衬底的交界面进行氧化处理。
4.根据权利要求1-3任一项所述的制造方法，其特征在于，所述去除所述堆叠结构中的氮化硅层，具体包括：
采用氮化硅对氧化硅的选择比大于1的湿法刻蚀溶液去除所述堆叠结构中的氮化硅层。
5.根据权利要求4所述的制造方法，其特征在于，所述湿法刻蚀溶液为磷酸。
6.根据权利要求1-3任一项所述的制造方法，其特征在于，所述金属介质为金属钨。
7.根据权利要求1-3任一项所述的制造方法，其特征在于，向镂空堆叠结构的镂空区域填充金属介质，具体包括：
通过化学气相沉积方法或原子层沉积方法向镂空堆叠结构的镂空区域填充金属介质。
8.根据权利要求1-3任一项所述的制造方法，其特征在于，所述衬底为硅衬底。
9.根据权利要求1-3任一项所述的制造方法，其特征在于，所述外延层的上表面至少超过所述堆叠结构中的最底层氮化硅层的上表面。
CN201710774181.7A 2017-08-31 2017-08-31 一种3d nand存储器的金属栅极制造方法 Active CN107425006B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710774181.7A CN107425006B (zh) 2017-08-31 2017-08-31 一种3d nand存储器的金属栅极制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710774181.7A CN107425006B (zh) 2017-08-31 2017-08-31 一种3d nand存储器的金属栅极制造方法

Publications (2)

Publication Number Publication Date
CN107425006A CN107425006A (zh) 2017-12-01
CN107425006B true CN107425006B (zh) 2018-06-19

Family

ID=60435470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710774181.7A Active CN107425006B (zh) 2017-08-31 2017-08-31 一种3d nand存储器的金属栅极制造方法

Country Status (1)

Country Link
CN (1) CN107425006B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712990A (zh) * 2019-01-02 2019-05-03 长江存储科技有限责任公司 一种三维存储器及其制备方法
CN110137176B (zh) * 2019-03-29 2020-06-23 长江存储科技有限责任公司 3d nand闪存及制备方法
CN110797255B (zh) * 2019-10-14 2022-10-28 长江存储科技有限责任公司 薄膜堆叠结构、三维存储器及其制备方法
CN111180320B (zh) * 2020-01-02 2022-10-28 长江存储科技有限责任公司 栅极的制造方法及其结构与半导体器件
CN115623784A (zh) * 2021-05-31 2023-01-17 长江存储科技有限责任公司 制造三维存储器的方法及三维存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599494A (zh) * 2008-06-03 2009-12-09 三星电子株式会社 具有电磁屏蔽源极板的非易失性存储器件及其形成方法
CN103680611A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 3d nand存储器以及制作方法
CN104319276A (zh) * 2014-09-16 2015-01-28 华中科技大学 一种非易失性三维半导体存储器的栅电极及其制备方法
CN105655368A (zh) * 2016-01-15 2016-06-08 中国科学院上海微系统与信息技术研究所 一种三维堆叠相变存储阵列器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238874A (ja) * 2008-03-26 2009-10-15 Toshiba Corp 半導体メモリ及びその製造方法
US9449924B2 (en) * 2013-12-20 2016-09-20 Sandisk Technologies Llc Multilevel contact to a 3D memory array and method of making thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599494A (zh) * 2008-06-03 2009-12-09 三星电子株式会社 具有电磁屏蔽源极板的非易失性存储器件及其形成方法
CN103680611A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 3d nand存储器以及制作方法
CN104319276A (zh) * 2014-09-16 2015-01-28 华中科技大学 一种非易失性三维半导体存储器的栅电极及其制备方法
CN105655368A (zh) * 2016-01-15 2016-06-08 中国科学院上海微系统与信息技术研究所 一种三维堆叠相变存储阵列器件及其制备方法

Also Published As

Publication number Publication date
CN107425006A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
CN107425006B (zh) 一种3d nand存储器的金属栅极制造方法
US9117923B2 (en) Three-dimensional semiconductor memory device and a method of fabricating the same
CN107810552B (zh) 使用含有牺牲填充材料的腔制造的多级存储器堆叠体结构
TWI502714B (zh) 包括鎢及矽化鎢之半導體裝置及其製造方法
CN109564922A (zh) 三维存储设备及其制造方法
CN111627918B (zh) 一种3d nand存储器及其制造方法
US20170033044A1 (en) Semiconductor device and method for fabricating the same
CN107818984B (zh) 一种3d nand存储器件及其制造方法
CN106941103A (zh) Nand存储器的形成方法
CN109904165B (zh) 三维存储器的制造方法及三维存储器
CN112420716B (zh) 一种半导体器件及其制备方法
CN104241204B (zh) 3d nand闪存的形成方法
CN108470737A (zh) 三维存储器及其制造方法
CN107507831B (zh) 一种3d nand存储器的存储单元结构及其形成方法
CN111785733A (zh) 3d nand存储器的形成方法
CN107437549A (zh) 一种半导体器件及其制作方法、电子装置
CN104037175B (zh) 三维半导体器件及其制造方法
JP4081016B2 (ja) メモリセル
CN209029354U (zh) 浅沟槽隔离结构
CN105990247A (zh) 隔离结构及具有其的非挥发性存储器的制造方法
CN107507769A (zh) 一种刻蚀方法
CN108470736B (zh) 三维闪存以及三维闪存沟道孔的非晶硅盖的形成方法
CN112687701B (zh) 三维存储器及其形成方法
CN111403414B (zh) 三维存储器及其形成方法
CN107527794A (zh) 一种3d nand存储器件的金属栅制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant