CN111403414B - 三维存储器及其形成方法 - Google Patents
三维存储器及其形成方法 Download PDFInfo
- Publication number
- CN111403414B CN111403414B CN202010236262.3A CN202010236262A CN111403414B CN 111403414 B CN111403414 B CN 111403414B CN 202010236262 A CN202010236262 A CN 202010236262A CN 111403414 B CN111403414 B CN 111403414B
- Authority
- CN
- China
- Prior art keywords
- layer
- interlayer insulating
- substrate
- doping element
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及半导体制造技术领域,尤其涉及一种三维存储器及其形成方法。所述一种三维存储器形成方法包括如下步骤:提供一衬底;形成堆叠结构于所述衬底表面,所述堆叠结构包括沿垂直于所述衬底的方向交替叠置的牺牲层和层间绝缘层;所述层间绝缘层中具有掺杂元素,所述掺杂元素用于增强所述层间绝缘层的化学稳定性。本发明增强了所述层间绝缘层对酸碱试剂的抗腐蚀性,使得在后续的沟道孔刻蚀以及酸性试剂清洗过程中,减少甚至是避免对所述层间绝缘层的影响,有效改善了三维存储器阵列区域的电学性能。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种三维存储器及其形成方法。
背景技术
随着平面型闪存存储器的发展,半导体的生产工艺取得了巨大的进步。但是最近几年,平面型闪存的发展遇到了各种挑战:物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下,为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本,各种不同的三维(3D)闪存存储器结构应运而生,例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中,3D NAND存储器以其小体积、大容量为出发点,将储存单元采用三维模式层层堆叠的高度集成为设计理念,生产出高单位面积存储密度,高效存储单元性能的存储器,已经成为新兴存储器设计和生产的主流工艺。
但是,在当前三维存储器的制造工艺中,在堆叠结构中的沟道孔刻蚀结束以及后续的酸洗过程中,会损伤堆叠结构中的层间绝缘层,从而对三维存储器阵列区域的电学性能造成影响。
因此,如何减少后续工艺对堆叠结构中层间绝缘层的影响,改善三维存储器阵列区域的电学性能,是目前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器及其形成方法,用于解决现有的堆叠结构中层间绝缘层稳定性较差、易受后续工艺影响的问题,以改善三维存储器阵列区域的电学性能。
为了解决上述问题,本发明提供了一种三维存储器形成方法,包括如下步骤:
提供一衬底;
形成堆叠结构于所述衬底表面,所述堆叠结构包括沿垂直于所述衬底的方向交替叠置的牺牲层和层间绝缘层;
所述层间绝缘层中具有掺杂元素,所述掺杂元素用于增强所述层间绝缘层的化学稳定性。
可选的,形成堆叠结构于所述衬底表面的具体步骤包括:
进行若干次如下循环步骤,所述循环步骤包括:
形成一层牺牲层于所述衬底的表面;
形成一层具有所述掺杂元素的层间绝缘层于所述牺牲层表面,并以所述层间绝缘层的表面作为下一次循环步骤的衬底的表面。
可选的,形成一层具有所述掺杂元素的层间绝缘层于所述牺牲层表面的具体步骤包括:
沉积具有所述掺杂元素的气体和绝缘材料于所述牺牲层表面,形成具有所述掺杂元素的所述层间绝缘层。
可选的,还包括如下步骤:
调整若干次循环步骤中具有所述掺杂元素的气体的通入量,使得多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底指向所述堆叠结构的方向呈渐变式分布。
可选的,多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底指向所述堆叠结构的方向逐渐增大。
可选的,还包括如下步骤:
调整若干次循环步骤中通入的具有所述掺杂元素的气体的种类,使得至少存在两层所述层间绝缘层中的所述掺杂元素的种类不同。
可选的,形成一层具有所述掺杂元素的层间绝缘层于所述牺牲层表面的具体步骤包括:
采用具有所述掺杂元素的气体处理所述牺牲层表面,形成第一处理层;
形成具有所述掺杂元素的所述层间绝缘层于所述第一处理层表面。
可选的,形成一层具有所述掺杂元素的层间绝缘层于所述牺牲层表面的具体步骤还包括:
采用具有所述掺杂元素的气体处理所述层间绝缘层表面,形成第二处理层,并以所述第二处理层的表面作为下一次循环步骤的衬底的表面。
可选的,所述层间绝缘层的材料为氧化物材料,所述牺牲层的材料为氮化物材料,所述掺杂元素为碳元素,具有所述掺杂元素的气体为碳基气体。
可选的,所述碳基气体为二氧化碳或者有机化合物气体。
可选的,形成堆叠结构于所述衬底表面之后,还包括如下步骤:
形成沿垂直于所述衬底的方向贯穿所述堆叠结构的沟道孔;
形成NAND串于所述沟道孔内,所述NAND串包括覆盖于所述沟道孔侧壁表面的阻挡层、覆盖于所述阻挡层表面的电荷俘获层、覆盖于所述电荷俘获层表面的隧穿层以及覆盖于所述隧穿层表面的沟道层。
为了解决上述问题,本发明还提供了一种三维存储器,包括:
衬底;
堆叠结构,位于所述衬底表面,包括沿垂直于所述衬底的方向交替叠置的栅极层和层间绝缘层;
所述层间绝缘层中具有掺杂元素,所述掺杂元素用于增强所述层间绝缘层的化学稳定性。
可选的,多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底指向所述堆叠结构的方向呈渐变式分布。
可选的,多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底指向所述堆叠结构的方向逐渐增大。
可选的,至少存在两层所述层间绝缘层中的所述掺杂元素的种类不同。
可选的,还包括:
第一处理层,具有所述掺杂元素,位于所述牺牲层与所述层间绝缘层之间,用于隔绝所述牺牲层与所述层间绝缘层。
可选的,所述第一处理层的厚度小于所述牺牲层和所述层间绝缘层。
可选的,还包括:
第二处理层,具有所述掺杂元素,位于所述层间绝缘层背离所述第一处理层的表面,用于隔绝所述牺牲层与所述层间绝缘层。
可选的,所述第二处理层的材料与所述第一处理层相同。
可选的,所述第一处理层与所述第二处理层的材料均为碳材料或者含碳有机物材料。
可选的,所述层间绝缘层的材料为氧化物材料,所述牺牲层的材料为氮化物材料,所述掺杂元素为碳元素。
可选的,还包括:
沟道孔,沿垂直于所述衬底的方向贯穿所述堆叠结构;
NAND串,位于所述沟道孔内,包括覆盖于所述沟道孔侧壁表面的阻挡层、覆盖于所述阻挡层表面的电荷俘获层、覆盖于所述电荷俘获层表面的隧穿层以及覆盖于所述隧穿层表面的沟道层。
本发明提供的三维存储器及其形成方法,通过在形成堆叠结构的过程中,对层间绝缘层进行掺杂,从而增强了层间绝缘层的化学稳定性,增强了所述层间绝缘层对酸碱试剂的抗腐蚀性,使得在后续的沟道孔刻蚀以及酸性试剂清洗过程中,减少甚至是避免对所述层间绝缘层的影响,确保了所述层间绝缘层的形貌,有效改善了三维存储器阵列区域的电学性能。
附图说明
附图1是本发明具体实施方式中三维存储器的形成方法流程图;
附图2A-2E是本发明具体实施方式在形成三维存储器的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器及其形成方法的具体实施方式做详细说明。
在3D NAND存储器等三维存储器中,具有由层间绝缘层和牺牲层交替堆叠形成的堆叠结构,所述堆叠结构包括阵列区域以及围绕所述阵列区域设置的台阶区域。所述阵列区域,用于信息的存储;所述台阶区域,位于所述堆叠结构的端部,用于向所述阵列区域传输控制信息,以实现信息在所述阵列区域的读写。在阵列区域进行沟道孔的刻蚀,是3DNAND存储器工艺流程中的关键制程。但是,由于层间绝缘层和牺牲层在性能上的差异,在沟道孔刻蚀过程中以及刻蚀结束后的酸性试剂的清洗过程中,会导致所述层间绝缘层中出现较为严重的凹槽现象,从而影响阵列区域的电学性能。
当前解决这一问题主要是依靠沟道孔刻蚀过程中刻蚀参数的改善以及后续湿法清洗工艺的优化。然而,一方面,对沟道孔刻蚀过程的改善,主要是协调所述牺牲层与所述层间绝缘层之间的刻蚀选择比,使得层间绝缘层中的凹槽变为牺牲层中的凹槽,但这样会加重所述牺牲层侧壁的损伤,而且后续的酸洗工艺还会改变牺牲层凹槽的轮廓;另一方面,沟道孔刻蚀工艺之后与外延半导体层生长之前的清洗过程的优化,会影响生长的外延半导体层的性能,而对移出刻蚀产生的聚合物之前或者聚合物移动过程中的酸洗工艺的减少会导致聚合物在沟道孔内的残留,严重影响三维存储器阵列区域的电性性能。
为了减少层间绝缘层受到后续工艺的影响,提高三维存储器阵列区域的电性性能,本具体实施方式提供了一种三维存储器的形成方法,附图1是本发明具体实施方式中三维存储器的形成方法流程图,附图2A-2E是本发明具体实施方式在形成三维存储器的过程中主要的工艺截面示意图。本具体实施方式中所述的三维存储器可以是但不限于3D NAND存储器。如图1、图2A-图2E所示,本具体实施方式提供的三维存储器的形成方法,包括如下步骤:
步骤S11,提供一衬底20,如图2A所示。
所述衬底20可以是Si衬底、Ge衬底、SiGe衬底、SOI(Silicon On Insulator,绝缘体上硅)或GOI(Germanium On Insulator,绝缘体上锗)等。在本具体实施方式中,所述衬底20优选为硅衬底,用于支撑在其上的器件结构。
步骤S12,形成堆叠结构于所述衬底20表面,所述堆叠结构包括沿垂直于所述衬底20的方向(例如图2A-图2D中的Y轴方向)交替叠置的牺牲层21和层间绝缘层23;
所述层间绝缘层23中具有掺杂元素,所述掺杂元素用于增强所述层间绝缘层23的化学稳定性,如图2D所示。
图2D中仅示出了一层所述牺牲层21与一层所述层间绝缘层23叠置的情形,其仅为示例性说明,本领域技术人员可以根据实际需要设置所述牺牲层21与所述层间绝缘层23交替堆叠的层数。可选的,形成堆叠结构于所述衬底20表面的具体步骤包括:
进行若干次如下循环步骤,所述循环步骤包括:
形成一层牺牲层21于所述衬底20的表面,如图2A所示;
形成一层具有所述掺杂元素的层间绝缘层23于所述牺牲层21表面,并以所述层间绝缘层23的表面作为下一次循环步骤的衬底的表面,如图2D所示。
具体来说,可以采用化学气相沉积、物理气相沉积、原子层沉积或者等离子体增强沉积工艺形成一层所述牺牲层21于所述衬底20表面,如图2A所示。之后,沿垂直于所述衬底20的方向(即如图2A中的Y轴方向)形成一层具有所述掺杂元素的所述层间绝缘层23于所述牺牲层21表面。本具体实施方式对所述掺杂元素的具体类型不作限定,本领域技术人员可以根据实际需要进行选择,例如根据所述层间绝缘层的材料、刻蚀所述堆叠结构形成沟道孔的过程中所采用的刻蚀剂、以及湿法清洗所述沟道孔的过程中所使用的清洗剂类型等等,只要能通过掺杂达到增强所述层间绝缘层23的化学稳定性的效果即可。所述循环步骤的循环次数可以为一次,也可以为两次以上,即所述堆叠结构中可以仅部分层间绝缘层中具有掺杂元素,也可以全部的所述层间绝缘层中均具有掺杂元素。本领域技术人员可以根据实际需要进行选择。
可选的,形成具有所述掺杂元素的所述层间绝缘层23于所述牺牲层21表面的具体步骤包括:
沉积具有所述掺杂元素的气体和绝缘材料于所述牺牲层21表面,形成具有所述掺杂元素的所述层间绝缘层23。
具体来说,本领域技术人员可以采用等离子体增强工艺沉积具有所述掺杂元素的气体和绝缘材料于所述牺牲层21表面,形成具有所述掺杂元素的所述层间绝缘层23。
在本具体实施方式中,所述堆叠结构中各所述层间绝缘层23中所述掺杂元素的含量可以均相同,从而简化制程工艺;本领域技术人员也可以根据实际需要调整各所述层间绝缘层23中所述掺杂元素的含量,使得所述堆叠结构中至少存在两层所述层间绝缘层23中所述掺杂元素的含量不同。
可选的,所述三维存储器的形成方法还包括如下步骤:
调整若干次循环步骤中具有所述掺杂元素的气体的通入量,使得多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底20指向所述堆叠结构的方向(例如图2A-图2D中的Y轴正方向)呈渐变式分布。
具体来说,本领域技术人员可以根据实际需要,在当前循环步骤中调整具有所述掺杂元素所述层间绝缘层23的沉积参数,例如具有所述掺杂元素的气体的通入速率和/或通入时间等,调整当前循环步骤中具有所述掺杂元素的气体的总的通入量,使得通过当前循环步骤形成的所述层间绝缘层23中具有的所述掺杂元素的含量不同于上一次循环步骤中形成的所述层间绝缘层23中所述掺杂元素的含量。
在本具体实施方式中,渐变式分布是指,多个所述层间绝缘层23中所述掺杂元素的含量沿所述衬底20指向所述堆叠结构的方向逐渐增大;或者,多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底20指向所述堆叠结构的方向逐渐减小。
本领域技术人员可以根据实际需要,使得所述堆叠结构中任意两层所述层间绝缘层23中的所述掺杂元素的含量均不同(例如任意相邻的两层所述层间绝缘层23,较靠近所述衬底20的所述层间绝缘23中所述掺杂元素的含量小于较远离所述衬底20的另一所述层间绝缘层23中所述掺杂元素的含量)。本领域技术人员还以相邻的多层所述层间绝缘层23为一组,同一组内的多层所述层间绝缘层23中所述掺杂元素的含量相同,且任意两组所述层间绝缘层中的所述掺杂元素的含量不同(例如任意相邻的两组所述层间绝缘层23,较靠近所述衬底20的一组所述层间绝缘23中所述掺杂元素的含量小于较远离所述衬底20的另一组所述层间绝缘层23中所述掺杂元素的含量)。本具体实施方式中所述的多层是指两层以上。
可选的,多个所述层间绝缘层23中所述掺杂元素的含量沿所述衬底20指向所述堆叠结构的方向逐渐增大。
具体来说,在对所述堆叠结构进行刻蚀形成沟道孔等结构的过程,越靠近所述堆叠结构顶面的所述层间绝缘层23暴露于刻蚀剂中的时间越长,即越靠近所述堆叠结构顶面的所述层间绝缘层23被刻蚀的时间越长。因此,通过将多个所述层间绝缘层23中所述掺杂元素的含量沿所述衬底20指向所述堆叠结构的方向逐渐增大,使得越靠近所述堆叠结构顶面的所述层间绝缘层23中所述掺杂元素的含量越高,相应的所述层间绝缘层23的化学稳定性越强,从而可以进一步避免损伤所述堆叠结构顶部的所述层间绝缘层23。
可选的,所述三维存储器的形成方法还包括如下步骤:
调整若干次循环步骤中通入的具有所述掺杂元素的气体的种类,使得至少存在两层所述层间绝缘层23中的所述掺杂元素的种类不同。
可选的,多个所述层间绝缘层中所述掺杂元素的化学稳定性沿所述衬底指向所述堆叠结构的方向逐渐增强。
具体来说,本领域技术人员可以根据实际需要调整一层或者多层所述层间绝缘层23中所述掺杂元素的种类,例如根据所述堆叠结构中不同刻蚀部位刻蚀深刻的需要等等。通过调整所述层间绝缘层23中所述掺杂元素的种类,可以使得不同的所述层间绝缘层23在化学稳定性上形成差异,例如越靠近所述堆叠结构顶面的所述层间绝缘层23中所述掺杂元素的稳定性越高,越靠近所述衬底20的所述层间绝缘层23中所述掺杂元素的稳定性越低,从而更好的保护所述堆叠结构顶部的所述层间绝缘层。
可选的,形成一层具有所述掺杂元素的层间绝缘层23于所述牺牲层21表面的具体步骤包括:
采用具有所述掺杂元素的气体处理所述牺牲层21表面,形成第一处理层22,如图2B所示;
形成具有所述掺杂元素的所述层间绝缘层23于所述第一处理层22表面,如图2C所示。
可选的,形成一层具有所述掺杂元素的层间绝缘层23于所述牺牲层21表面的具体步骤还包括:
采用具有所述掺杂元素的气体处理所述层间绝缘层23表面,形成第二处理层24,并以所述第二处理层24的表面作为下一次循环步骤的衬底的表面,如图2D所示。
具体来说,通过采用具有所述掺杂元素的气体对所述牺牲层21的表面进行处理,形成所述第一处理层22,可以隔绝所述牺牲层21与所述层间绝缘层23,从而实现对所述牺牲层21与所述层间绝缘层23之间界面特性的改善,避免对所述牺牲层21的整体形貌轮廓造成影响,从而进一步确保了所述三维存储器阵列区域电学性能的稳定。类似的,在所述层间绝缘层23的另一侧形成所述第二处理层24,也能够起到隔绝下一循环步骤形成的所述牺牲层23与本次循环步骤形成的所述层间绝缘层的效果。本具体实施方式可以仅在所述层间绝缘层23的一侧形成所述第一处理层22,还可以在所述层间绝缘层23的相对两侧分别形成所述第一处理层22和所述第二处理层24。在其他实施例中,还可以不包括第一处理层22和第二处理层24,仅包括牺牲层和具有所述掺杂元素的所述层间绝缘层23。
所述第一处理层22与所述第二处理层24的材料和/或厚度可以相同,也可以不同,本领域技术人员可以根据实际需要进行选择。本领域技术人员可以根据实际需要设置所述第一处理层22和所述第二处理层24的具体厚度,例如根据所述层间绝缘层23和所述牺牲层的具体材料、后续刻蚀所述堆叠结构的过程中所使用的刻蚀剂的种类等等。在本具体实施方式中,所述第一处理层22和所述第二处理层24的厚度均小于所述层间绝缘层23和所述牺牲层21的厚度,以减少所述堆叠结构的整体厚度。
可选的,所述层间绝缘层23的材料为氧化物材料,所述牺牲层21的材料为氮化物材料,所述掺杂元素为碳元素,具有所述掺杂元素的气体为碳基气体。
可选的,所述碳基气体为二氧化碳或者有机化合物气体。
以下以所述层间绝缘层23的材料为氧化物材料、所述牺牲层21的材料为氮化物材料、所述掺杂元素为碳元素、具有所述掺杂元素的气体为碳基气体为例对一次循环步骤进行说明。在形成如图2A所示的所述牺牲层21之后,采用第一碳基气体作为处理气体、结合等离子体增强工艺处理所述牺牲层21的表面,形成如图2B所示的所述第一处理层22,图2B中的标号221表示等离子体态的第一碳基气体。接着,采用等离子体增强工艺沉积第二碳基气体和氧化物材料于所述第一处理层22表面,形成掺杂有碳元素的所述层间绝缘层23,如图2C所示。然后,采用第三碳基气体作为处理气体、结合等离子体增强工艺处理所述层间绝缘层23背离所述第一处理层22的表面,形成如图2D所示的所述第二处理层24,图2D中的标号241表示等离子体态的第三碳基气体,所述第二处理层24背离所述层间绝缘层23的表面作为下一次循环步骤的衬底的表面。其中,所述第一碳基气体、所述第二碳基气体和所述第三碳基气体可以是同种气体,也可以是不同种气体。
可选的,形成堆叠结构于所述衬底表面之后,还包括如下步骤:
形成沿垂直于所述衬底的方向贯穿所述堆叠结构的沟道孔;
形成NAND串于所述沟道孔内,所述NAND串包括覆盖于所述沟道孔侧壁表面的阻挡层251、覆盖于所述阻挡层251表面的电荷俘获层252、覆盖于所述电荷俘获层252表面的隧穿层253以及覆盖于所述隧穿层253表面的沟道层254。
具体来说,通过循环进行图2A-图2D的步骤,于衬底20表面形成如图2E所示的堆叠结构。之后,可以对所述堆叠结构进行刻蚀,形成沿垂直于所述衬底20的方向贯穿所述堆叠结构的沟道孔。由于对所述堆叠结构中的所述层间绝缘层23进行了掺杂,使得在刻蚀形成所述沟道孔的过程中能够避免对暴露于所述沟道孔侧壁的所述层间绝缘层23的损伤,从而有助于改善所述三维存储器的整体性能。接着,形成外延层于所述沟道孔的底部,并在所述沟道孔的侧壁表面依次沉积阻挡层251、电荷俘获层252、隧穿层253和沟道层254,形成NAND串。其中,所述沟道层254与所述外延层接触。然后,还可以在所述沟道层254表面覆盖绝缘层255,与所述NAND串共同构成OPONO结构。本领域技术人员还可以根据实际需要在所述绝缘层255中形成空气隙256。
在所述沟道孔内形成OPONO结构之后,还可以形成沿垂直于所述衬底20的方向贯穿所述堆叠结构的通孔(例如栅线隔槽),并采用湿法刻蚀工艺沿所述通孔去除所述牺牲层21,从而在相邻的所述层间绝缘层23之间形成空隙区域。之后,沿所述通孔向所述空隙区域填充导电材料,以于所述空隙区域形成栅极层。
不仅如此,本具体实施方式还提供了一种三维存储器。本具体实施方式提供的三维存储器可以采用如图1、图2A-图2E所示的方法形成,形成的三维存储器的结构可参见图2E。本具体实施方式中所述的三维存储器可以是但不限于3D NAND存储器。如图2E所示,本具体实施方式提供的三维存储器,包括:
衬底20;
堆叠结构,位于所述衬底20表面,包括沿垂直于所述衬底20的方向交替叠置的栅极层24和层间绝缘层23;
所述层间绝缘层23中具有掺杂元素,所述掺杂元素用于增强所述层间绝缘层23的化学稳定性。
可选的,多个所述层间绝缘层23中所述掺杂元素的含量沿所述衬底20指向所述堆叠结构的方向呈渐变式分布。
在本具体实施方式中,渐变式分布是指,多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底20指向所述堆叠结构的方向逐渐增大;或者,多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底20指向所述堆叠结构的方向逐渐减小。
本领域技术人员可以根据实际需要,使得所述堆叠结构中任意两层所述层间绝缘层23中的所述掺杂元素的含量均不同(例如任意相邻的两层所述层间绝缘层23,较靠近所述衬底20的所述层间绝缘23中所述掺杂元素的含量小于较远离所述衬底20的另一所述层间绝缘层23中所述掺杂元素的含量)。本领域技术人员还以相邻的多层所述层间绝缘层23为一组,同一组内的多层所述层间绝缘层23中所述掺杂元素的含量相同,且任意两组所述层间绝缘层中的所述掺杂元素的含量不同(例如任意相邻的两组所述层间绝缘层23,较靠近所述衬底20的一组所述层间绝缘23中所述掺杂元素的含量小于较远离所述衬底20的另一组所述层间绝缘层23中所述掺杂元素的含量)。本具体实施方式中所述的多层是指两层以上。
可选的,多个所述层间绝缘层23中所述掺杂元素的含量沿所述衬底20指向所述堆叠结构的方向逐渐增大。
具体来说,在对所述堆叠结构进行刻蚀形成沟道孔等结构的过程,越靠近所述堆叠结构顶面的所述层间绝缘层23暴露于刻蚀剂中的时间越长,即越靠近所述堆叠结构顶面的所述层间绝缘层23被刻蚀的时间越长。因此,通过将多个所述层间绝缘层23中所述掺杂元素的含量沿所述衬底20指向所述堆叠结构的方向逐渐增大,使得越靠近所述堆叠结构顶面的所述层间绝缘层23中所述掺杂元素的含量越高,相应的所述层间绝缘层23的化学稳定性越强,从而可以进一步避免损伤所述堆叠结构顶部的所述层间绝缘层23。
可选的,至少存在两层所述层间绝缘层23中的所述掺杂元素的种类不同。
具体来说,本领域技术人员可以根据实际需要调整一层或者多层所述层间绝缘层23中所述掺杂元素的种类,例如根据所述堆叠结构中不同刻蚀部位刻蚀深刻的需要等等。通过调整所述层间绝缘层23中所述掺杂元素的种类,可以使得不同的所述层间绝缘层23在化学稳定性上形成差异,例如越靠近所述堆叠结构顶面的所述层间绝缘层23中所述掺杂元素的稳定性越高,越靠近所述衬底20的所述层间绝缘层23中所述掺杂元素的稳定性越低,从而更好的保护所述堆叠结构顶部的所述层间绝缘层。
可选的,所述三维存储器还包括:
第一处理层22,具有所述掺杂元素,位于所述牺牲层21与所述层间绝缘层23之间,用于隔绝所述牺牲层21与所述层间绝缘层23。
可选的,所述第一处理层22的厚度小于所述牺牲层21和所述层间绝缘层23。
可选的,所述三维存储器还包括:
第二处理层24,具有所述掺杂元素,位于所述层间绝缘层23背离所述第一处理层22的表面,用于隔绝所述牺牲层21与所述层间绝缘层23。
具体来说,所述第一处理层22和所述第二处理层24的厚度可以均小于所述层间绝缘层23和所述牺牲层21的厚度,以减少所述堆叠结构的整体厚度。
为了进一步简化所述三维存储器的制造工艺,可选的,所述第二处理层24的材料与所述第一处理层22相同。
可选的,所述第一处理层22与所述第二处理层24的材料均为碳材料或者含碳有机物材料。
可选的,所述层间绝缘层23的材料为氧化物材料,所述牺牲层21的材料为氮化物材料,所述掺杂元素为碳元素。
可选的,所述层间绝缘层23中的所述掺杂元素的掺杂浓度为1×1017cm-3~1×1020cm-3。
可选的,所述三维存储器还包括:
沟道孔,沿垂直于所述衬底的方向贯穿所述堆叠结构;
NAND串,位于所述沟道孔内,包括覆盖于所述沟道孔的侧壁表面的阻挡层251、覆盖于所述阻挡层251表面的电荷俘获层252、覆盖于所述电荷俘获层252表面的隧穿层253以及覆盖于所述隧穿层253表面的沟道层254。
本具体实施方式提供的三维存储器及其形成方法,通过在形成堆叠结构的过程中,对层间绝缘层进行掺杂,从而增强了层间绝缘层的化学稳定性,增强了所述层间绝缘层对酸碱试剂的抗腐蚀性,使得在后续的沟道孔刻蚀以及酸性试剂清洗过程中,减少甚至是避免对所述层间绝缘层的影响,确保了所述层间绝缘层的形貌,有效改善了三维存储器阵列区域的电学性能。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (19)
1.一种三维存储器形成方法,其特征在于,包括如下步骤:
提供一衬底;
形成堆叠结构于所述衬底表面,所述堆叠结构包括沿垂直于所述衬底的方向交替叠置的牺牲层和层间绝缘层;
所述层间绝缘层中具有掺杂元素,所述掺杂元素用于增强所述层间绝缘层的化学稳定性;
其中,形成堆叠结构于所述衬底表面的具体步骤包括:
进行若干次如下循环步骤,所述循环步骤包括:
形成一层牺牲层于所述衬底的表面;
采用具有所述掺杂元素的气体处理所述牺牲层表面,形成第一处理层;
形成一层具有所述掺杂元素的层间绝缘层于所述第一处理层表面,并以所述层间绝缘层的表面作为下一次循环步骤的衬底的表面。
2.根据权利要求1所述的三维存储器形成方法,其特征在于,形成一层具有所述掺杂元素的层间绝缘层于所述牺牲层表面的具体步骤包括:
沉积具有所述掺杂元素的气体和绝缘材料于所述牺牲层表面,形成具有所述掺杂元素的所述层间绝缘层。
3.根据权利要求2所述的三维存储器形成方法,其特征在于,还包括如下步骤:
调整若干次循环步骤中具有所述掺杂元素的气体的通入量,使得多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底指向所述堆叠结构的方向呈渐变式分布。
4.根据权利要求3所述的三维存储器形成方法,其特征在于,多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底指向所述堆叠结构的方向逐渐增大。
5.根据权利要求4所述的三维存储器形成方法,其特征在于,还包括如下步骤:
调整若干次循环步骤中通入的具有所述掺杂元素的气体的种类,使得至少存在两层所述层间绝缘层中的所述掺杂元素的种类不同。
6.根据权利要求2所述的三维存储器形成方法,其特征在于,形成一层具有所述掺杂元素的层间绝缘层于所述第一处理层表面的具体步骤还包括:
采用具有所述掺杂元素的气体处理所述层间绝缘层表面,形成第二处理层,并以所述第二处理层的表面作为下一次循环步骤的衬底的表面。
7.根据权利要求2所述的三维存储器形成方法,其特征在于,所述层间绝缘层的材料为氧化物材料,所述牺牲层的材料为氮化物材料,所述掺杂元素为碳元素,具有所述掺杂元素的气体为碳基气体。
8.根据权利要求7所述的三维存储器形成方法,其特征在于,所述碳基气体为二氧化碳或者有机化合物气体。
9.根据权利要求1所述的三维存储器形成方法,其特征在于,形成堆叠结构于所述衬底表面之后,还包括如下步骤:
形成沿垂直于所述衬底的方向贯穿所述堆叠结构的沟道孔;
形成NAND串于所述沟道孔内,所述NAND串包括覆盖于所述沟道孔侧壁表面的阻挡层、覆盖于所述阻挡层表面的电荷俘获层、覆盖于所述电荷俘获层表面的隧穿层以及覆盖于所述隧穿层表面的沟道层。
10.一种三维存储器,其特征在于,包括:
衬底;
堆叠结构,位于所述衬底表面,包括沿垂直于所述衬底的方向交替叠置的牺牲层和层间绝缘层;
所述层间绝缘层中具有掺杂元素,所述掺杂元素用于增强所述层间绝缘层的化学稳定性;
第一处理层,具有所述掺杂元素,位于所述牺牲层与所述层间绝缘层之间,用于隔绝所述牺牲层与所述层间绝缘层。
11.根据权利要求10所述的三维存储器,其特征在于,多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底指向所述堆叠结构的方向呈渐变式分布。
12.根据权利要求11所述的三维存储器,其特征在于,多个所述层间绝缘层中所述掺杂元素的含量沿所述衬底指向所述堆叠结构的方向逐渐增大。
13.根据权利要求10所述的三维存储器,其特征在于,至少存在两层所述层间绝缘层中的所述掺杂元素的种类不同。
14.根据权利要求10所述的三维存储器,其特征在于,所述第一处理层的厚度小于所述牺牲层和所述层间绝缘层。
15.根据权利要求14所述的三维存储器,其特征在于,还包括:
第二处理层,具有所述掺杂元素,位于所述层间绝缘层背离所述第一处理层的表面,用于隔绝所述牺牲层与所述层间绝缘层。
16.根据权利要求15所述的三维存储器,其特征在于,所述第二处理层的材料与所述第一处理层相同。
17.根据权利要求15所述的三维存储器,其特征在于,所述第一处理层与所述第二处理层的材料均为碳材料或者含碳有机物材料。
18.根据权利要求10所述的三维存储器,其特征在于,所述层间绝缘层的材料为氧化物材料,所述牺牲层的材料为氮化物材料,所述掺杂元素为碳元素。
19.根据权利要求10所述的三维存储器,其特征在于,还包括:
沟道孔,沿垂直于所述衬底的方向贯穿所述堆叠结构;
NAND串,位于所述沟道孔内,包括覆盖于所述沟道孔侧壁表面的阻挡层、覆盖于所述阻挡层表面的电荷俘获层、覆盖于所述电荷俘获层表面的隧穿层以及覆盖于所述隧穿层表面的沟道层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010236262.3A CN111403414B (zh) | 2020-03-30 | 2020-03-30 | 三维存储器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010236262.3A CN111403414B (zh) | 2020-03-30 | 2020-03-30 | 三维存储器及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111403414A CN111403414A (zh) | 2020-07-10 |
CN111403414B true CN111403414B (zh) | 2023-06-27 |
Family
ID=71414042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010236262.3A Active CN111403414B (zh) | 2020-03-30 | 2020-03-30 | 三维存储器及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111403414B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112635475B (zh) * | 2020-12-18 | 2024-05-24 | 长江存储科技有限责任公司 | 一种堆叠结构及其制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101176900B1 (ko) * | 2010-09-06 | 2012-08-30 | 주식회사 유진테크 | 반도체 소자의 제조 방법 |
JP2014179465A (ja) * | 2013-03-14 | 2014-09-25 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
KR102637643B1 (ko) * | 2016-05-12 | 2024-02-19 | 삼성전자주식회사 | 반도체 소자 |
CN109755254A (zh) * | 2019-02-28 | 2019-05-14 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
-
2020
- 2020-03-30 CN CN202010236262.3A patent/CN111403414B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111403414A (zh) | 2020-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102596799B1 (ko) | 3차원 메모리 장치 및 그 제조 방법 | |
EP3651204B1 (en) | Three-dimensional memory device containing non-epitaxial support pillars in the support openings | |
CN109860197B (zh) | 三维存储器及形成三维存储器的方法 | |
EP3314634B1 (en) | Metal oxide blocking dielectric layer for three-dimensional memory devices | |
EP3286784B1 (en) | Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material | |
KR101825539B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
CN110364536B (zh) | 三维存储器的制造方法以及三维存储器 | |
US9515079B2 (en) | Three dimensional memory device with blocking dielectric having enhanced protection against fluorine attack | |
CN111211134B (zh) | 一种3d存储器及其制造方法 | |
US9397046B1 (en) | Fluorine-free word lines for three-dimensional memory devices | |
US11631691B2 (en) | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same | |
KR101735810B1 (ko) | 3차원 반도체 장치 | |
KR101800438B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
KR101719217B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
CN110168724A (zh) | 三维存储器器件的沟槽结构 | |
US9379126B2 (en) | Damascene conductor for a 3D device | |
US20160284726A1 (en) | Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device | |
CN111403397B (zh) | 一种3d nand存储器及其制造方法 | |
CN103426917A (zh) | 非易失性存储器件及其制造方法 | |
US20120256253A1 (en) | Vertical Memory Devices | |
US11004863B2 (en) | Non-volatile memory with gate all around thin film transistor and method of manufacturing the same | |
CN111403414B (zh) | 三维存储器及其形成方法 | |
CN109920791B (zh) | 一种3d nand存储器件及其制造方法 | |
CN108933145B (zh) | 三维存储器 | |
CN111415942B (zh) | 三维存储器的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |