TWI840458B - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI840458B TWI840458B TW108142980A TW108142980A TWI840458B TW I840458 B TWI840458 B TW I840458B TW 108142980 A TW108142980 A TW 108142980A TW 108142980 A TW108142980 A TW 108142980A TW I840458 B TWI840458 B TW I840458B
- Authority
- TW
- Taiwan
- Prior art keywords
- etch stop
- conductive component
- dielectric layer
- etching process
- stop layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 190
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 128
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 6
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 161
- 239000000463 material Substances 0.000 description 22
- 239000000758 substrate Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 125000002924 primary amino group Chemical group [H]N([H])* 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910052770 Uranium Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Abstract
一種半導體裝置之製造方法，包括形成第一導電部件於介電層內。選擇性地回蝕第一導電部件。形成蝕刻停止層於第一導電部件和介電層上，蝕刻停止層在第一導電部件上的高度與在介電層上的高度不同。圖案化蝕刻停止層以暴露出第一導電部件的頂表面。橫向蝕刻蝕刻停止層。在第一導電部件上沉積導電材料以形成第二導電部件。
Description
本發明實施例係關於半導體技術，且特別關於一種具有改進的電性連接的半導體裝置及其製造方法。
積體電路（IC）工業經歷了指數級的發展。IC材料和設計的技術進步已經產生了好幾代IC，其中每一代都比上一代具有更小，更複雜的電路。在IC發展的過程中，功能密度（即每個晶片面積的互連裝置的數量）通常增加而幾何尺寸（即可以使用製造製程產生的最小元件（或線））減小。這種尺寸縮小的製程通常會帶來好處，例如提高生產效率及降低相關成本。
尺寸縮小還增加了IC製程和製造的複雜度，而為了實現這些進步，需要在IC製程和製造中進行類似的發展。例如，隨著互連線的寬度持續縮小，導孔底部阻擋層與金屬導體之間的接觸面積變得越來越小，這導致導孔與金屬導體之間的接觸電阻更高。尤其是隨著技術節點的縮小，更希望降低這種接觸電阻。
一種半導體裝置製造方法，包括：形成第一導電部件於介電層內。選擇性地回蝕第一導電部件。形成蝕刻停止層於第一導電部件和介電層上，蝕刻停止層在第一導電部件上的高度與在介電層上的高度不同。圖案化蝕刻停止層以暴露出第一導電部件的頂表面。橫向蝕刻蝕刻停止層。在第一導電部件上沉積導電材料以形成第二導電部件。
一種半導體裝置製造方法，包括：執行第一蝕刻製程以圖案化介電層並暴露接觸蝕刻停止層。執行第二蝕刻製程以除去蝕刻停止層並暴露下方部件的頂表面。執行第三蝕刻製程以橫向凹蝕蝕刻停止層，並在下方部件上沉積導電材料，以形成與下方部件直接接觸的導電部件。
一半導體裝置包括：第一導電部件，其嵌入在第一介電層中，使得第一介電層的頂表面高於第一導電部件的頂表面。接觸蝕刻停止層（CESL）設置在第一介電層上。第二導電部件嵌入在第二介電層中。第二介電層設置在CESL上，並且第二導電部件延伸穿過CESL並與第一導電部件直接接觸。
以下內容提供了很多不同的實施例或範例，用於實現本發明實施例的不同部件。組件和配置的具體實施例或範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，元件尺寸並未限於所揭露的範圍或數值，而可取決於製程條件及/或裝置期望的特性。再者，敘述中若提及第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接點的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接點的實施例。另外，本發明實施例可能在許多範例中重複元件符號及/或字母。這些重複是為了簡化和清楚的目的，其本身並非代表所討論各種實施例及/或配置之間有特定的關係。
再者，此處可能使用空間上的相關用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他類似的用語可用於此，以便描述如圖所示之一元件或部件與其他元件或部件之間的關係。此空間上的相關用語除了包含圖式繪示的方位外，也包含使用或操作中的裝置的不同方位。當裝置被轉至其他方位時（旋轉90度或其他方位），則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。
如上所述，積體電路的縮小也增加了IC製程和製造的複雜性，並且為了實現這些進步，在IC製程和製造中需要進行類似的發展。例如，隨著互連線的寬度持續縮小，導孔底層和金屬導體之間的接觸面積變得越來越小，這導致導孔和金屬導體之間的接觸電阻更高。尤其是隨著技術節點的縮小，更希望降低這種接觸電阻。根據本文所述的原理，在沉積用於導電部件之一的材料之前，通過在蝕刻停止層上進行橫向凹蝕來改善兩個導電部件之間的連接。這增加了兩個導電部件之間的接觸面積，因此減小了接觸電阻。
在一實施例中，在第一介電層（例如，層間介電質（Interlayer Dielectric，ILD）層）內形成第一導電部件之後，執行選擇性的蝕刻製程以選擇性地回蝕第一導電部件。接著，形成蝕刻停止層於第一導電部件及第一介電層上。然後形成第二介電層於蝕刻停止層上。然後圖案化第二介電層和蝕刻停止層以暴露第一導電部件。然後，執行橫向蝕刻製程以橫向蝕刻蝕刻停止層。在橫向蝕刻製程之後，形成上方導電部件於導電部件上。因為在橫向蝕刻製程期間對蝕刻停止層進行了橫向蝕刻，所以下方的導電部件與新形成的導電部件之間具有更多的接觸面積。這降低了下方的導電部件與新形成的導電部件之間的接觸電阻。
本文說明的原理也提供其他優點。例如，蝕刻停止層的拐角（corner）保護了下方的導電部件和上方的導電部件之間的橋接。此外，由於下方的導電部件的一部分被上方的導電部件替代，因此可以減小片電阻。
第1A圖至第1H圖示出用於在兩個導電部件之間形成改進的電性連接的說明性製程。第1A圖顯示形成在例如層間介電質（ILD）層的介電層內的導電部件104。介電層102可以由例如氮化矽的氮化物材料製成。介電層102可以形成在半導體基板上。半導體基板可以是矽基板。然而，在一些實施例中，基板可以是矽鍺基板。其他類型的半導體基板也可以考慮使用。
在一實施例中，導電部件104可以是導孔接點。導孔接點是將接點（例如閘極接點或源極/汲極接點）連接到上方的導電部件（例如金屬互連）的導電結構。在一些實施例中，導電部件104可以是連通到下方的金屬互連層的導孔。其他類型的導電結構也可以被考慮。導電部件可以包括金屬材料，例如銅、鈷、鎳、鎢或釕等。
導電部件104可以多種方式中的一種來形成。在一實施例中，將光微影圖案化製程應用於介電層102。例如，可以將光阻劑應用到介電層102。然後，可以通過遮罩將光阻劑暴露於光源。曝光後，光阻劑可以在顯影溶液中顯影。這將除去光阻劑的曝光部分或未曝光部分。然後，下方的介電層102可以通過光阻劑的曝光部分實施蝕刻製程。蝕刻製程在介電層102內形成溝槽。然後可以用例如金屬材料的導電材料填充此溝槽以形成導電部件104。
第1B圖顯示蝕刻製程106，用於選擇性地回蝕導電部件104。蝕刻製程是選擇性的，因為其被設計成主要除去導電部件104而基本上不影響介電層102。蝕刻製程106可以從導電部件104除去約0.1至50 nm厚的材料。在蝕刻製程106之後，導電部件104的頂表面將低於介電層102的頂表面。在一實施例中，蝕刻製程106可以是多種蝕刻製程中的一種，例如蝕刻製程106可以是濕蝕刻製程。在一實施例中，蝕刻製程106為乾蝕刻製程。
第1C圖顯示沉積製程108以形成接觸蝕刻停止層（Contact Etch-Stop Layer，CESL）110。CESL 110可用於提供對隨後執行的蝕刻製程的更好控制，以避免對導電部件104或介電層102進行不必要的蝕刻製程。CESL 110具有頂表面，其在導電部件104上方的部分低於在介電層102上方的部分。
CESL 110可以由多種材料製成。在一實施例中，CESL可以包括高介電常數材料，例如氮氧化矽（SiON）、氧化鉭（Ta2
O5
）、氧化鋁（Al2
O3
）、氧化鋯（ZrO2
）、含鋁氧化物層、含氮氧化物層、氮氧化物、金屬氧化物介電質、含鉿氧化物、含鉭氧化物、含鈦氧化物、含鉻氧化物、含鋁氧化物、含鑭氧化物或其他高介電常數材料。CESL可以是與用於形成閘極裝置的介電層102或金屬閘極間隔層不同的介電材料。CESL可以由多層介電層製成。
第1D圖顯示形成在CESL 110上的第二介電層112。在一些實施例中，介電層112可以由與介電層102相同的材料製成。然而，在一些實施例中，介電層112的材料可以與介電層102不同。介電層可以包括例如氧化矽或氮化矽的低介電常數介電材料。
第1E圖顯示蝕刻製程114，以在第二介電層112內形成溝槽115。蝕刻製程114可以是乾蝕刻製程。蝕刻製程114可以使用氟基蝕刻劑。蝕刻製程114可以被執行為光微影圖案化製程的一部分。因此，蝕刻製程114僅施加於介電層112的某些部分。進行蝕刻製程直到到達CESL 110。這是因為蝕刻製程114是選擇性的，並且選擇了CESL和介電層112的材料，使得蝕刻製程114除去了介電層而基本不影響CESL 110。
第1F圖顯示另一蝕刻製程116，以去除CESL層。在一實施例中，蝕刻製程116為乾蝕刻製程。乾蝕刻製程是非等向性的。換句話說，蝕刻製程在單一方向上蝕刻。蝕刻製程116可以使用氯基蝕刻劑。蝕刻製程116除去CESL 110以暴露導電部件104的頂表面。然而，此時導電部件104的整個頂表面沒有暴露。
第1G圖顯示另一蝕刻製程118，蝕刻製程118橫向凹蝕CESL 110以暴露出更多導電部件的頂表面。橫向蝕刻製程可以是等向性蝕刻製程，例如濕蝕刻製程。在一些實施例中，蝕刻製程118可以使用氨基蝕刻劑或標準清潔液SC1。
第1H圖顯示沉積製程120以在溝槽115內形成第二導電部件122。導電部件122可以包括金屬材料，例如銅、鈷、鎳、鎢或釕。因為在蝕刻製程118期間對CESL 110進行了橫向蝕刻，所以在下方的導電部件104和新形成的導電部件122之間存在更多的接觸面積。這降低了下方的導電部件104和新形成的導電部件122之間的接觸電阻。在一些實施例中，在形成導電部件122之後，可以執行化學機械研磨（Chemical Mechanical Polish，CMP）製程以平坦化導電部件122和介電層112的頂表面。
因為蝕刻停止層在橫向蝕刻製程期間被橫向蝕刻，所以在下方的導電部件和新形成的導電部件之間存在更多的接觸面積。這降低了下方的導電部件與新形成的導電部件之間的接觸電阻。此外，蝕刻停止層的拐角保護了下方的導電部件和上方的導電部件之間的橋接。此外，由於下方的導電部件的一部分被上方的導電部件替代，因此可以降低片電阻。
當使用本文所述的製程時，CESL 110具有錐形部分，其在此錐形部分與導電部件122接觸。具體而言，錐形部分從介電層102的頂表面向下朝第一導電部件104延伸。在一些實施中，錐形部分的頂點可以接觸導電部件104。在一些實施中，錐形部分的頂點可以不延伸到導電部件104。
第2A圖-第2B圖顯示各種下方的部件。第2A圖顯示一示例，其中下方的導電部件是源極/汲極部件。在這種情況下，上方導電部件122可以是與閘極裝置202相鄰的源極/汲極接點。閘極裝置202可以具有頂表面，此頂表面與上方的導電部件122的頂表面共平面或在同一水平上。在一些實施例中，源極/汲極部件可以是磊晶成長的源極/汲極部件。源極/汲極部件可以包括例如矽或矽鍺的半導體材料。源極/汲極部件可以摻雜n型或p型摻質。
在一實施例中，在形成源極/汲極部件之後，執行選擇性的蝕刻製程以選擇性地回蝕源極/汲極部件。接著，在源極/汲極部件及第一介電層上形成蝕刻停止層。然後形成第二介電層於蝕刻停止層上。然後圖案化第二介電層及蝕刻停止層以暴露源極/汲極部件。然後，執行橫向蝕刻製程以橫向蝕刻蝕刻停止層。橫向蝕刻製程之後，形成上方的導電部件於源極/汲極部件上。因為蝕刻停止層是在橫向蝕刻製程期間被橫向蝕刻的，所以在源極/汲極部件與新形成的導電部件之間存在更多的接觸面積。這降低了源極/汲極部件和新形成的導電部件之間的接觸電阻。
第2B圖顯示說明性的實施例，其中下方的導電部件是閘極裝置204。在此實施例中，閘極裝置204如上所述內容的被凹蝕。接著，將CESL 110層放置在凹入的閘極裝置204及介電層102上方。通過將本文所述的原理應用於下方的導電部件是閘極裝置的情況，可以使閘極裝置204和閘極接點（例如122）之間更好地接觸。
在一實施例中，在形成閘極裝置於介電層（例如ILD）內之後，執行選擇性的蝕刻製程以選擇性地回蝕閘極裝置。接著，形成蝕刻停止層於閘極裝置和第一介電層上。然後形成第二介電層於蝕刻停止層上。然後圖案化第二介電層及蝕刻停止層以暴露閘極裝置。然後，執行橫向蝕刻製程以橫向蝕刻蝕刻停止層。橫向蝕刻製程之後，形成上方的導電部件於閘極部件上。因為蝕刻停止層是在橫向蝕刻製程期間被橫向蝕刻的，所以在閘極部件和新形成的導電部件之間存在更多的接觸面積。這降低了閘極部件和新形成的導電部件之間的接觸電阻。
第3圖顯示形成在下方的部件104上的導電部件的更多細節。特別地，圖3顯示應用本文描述的原理而產生的上方導電部件122的各種尺寸關係。在本實施例中，導電部件122具有上部302、中間部304及下部306。下部306的寬度312大於中間部304的寬度310。此外，上部302的寬度308大於中間部304的寬度310和下部306的寬度312。
第4圖示出用於在兩個導電部件之間形成改進的電性連接的說明性的方法的流程圖。根據本實施例，方法400包括用於在介電層（例如102）內形成第一導電部件（例如104）的流程402。介電層可以由例如氮化矽的氮化物材料製成。介電層可以形成在半導體基板上。半導體基板可以是矽基板。然而，在一些實施例中，基板可以是矽鍺基板。其他類型的半導體基板也可以考慮。
在一實施例中，導電部件可以是導孔接點。導孔接點是將接點（例如柵極接點或源極/汲極接點）連接到上方的導電部件（例如金屬互連）的導電結構。在一些實施例中，導電部件可以是到下方的金屬互連層的導孔。其他類型的導電結構也可以考慮。
導電部件可以多種方式之一形成。在一實施例中，將光微影圖案化製程應用於介電層。例如，可以將光阻劑應用於介電層。接著，可以通過遮罩將光阻劑暴露於光源。曝光後，光阻劑可以在顯影溶液中顯影。這將去除光阻劑的曝光部分或未曝光部分。然後，下方的介電層可以通過光阻劑的曝光部分實施蝕刻製程。蝕刻製程在介電層內形成溝槽。然後此溝槽可以用例如金屬材料的導電材料填充以形成導電部件。
方法400還包括用於選擇性地回蝕導電部件的流程404。蝕刻製程是選擇性的，因為其被設計成主要除去導電部件而基本上不影響介電層。蝕刻製程可以從導電部件除去約0.1至50 nm厚的材料。在蝕刻製程之後，導電部件的頂表面將低於介電層的頂表面。在一實施例中，蝕刻製程可以是多種蝕刻製程中的一種，例如蝕刻製程可以是濕蝕刻製程。在一實施例中，蝕刻製程為乾蝕刻製程。
方法400還包括用於在導電部件和介電層上形成蝕刻停止層（例如，CESL 110）的流程406，蝕刻停止層在第一導電部件上的高度與在介電層上的高度不同。CESL可用於提供對隨後執行的蝕刻製程的更好控制，以避免對導電部件或介電層進行不必要的蝕刻製程。CESL具有頂表面，其在導電部件上方的部分低於在介電層上方的部分。CESL可以由多種材料製成。在一實施例中，CESL可以包括高介電常數材料，例如氮氧化矽（SiON）、氧化鉭（Ta2
O5
）、氧化鋁（AL2
O3
）、氧化鋯（ZrO2
）、含鋁氧化物層、含氮氧化物層、氮氧化物、金屬氧化物介電質、含鉿氧化物、含鉭氧化物、含鈦氧化物、含鉻氧化物、含鋁氧化物、含鑭氧化物或其他高介電常數材料。CESL可以是與用於形成閘極裝置的介電層或金屬閘極間隔層不同的介電材料。CESL可以由多層介電層製成。
方法400進一步包括用於圖案化蝕刻停止層以暴露第一導電部件的頂表面的流程408。例如，這可以通過使用蝕刻製程（例如116）以除去CESL層來完成。在一實施例中，蝕刻製程為乾蝕刻製程。乾蝕刻製程是非等向性的。換句話說，蝕刻製程在單一方向上蝕刻。蝕刻製程可以使用氯基蝕刻劑。蝕刻製程除去CESL以暴露導電部件的頂表面。然而，此時導電部件的整個頂表面沒有暴露。
方法400還包括用於橫向蝕刻蝕刻停止層的流程410。這可以通過使用蝕刻製程（例如118）以橫向凹蝕CESL以暴露出更多導電部件的頂表面來完成。橫向蝕刻製程可以是等向性蝕刻製程，例如濕蝕刻製程。在一些實施例中，蝕刻製程可以使用氨基蝕刻劑或標準清潔液SC1。
方法400還包括用於在第一導電部件上方沉積導電材料以形成第二導電部件的流程412。因為在橫向蝕刻製程期間對CESL進行了橫向蝕刻，所以在下方的導電部件和新形成的導電部件之間存在更多的接觸面積。這降低了下方的導電部件和新形成的導電部件之間的接觸電阻。在一些實施例中，在形成導電部件之後，可以執行化學機械研磨（CMP）製程以平坦化導電部件和介電層的頂表面。
第5圖是示出用於在兩個導電部件之間形成改進的電性連接的說明性方法的流程圖。根據本實施例，方法500包括用於執行第一蝕刻製程（例如114）以圖案化介電層（例如112）及暴露接觸蝕刻停止層（例如110）的流程502。蝕刻製程可以在第二介電層內形成溝槽（例如115）。第一蝕刻製程可以是乾蝕刻製程。第一蝕刻製程可以使用氟基蝕刻劑。第一蝕刻製程可以被執行為光微影圖案化製程的一部分。因此，第一蝕刻製程僅施加於介電層的某些部分。進行蝕刻製程直到到達CESL。這是因為第一蝕刻製程是選擇性的，並且選擇了CESL 和介電層的材料，使得第一蝕刻製程除去了介電層而基本不影響CESL。CESL可以由多種材料製成。在一實施例中，CESL可以包括高介電常數材料，例如氮氧化矽（SiON）、氧化鉭（Ta2
O5
）、氧化鋁（AL2
O3
）、氧化鋯（ZrO2
）、含鋁氧化物層、含氮氧化物層、氮氧化物、金屬氧化物介電質、含鉿氧化物、含鉭氧化物、含鈦氧化物、含鉻氧化物、含鋁氧化物、含鑭氧化物或其他高介電常數材料。CESL可以是與用於形成閘極裝置的介電層或金屬閘極間隔層不同的介電材料。CESL可以由多層介電層製成。
在一些實施例中，CESL形成在另一介電層（例如102）上。此介電層例如可以是層間介電質（ILD）層。介電層可以由例如氮化矽的氮化物材料製成。介電層可以形成在半導體基板上。半導體基板可以是矽基板。然而，在一些實施例中，基板可以是矽鍺基板。其他類型的半導體基板也可以考慮使用。
在一實施例中，導電部件可以是導孔接點。導孔接點是將接點（例如閘極接點或源極/汲極接點）連接到上方的導電部件（例如金屬互連）的導電結構。在一些實施例中，導電部件可以是到下方的金屬互連層的導孔。其他類型的導電結構也可以被考慮。
導電部件可以多種方式中的一種來形成。在一實施例中，將光微影圖案化製程應用於介電層。例如，可以將光阻劑應用到介電層。然後，可以通過遮罩將光阻劑暴露於光源。曝光後，光阻劑可以在顯影溶液中顯影。這將除去光阻劑的曝光部分或未曝光部分。然後，下方的介電層可以通過光阻劑的曝光部分實施蝕刻製程。蝕刻製程在介電層內形成溝槽。然後可以用例如金屬材料的導電材料填充此溝槽以形成導電部件。
方法500還包括用於執行第二蝕刻製程（例如116）以除去蝕刻停止層並暴露下方部件的頂表面的流程504。在一實施例中，第二蝕刻製程為乾蝕刻製程。乾蝕刻製程是非等向性的。換句話說，蝕刻製程在單一方向上蝕刻。第二蝕刻製程可以使用氯基蝕刻劑。第二蝕刻製程除去CESL以暴露導電部件的頂表面。然而，此時導電部件的整個頂表面沒有暴露。
方法500還包括用於執行第三蝕刻製程以橫向凹蝕蝕刻停止層的流程506。這暴露出導電部件的更多頂表面。橫向蝕刻製程可以是等向性蝕刻製程，例如濕蝕刻製程。在一些實施例中，第三蝕刻製程可以使用氨基蝕刻劑或標準清潔液SC1。
方法500還包括用於在下方部件上沉積導電部件以產生與下方部件直接接觸的導電部件的流程508。因為在橫向蝕刻製程期間對CESL進行了橫向蝕刻，所以在下方的導電部件和新形成的導電部件之間存在更多的接觸面積。這降低了下方的導電部件和新形成的導電部件之間的接觸電阻。在一些實施例中，在形成導電部件之後，可以執行化學機械研磨（CMP）製程以平坦化導電部件和介電層的頂表面。
通過應用本文描述的原理，可以實現改進的方法和結構。例如，由於在橫向蝕刻製程期間對蝕刻停止層進行了橫向蝕刻，因此在下方的導電部件與新形成的導電部件之間具有更多的接觸面積。這降低了下方的導電部件與新形成的導電部件之間的接觸電阻。此外，蝕刻停止層的拐角保護了下方的導電部件和上方的導電部件之間的橋接。此外，由於下方的導電部件的一部分被上方的導電部件替代，因此可以降低片電阻。
根據本文的一些實施例，一種半導體裝置製造方法，包括：形成第一導電部件於介電層內。選擇性地回蝕第一導電部件。形成蝕刻停止層於第一導電部件和介電層上，蝕刻停止層在第一導電部件上的高度與在介電層上的高度不同。圖案化蝕刻停止層以暴露出第一導電部件的頂表面。橫向蝕刻蝕刻停止層。在第一導電部件上沉積導電材料以形成第二導電部件。
在一實施例中，第一導電部件包括導孔接點。
在一實施例中，第一導電部件包括後端製程（Back End of Line，BEOL）導孔。
在一實施例中，第一導電部件包括閘極裝置。
在一實施例中，第一導電部件包括源極/汲極部件。
在一實施例中，圖案化蝕刻停止層包括第一蝕刻製程，第一蝕刻製程使用氟基蝕刻劑來除去介電層。
在一實施例中，圖案化蝕刻停止層包括第二蝕刻製程，第二蝕刻製程使用氯基蝕刻劑來除去蝕刻停止層。
在一實施例中，橫向蝕刻蝕刻停止層包括濕蝕刻製程。
在一實施例中，選擇性地回蝕第一導電部件除去約0.1-50奈米的材料。
在一實施例中，第二導電部件具有下部、中間部及上部，中間部比下部窄，上部比中間部及下部寬。
根據本文的一些實施例，一種半導體裝置製造方法，包括：執行第一蝕刻製程以圖案化介電層並暴露接觸蝕刻停止層。執行第二蝕刻製程以除去蝕刻停止層並暴露下方部件的頂表面。執行第三蝕刻製程以橫向凹蝕蝕刻停止層，並在下方部件上沉積導電材料，以形成與下方部件直接接觸的導電部件。
在一實施例中，第一蝕刻製程使用氟基蝕刻劑。
在一實施例中，第二蝕刻製程使用氯基蝕刻劑
在一實施例中，第三蝕刻製程使用氨。
在一實施例中，在執行第一蝕刻製程之前，先回蝕下方部件。
在一實施例中，在回蝕下方部件之後，沉積接觸蝕刻停止層。
在一實施例中，沉積介電層於蝕刻停止層上。
根據本文的一些實施例，一種半導體裝置包括：第一導電部件，其嵌入在第一介電層中，使得第一介電層的頂表面高於第一導電部件的頂表面。接觸蝕刻停止層（CESL）設置在第一介電層上。第二導電部件嵌入在第二介電層中。第二介電層設置在CESL上，並且第二導電部件延伸穿過CESL並與第一導電部件直接接觸。
在一實施例中，第二導電部件具有上部、中間部及下部，其中中間部比下部窄。
在一實施例中，上部比中間部及下部寬。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
102:介電層
104:導電部件
106:蝕刻製程
108:沉積製程
110:CESL
112:介電層
114:蝕刻製程
115:溝槽
116:蝕刻製程
118:蝕刻製程
120:沉積製程
122:導電部件
202:閘極裝置
204:閘極裝置
302:上部
304:中間部
306:下部
308:寬度
310:寬度
312:寬度
400:方法
402-412:流程
500:方法
502-508:流程
藉由以下的詳細描述配合所附圖式，可以更加理解本文實施例的內容。需強調的是，根據產業上的標準慣例，許多部件（feature）並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地放大或縮小。
第1A圖、第1B圖、第1C圖、第1D圖、第1E圖、第1F圖、第1G圖到第1H圖係根據本文描述的原理的一實施例所繪示出在兩個導電部件之間形成改進的電性連接的說明性製程的圖。
第2A圖到第2B圖係根據本文描述的原理的一實施例所繪示出各種下方的部件的圖。
第3圖係根據本文描述的原理的一實施例所繪示出形成在下方的部件上的導電部件的更多細節的圖。
第4圖係根據本文描述的原理的一實施例所繪示出用於在兩個導電部件之間形成改進的電性連接的說明性的方法的流程圖。
第5圖係根據本文描述的原理的一實施例所繪示出用於在兩個導電部件之間形成改進的電性連接的說明性方法的流程圖。
無
102:介電層
104:導電部件
110:CESL
112:介電層
120:沉積製程
122:導電部件
Claims (10)
- 一種半導體裝置的製造方法，包括：形成一第一導電部件於一介電層內；選擇性地回蝕該第一導電部件，以使該第一導電部件全部的一頂表面低於該介電層的一頂表面；形成一蝕刻停止層於該第一導電部件和該介電層上，該蝕刻停止層在該第一導電部件上的高度與在該介電層上的高度不同；圖案化該蝕刻停止層以暴露出該第一導電部件的一頂表面；橫向蝕刻該介電層的該頂表面之下的該蝕刻停止層，以露出該第一導電部件全部的該頂表面；以及在該第一導電部件上沉積一導電材料以形成一第二導電部件。
- 如請求項1所述之半導體裝置的製造方法，其中圖案化該蝕刻停止層的步驟包括一第一蝕刻製程，該第一蝕刻製程使用一氟基蝕刻劑來除去該蝕刻停止層。
- 如請求項2所述之半導體裝置的製造方法，其中圖案化該蝕刻停止層的步驟包括一第二蝕刻製程，該第二蝕刻製程使用一氯基蝕刻劑來除去該蝕刻停止層。
- 如請求項1所述之半導體裝置的製造方法，其中橫向蝕刻該蝕刻停止層的步驟包括一濕蝕刻製程。
- 如請求項1所述之半導體裝置的製造方法，其中該第二導電部件具有一下部、一中間部及一上部，該中間部比該下部窄，且該上部比該中間部及該下部寬。
- 一種半導體裝置的製造方法，包括：執行一第一蝕刻製程，以圖案化一介電層並暴露一接觸蝕刻停止層； 執行一第二蝕刻製程，以除去該接觸蝕刻停止層並暴露一下方部件的一頂表面，且該接觸蝕刻停止層在該下方部件的該頂表面的一邊緣正上方延伸為一拐角；執行一第三蝕刻製程，以橫向凹蝕該接觸蝕刻停止層；以及在該下方部件上沉積一導電材料，以形成與該下方部件直接接觸的一導電部件。
- 一種半導體裝置，包括：一第一導電部件，嵌入在一第一介電層中，使得該第一介電層的一頂表面高於該第一導電部件全部的一頂表面；一接觸蝕刻停止層，設置在該第一介電層上；一第二導電部件，嵌入在該第二介電層中，該第二介電層設置在該接觸蝕刻停止層上，且該第二導電部件延伸穿過該接觸蝕刻停止層並與該第一導電部件直接接觸，該第二導電部件從上方與下方收斂至一狹窄點，且該狹窄點低於該接觸蝕刻停止層的一頂表面。
- 一種半導體裝置的製造方法，包括：形成一第一導電部件於一介電層內；選擇性地回蝕該第一導電部件；形成一蝕刻停止層於該第一導電部件和該介電層上；圖案化該蝕刻停止層以暴露出該第一導電部件的一頂表面；橫向蝕刻該介電層的一頂表面之下的該蝕刻停止層，以露出該第一導電部件全部的該頂表面；以及在該第一導電部件上沉積一導電材料以形成一第二導電部件。
- 一種半導體裝置的製造方法，包括：回蝕刻一第一介電層內的一下方部件； 執行一第一蝕刻製程，以圖案化一第二介電層並暴露一接觸蝕刻停止層；執行一第二蝕刻製程，以除去該第一介電層的一頂表面之下的該接觸蝕刻停止層；執行一第三蝕刻製程，以橫向凹蝕該接觸蝕刻停止層；以及在該下方部件上沉積一導電材料，以形成與該下方部件直接接觸的一導電部件。
- 一種半導體裝置，包括：一第一導電部件，嵌入在一第一介電層中，使得該第一介電層的一頂表面高於該第一導電部件的一頂表面；一接觸蝕刻停止層，設置在該第一介電層上；一第二導電部件，延伸穿過該接觸蝕刻停止層並與該第一導電部件直接接觸，該第二導電部件從上方與下方收斂至一狹窄點，且該狹窄點低於該接觸蝕刻停止層的一頂表面。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862771401P | 2018-11-26 | 2018-11-26 | |
| US62/771,401 | 2018-11-26 | ||
| US16/371,780 US10950497B2 (en) | 2018-11-26 | 2019-04-01 | Electrical connection for semiconductor devices |
| US16/371,780 | 2019-04-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202020979A TW202020979A (zh) | 2020-06-01 |
| TWI840458B true TWI840458B (zh) | 2024-05-01 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150364420A1 (en) | 2014-06-16 | 2015-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Interconnect structure with footing region |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150364420A1 (en) | 2014-06-16 | 2015-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Interconnect structure with footing region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108122738B (zh) | 半导体方法和器件 | |
| TWI603382B (zh) | 形成導孔的方法 | |
| TWI605518B (zh) | 積體電路結構及其製造方法 | |
| US10854542B2 (en) | Via structure and methods thereof | |
| US11508616B2 (en) | Electrical connection for semiconductor devices | |
| US20180337113A1 (en) | Semiconductor Device with Multi Level Interconnects and Method of Forming the Same | |
| TWI536520B (zh) | 半導體裝置及方法 | |
| TW201830533A (zh) | 具互連結構的半導體裝置之製作方法 | |
| TWI713147B (zh) | 半導體裝置的形成方法 | |
| US11011636B2 (en) | Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same | |
| CN110459603A (zh) | 倒角的替代栅极结构 | |
| TWI525746B (zh) | 多層元件及其製作方法 | |
| CN107204278A (zh) | 在材料层中形成开口的方法 | |
| JP2007318124A (ja) | ビアラインバリアおよびエッチストップ構造 | |
| TWI840458B (zh) | 半導體裝置及其製造方法 | |
| KR101959669B1 (ko) | 전도성 피쳐를 형성하는 방법 | |
| CN111916391A (zh) | 半导体结构及其形成方法 | |
| TWI717173B (zh) | 記憶體裝置及其製造方法 | |
| KR20230098237A (ko) | 자기-정렬된 상단 비아 | |
| CN107301948A (zh) | 一种用于金属cmp的集成工艺的方法 | |
| US9349635B2 (en) | Integrated circuits and methods of forming the same with multi-level electrical connection | |
| KR100941821B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| TW202416809A (zh) | 記憶體裝置 | |
| KR100588645B1 (ko) | 반도체 장치의 소자 분리막 제조 방법 | |
| CN114639633A (zh) | 具有气隙区的半导体结构的制造方法 |