CN103346102B - 检测预处理能力的方法 - Google Patents
检测预处理能力的方法 Download PDFInfo
- Publication number
- CN103346102B CN103346102B CN201310264668.2A CN201310264668A CN103346102B CN 103346102 B CN103346102 B CN 103346102B CN 201310264668 A CN201310264668 A CN 201310264668A CN 103346102 B CN103346102 B CN 103346102B
- Authority
- CN
- China
- Prior art keywords
- reflectivity
- layer
- metal
- difference
- pretreatment potentiality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
Abstract
本发明公开了一种检测预处理能力的方法,通过采用工艺机台中的预处理程式进行预处理工艺,并检测半导体结构在进行预处理工艺前后的反射率,而后计算该半导体结构在进行预处理工艺前后的反射率差值,比较该差值与设定的反射率标准差值下限的大小,从而完成预处理能力的检测工艺,克服了现有技术中由于无有效检测预处理能力的方法,导致的由于预处理步骤不能完全去除氧化铜,器件性能降低的问题,也克服了现有技术中由于无有效检测预处理能力的方法,导致异常只能在可靠性测试阶段才会被发现,而造成一批产品的良率低下,造成巨大的经济损失的问题,进而保证了器件的良好性能,提高了产品的良率,且避免了巨大的经济损失问题的发生。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种检测预处理能力的方法。
背景技术
在集成电路工艺中,有着热稳定性、抗湿性的二氧化硅一直是金属互连线之间使用的绝缘材料,金属铝则是芯片中电路互连导线的主要材料。然而,相对于元件的微型化及集成度的增加,电路中导体连线数目不断的增多,使得导体连线架构中的电阻及电容所产生的寄生效应,造成了严重的传输延迟及串音,在90nm及更先进的技术中成为电路中讯号传输速度受限的主要因素。
因此,在降低导线电阻方面,由于金属铜具有高熔点、低电阻系数及高抗电子迁移能力,已被广泛应用于连线架构中来取代金属铝作为导体连线的材料。
然而,由于铜不具备铝的可刻蚀性,在现有技术中的工艺步骤中,普遍使用双大马士革工艺进行铜互联结构的制备,即先在绝缘电介质薄膜上形成沟槽和通孔的图形,再用电镀铜的方法沉积铜,形成铜线,最后采用化学机械研磨的方法去除多余的铜线从而形成铜金属线。而后通常采用低K阻挡层覆盖于铜金属线之上,具体为NDC(含碳氮化硅)薄膜,生长该NDC薄膜的过程分为三大部分,包括:预处理、主体薄膜生长和后处理,该NDC薄膜能够起到作为刻蚀阻挡层和防止铜扩散的作用,在铜制程工艺中具有举足轻重的地位。
在半导体器件的生产过程中,由于该生产过程是一个精密的高科技工程,因此,在工艺生产过程中,需要对各个环节都进行有效的控制和检测。然而,目前对于NDC薄膜的监控仅仅停留在主体薄膜性质的监控,即监控沉积的NDC主体薄膜的厚度、均一性、折射率、应力、颗粒数等,但是这些参数仅仅反映NDC主体薄膜性质的稳定性,对NDC预处理步骤中氧化铜的去除效果却无法监控。由于无法有效的检测NDC预处理步骤中氧化铜的去除效果,就无法确定NDC预处理步骤能否完全把氧化铜去除,若NDC预处理步骤无法将氧化铜完全去除,残留的氧化铜的电阻远大于纯铜的电阻,从而影响半导体器件的性能,导致产品良率低的问题发生,另外,由于没有良好的检测方法,此异常只能在可靠性测试阶段才会被发现,到那时再检查原因,不仅费时费力,而且这段时间内,已经有大量的晶圆在该有异常的NDC预处理程式下进行处理,从而造成一批产品的良率低下,造成很大的经济损失。
中国专利(公开号:CN102468228A)公开了一种半导体结构及其形成方法,包括:提供半导体基底;在所述半导体基底表面形成第一介质层;在所述第一介质层表面形成金属阻挡层;在所述金属扩散层的表面形成NDC材质的金属粘附层;依次采用Ar离子以及氧离子轰击金属粘附层的表面;在所述金属粘附层的表面形成第二介质层。
该发明提供的制备NDC材质的金属粘附层,在其表面能够形成致密的氧化物薄膜,从而降低了表面应力,提高NDC材质与相邻介质层之间的粘附性,且不影响器件的电性能;但是该发明仍然未能提供,对于该NDC材质的金属粘附层的预处理步骤中去除氧化铜能力的检测方法,从而也无法克服现有技术中由于没有有效的检测预处理能力的方法,导致由于预处理步骤不能完全去除氧化铜,器件性能降低的问题,也无法克服现有技术中,由于没有有效的检测预处理能力的方法,导致异常只能在可靠性测试阶段才会被发现,而造成一批产品的良率低下,造成巨大的经济损失的问题。
发明内容
针对上述存在的问题,本发明提供一种检测预处理能力的方法,以克服现有技术中由于无有效检测预处理能力的方法,导致的由于预处理步骤不能完全去除氧化铜,器件性能降低的问题,也克服了现有技术中由于无有效检测预处理能力的方法,导致异常只能在可靠性测试阶段才会被发现,而造成一批产品的良率低下,造成巨大的经济损失的问题,从而保证了器件的良好性能,提高了产品的良率,且避免了巨大的经济损失问题的发生。
为了实现上述目的,本发明采取的技术方案为:
一种检测预处理能力的方法,其中,包括以下步骤:
根据工艺需求设定反射率标准差值下限;
提供一具有金属层的半导体结构;
氧化部分所述金属层形成金属氧化层,且该金属氧化层覆盖剩余金属层的表面;
检测并获取所述半导体结构表面的第一反射率;
对所述金属氧化层进行预处理工艺后,再次检测并获取所述半导体结构表面的第二反射率;
计算所述第一反射率和所述第二反射率的差值,比较所述差值和所述反射率标准差值下限,当所述差值大于等于所述反射率标准差值下限时,所述预处理能力良好;
当所述差值小于所述反射率标准差值下限时,所述预处理能力较差。
上述的检测预处理能力的方法,其中,所述具有金属层的半导体结构包括:金属层、金属种子层、金属阻挡层、缓冲层和衬底;
其中,所述金属层覆盖于所述金属种子层的上表面,所述金属种子层覆盖于所述金属阻挡层的上表面,所述金属阻挡层覆盖于所述缓冲层的上表面,所述缓冲层覆盖于所述衬底的上表面。
上述的检测预处理能力的方法,其中,所述衬底为晶圆片或者档片。
上述的检测预处理能力的方法,其中,所述缓冲层为氧化硅薄膜。
上述的检测预处理能力的方法,其中,采用PECVD(等离子体增强化学气相沉积法)的方法制备所述缓冲层,且所述缓冲层的厚度为300nm(即0.3μm或3000A)。
上述的检测预处理能力的方法,其中,采用PVD(物理气相淀积)的方法制备所述金属阻挡层和所述金属种子层,且所述金属阻挡层包括氮化钽层和钽层,所述金属种子层为铜种子层;
其中,所述钽层覆盖于所述氮化钽层,所述铜种子层覆盖于所述钽层。
上述的检测预处理能力的方法,其中,采用电镀工艺的方法制备所述金属层,且所述金属层为铜层。
上述的检测预处理能力的方法,其中,采用含氢的等离子体进行所述预处理工艺。
上述的检测预处理能力的方法,其中,利用氨气或者氢气或者氨气和氮气的混合气体或者氢气和氮气的混合气体制备所述含氢的等离子体。
上述的检测预处理能力的方法,其中,所述反射率标准差值下限为0.23。
上述技术方案具有如下优点或者有益效果:
本发明通过在一具有金属层的半导体结构上先进行氧化,再进行预处理工艺,该预处理工艺采用工艺机台中的预处理程式,并对该半导体结构在进行预处理工艺前后进行反射率检测,而后计算该半导体结构在进行预处理工艺前后的反射率差值,比较该差值与设定的反射率标准差值下限的大小,从而完成预处理能力的检测工艺,克服了现有技术中由于无有效检测预处理能力的方法,导致的由于预处理步骤不能完全去除氧化铜,器件性能降低的问题,也克服了现有技术中由于无有效检测预处理能力的方法,导致异常只能在可靠性测试阶段才会被发现,而造成一批产品的良率低下,造成巨大的经济损失的问题,进而保证了器件的良好性能,提高了产品的良率,且避免了巨大的经济损失问题的发生。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图,重点在于示出本发明的主旨。
图1是本发明实施例1提供的检测预处理能力的方法的流程结构示意图;
图2是本发明实施例2提供的衬底的结构示意图;
图3是本发明实施例2提供的沉积氧化层后的结构示意图;
图4是本发明实施例2提供的沉积完铜阻挡层的结构示意图;
图5是本发明实施例2提供的沉积完铜种子层的结构示意图;
图6是本发明实施例2提供的沉积铜层后的结构示意图;
图7是本发明实施例2提供的氧化铜层表面后的结构示意图;
图8是本发明实施例2提供的预处理完成后的结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
实施例1:
图1是本发明实施例1提供的检测预处理能力的方法的流程结构示意图;如图所示,首先,根据工艺需求设定反射率标准差值下限,在本实施例中,设定反射率标准差值下限为0.23。
提供一具有金属层的半导体结构,该半导体结构包括:金属层、金属种子层、金属阻挡层、缓冲层和衬底,且金属层覆盖于金属种子层的上表面,金属种子层覆盖于金属阻挡层的上表面,金属阻挡层覆盖于缓冲层的上表面,缓冲层覆盖于衬底上表面,其中,该衬底为晶圆片或者档片,优选为档片,该档片在业界称之为假片(dummy),该档片为纯硅片。
氧化部分金属层,即对上述半导体结构进行氧化工艺,以在金属层的上表面形成有金属氧化层,该金属氧化层覆盖于剩余金属层的上表面,该氧化工艺可以在PECVD腔体内通入1000sccm的氧气进行氧化,也可以在炉管内进行氧化,更甚于,该氧化工艺能够直接将上述结构暴露于空气中,而使金属层自然氧化,该氧化工艺不限于上述提到的方法,任何氧化方法均可以实现在金属层的上表面形成金属氧化层。
利用反射率检测设备对上述形成有金属氧化层的半导体结构进行反射率检测工艺,从而得到该半导体结构最上表面金属氧化层的第一反射率。
采用含氢的等离子体对上述最上表面形成有金属氧化层的半导体结构进行预处理工艺,该预处理工艺的条件依照实际生产过程中含碳氮化硅(NDC)工艺制程中的预处理制程设定,通常情况下,进行预处理工艺的时间为10s~15s,如10s、11s、12s、13s、14s、15s等,采用含氢的等离子体对上述半导体结构进行预处理工艺,能够还原上述半导体结构中的金属氧化层,使之还原成金属层,完全转化该金属氧化层为金属层时,能够大大提高半导体器件的性能。
再次利用反射率检测设备对上述进行完预处理工艺后的半导体结构进行反射率检测工艺,从而得到该完成预处理工艺后的半导体结构的第二反射率。
计算第一反射率和第二反射率的差值,通常情况下,第一反射率为0.31±0.05,如0.26、0.30、0.32、0.35、0.36等,而第二反射率为0.59±0.05,如0.54、0.57、0.59、0.61、0.63、0.64等。
当上述差值大于等于反射率标准差值下限时,即差值大于等于0.23时,如差值为0.23、0.25、0.27、0.29、0.31、0.33等,在实际工艺中能够确定该预处理能力良好,不会对器件的性能产生不良影响,也就是,含碳氮化硅(NDC)工艺制程中的预处理制程各参数设定合理,能够有效去除金属氧化层,不会对器件的性能产生不良的影响;另外,上述差值越大说明预处理能力越强。
而当上述差值小于反射率标准差值下限时,即差值小于0.23时,如差值为0.11、0.15、0.18、0.20、0.22等,在实际工艺中能够确定该预处理能力较差,会对器件的性能产生不良影响,也就是说,含碳氮化硅(NDC)工艺制程中的预处理制程各参数设定不合理,不能够有效去除金属氧化层,残留金属氧化层阻值较大,会对器件的性能产生很大的不良影响,通过该检测工艺,能够及时提醒工程师进行参数的重新设定并进行测试,从而避免了大规模的晶圆性能下降的问题发生,减少了晶圆的损失度。
其中,采用PECVD的方法制备上述缓冲层,且该缓冲层为氧化硅薄膜,该缓冲层的厚度为300nm;采用PVD的方法制备上述金属阻挡层和金属种子层,金属阻挡层包括氮化钽层和钽层,金属种子层为铜种子层,且钽层覆盖于氮化钽层,铜种子层覆盖于钽层;采用电镀工艺的方法制备上述金属层,且该金属层为铜层。
另外,上述含氢的等离子体是以氨气或者氢气或者氨气和氮气的混合气体或者氢气和氮气的混合气体作为等离子体源而制备得到的。
本发明实施例1通过在一具有金属层的半导体结构上先进行氧化,再进行预处理工艺,该预处理工艺采用工艺机台中的预处理程式,并对该半导体结构在进行预处理工艺前后进行反射率检测,而后计算该半导体结构在进行预处理工艺前后的反射率差值,比较该差值与设定的反射率标准差值下限的大小,从而完成预处理能力的检测工艺,克服了现有技术中由于无有效检测预处理能力的方法,导致的由于预处理步骤不能完全去除氧化铜,器件性能降低的问题,也克服了现有技术中由于无有效检测预处理能力的方法,导致异常只能在可靠性测试阶段才会被发现,而造成一批产品的良率低下,造成巨大的经济损失的问题,进而保证了器件的良好性能,提高了产品的良率,且避免了巨大的经济损失问题的发生。
实施例2:
图2是本发明实施例2提供的档片的结构示意图;如图所示,本发明实施例2提供的衬底101,该衬底101为晶圆片或者档片,本实施例中,优选为档片,该档片在业界称之为假片(dummy),且档片为纯硅片。
图3是本发明实施例2提供的沉积氧化层后的结构示意图;如图所示,采用PECVD的方法制备厚度为300nm的氧化层102覆盖于衬底101的上表面,且该氧化层102具体为氧化硅薄膜,该氧化层102作为缓冲层能够保证在后续去除铜层和铜阻挡层时档片不会被损伤,保证档片的重复使用,节约工艺成本。
图4是本发明实施例2提供的沉积完铜阻挡层的结构示意图;如图所示,采用PVD的方法制备该铜阻挡层覆盖于氧化层102上表面,该铜阻挡层包括氮化钽层103和钽层104,且钽层104覆盖于氮化钽层103的上表面,沉积铜阻挡层是仿照产品的流程,保证后续沉积的铜种子层和铜层不会扩散到铜阻挡层的下部位,在仿照产品流程保证监测预处理能力的准确性的同时,也保证衬底不会被铜污染,从而使衬底能够重复使用,进而节约工艺成本。
图5是本发明实施例2提供的沉积完铜种子层的结构示意图;如图所示,采用PVD的方法在上述铜阻挡层的上表面制备铜种子层105,该铜种子层105具体覆盖于铜阻挡层中钽层104的上表面,生长铜种子层105是仿照产品流程,保证后续的铜层的电镀工艺能够顺利进行。
图6是本发明实施例2提供的沉积铜层后的结构示意图;如图所示,采用电镀工艺的方法在铜种子层105的上表面制备铜层106,从而形成档片101上表面覆盖有氧化层102、氧化层102上表面覆盖有铜阻挡层(包括氮化钽层103和钽层104)、铜阻挡层上表面覆盖有铜种子层105、铜种子层105上表面覆盖有铜层106的半导体结构。
图7是本发明实施例2提供的氧化铜层表面后的结构示意图;如图所示,氧化半导体结构中的铜层106表面后,会在铜层106表面形成氧化铜层106’,氧化铜层106’覆盖于剩余铜层106’’的上表面,同时该氧化工艺可以在PECVD腔体内通入1000sccm的氧气进行氧化,也可以在炉管内进行氧化,更甚于,该氧化工艺能够直接将上述图6中的结构暴露于空气中,而使最上表面的铜层106自然氧化,该氧化工艺不限于上述提到的方法,任何氧化方法均可以实现在剩余铜层106’’的上表面形成氧化铜层106’。
利用反射率检测设备(在本实施例中,采用科天公司的Aleris机台)对上述形成有氧化铜106’的半导体结构进行反射率检测工艺,从而得到该半导体结构最上表面氧化铜层106’的第一反射率,正常情况下,该氧化铜层106’的第一反射率通常为0.31±0.05,如0.26、0.28、0.31、0.34、0.36等。
图8是本发明实施例2提供的预处理完成后的结构示意图;如图所示,采用含氢的等离子体对上述图7中的半导体结构进行预处理工艺,该预处理工艺的条件依照实际生产过程中含碳氮化硅(NDC)工艺制程中的预处理制程设定,具体方法可为:将含碳氮化硅薄膜的程式中的除预处理步骤外的所有步骤的时间均改为零,而进行预处理工艺的时间通常为10s~15s,如10s、10.5s、11.5s、12.5s、14.5s、15s等(具体时间根据各个制程的程式为准),采用含氢的等离子体对上述图7中的半导体结构进行预处理工艺,能够还原上述图7中的半导体结构中的氧化铜层106’,使之还原成铜层,留下残余金属层107,当完全转化该氧化铜层106’为铜层时,剩余金属层107为一完全的铜层,能够大大提高半导体器件的性能,当不能完全还原氧化铜层106’时,剩余金属层107中还将残留有氧化铜的成分,由于氧化铜的阻值比铜的阻值大,所以预处理能力不好时,器件的性能将会大大下降。
而后再次利用反射率检测设备(在本实施例中,采用科天公司的Aleris机台)对上述进行完预处理工艺后的半导体结构上表面的残余金属层107进行反射率检测工艺,从而得到该完成预处理工艺后的待检测结构上表面的残余金属层107的第二反射率。
计算第一反射率和第二反射率的差值,当该差值大于等于反射率标准差值下限时,即差值大于等于0.23时,如差值为0.23、0.24、0.26、0.28、0.32、0.33等,在实际工艺中能够确定该预处理能力良好,不会对器件的性能产生不良影响,也就是,含碳氮化硅(NDC)工艺制程中的预处理制程各参数设定合理,能够有效去除金属氧化层,不会对器件的性能产生不良的影响。
而当上述差值小于反射率标准差值下限时,即差值小于0.23时,如差值为0.12、0.15、0.18、0.21、0.225等,在实际工艺中能够确定该预处理能力较差,会对器件的性能产生不良影响,也就是,含碳氮化硅(NDC)工艺制程中的预处理制程各参数设定不合理,不能够有效去除金属氧化层,残留金属氧化层阻值较大,会对器件的性能产生很大的不良影响,通过该预处理能力的检测工艺,能够及时提醒工程师进行参数的重新设定并进行测试,从而避免了大规模的晶圆性能下降的问题发生。
后续的,对完成预处理能力检测工艺的衬底进行回收利用,本实施例中,主要采用档片,回收利用的方法具体采用酸槽即能轻易的去除档片表面的铜层、铜种子层、铜阻挡层和氧化硅薄膜等,其他的去除方法也可适用,在现有技术中,回收该档片的工艺均已成熟,在此不再赘述。
本发明实施例2通过在一具有金属层的半导体结构上先进行氧化,再进行预处理工艺,该预处理工艺采用工艺机台中的预处理程式,并对该半导体结构在进行预处理工艺前后进行反射率检测,而后计算该半导体结构在进行预处理工艺前后的反射率差值,比较该差值与设定的反射率标准差值下限的大小,从而完成预处理能力的检测工艺,克服了现有技术中由于无有效检测预处理能力的方法,导致的由于预处理步骤不能完全去除氧化铜,器件性能降低的问题,也克服了现有技术中由于无有效检测预处理能力的方法,导致异常只能在可靠性测试阶段才会被发现,而造成一批产品的良率低下,造成巨大的经济损失的问题,进而保证了器件的良好性能,提高了产品的良率,且避免了巨大的经济损失问题的发生。
综上所述,本发明通过在一具有金属层的半导体结构上先进行氧化,再进行预处理工艺,该预处理工艺采用工艺机台中的预处理程式,并对该半导体结构在进行预处理工艺前后进行反射率检测,而后计算该半导体结构在进行预处理工艺前后的反射率差值,比较该差值与设定的反射率标准差值下限的大小,从而完成预处理能力的检测工艺,克服了现有技术中由于无有效检测预处理能力的方法,导致的由于预处理步骤不能完全去除氧化铜,器件性能降低的问题,也克服了现有技术中由于无有效检测预处理能力的方法,导致异常只能在可靠性测试阶段才会被发现,而造成一批产品的良率低下,造成巨大的经济损失的问题,进而保证了器件的良好性能,提高了产品的良率,且避免了巨大的经济损失问题的发生。
本领域技术人员应该理解,本领域技术人员结合现有技术以及上述实施例可以实现所述变化例,在此不予赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种检测预处理能力的方法,其特征在于,包括以下步骤:
根据工艺需求设定反射率标准差值下限;
提供一具有金属层的半导体结构;
氧化部分所述金属层形成金属氧化层,且该金属氧化层覆盖剩余金属层的表面;
检测并获取所述半导体结构表面的第一反射率;
对所述金属氧化层进行预处理工艺后,再次检测并获取所述半导体结构表面的第二反射率;
计算所述第一反射率和所述第二反射率的差值,比较所述差值和所述反射率标准差值下限,当所述差值大于等于所述反射率标准差值下限时,所述预处理能力良好;
当所述差值小于所述反射率标准差值下限时,所述预处理能力较差;
其中,所述具有金属层的半导体结构包括:金属层、金属种子层、金属阻挡层、缓冲层和衬底;
其中,所述金属层覆盖于所述金属种子层的上表面,所述金属种子层覆盖于所述金属阻挡层的上表面,所述金属阻挡层覆盖于所述缓冲层的上表面,所述缓冲层覆盖于所述衬底的上表面。
2.如权利要求1所述的检测预处理能力的方法,其特征在于,所述衬底为晶圆片或者档片。
3.如权利要求1所述的检测预处理能力的方法,其特征在于,所述缓冲层为氧化硅薄膜。
4.如权利要求1所述的检测预处理能力的方法,其特征在于,采用PECVD的方法制备所述缓冲层,且所述缓冲层的厚度为300nm。
5.如权利要求1所述的检测预处理能力的方法,其特征在于,采用PVD的方法制备所述金属阻挡层和所述金属种子层,且所述金属阻挡层包括氮化钽层和钽层,所述金属种子层为铜种子层;
其中,所述钽层覆盖于所述氮化钽层,所述铜种子层覆盖于所述钽层。
6.如权利要求1所述的检测预处理能力的方法,其特征在于,采用电镀工艺的方法制备所述金属层,且所述金属层为铜层。
7.如权利要求1所述的检测预处理能力的方法,其特征在于,采用含氢的等离子体进行所述预处理工艺。
8.如权利要求7所述的检测预处理能力的方法,其特征在于,利用氨气或者氢气或者氨气和氮气的混合气体或者氢气和氮气的混合气体制备所述含氢的等离子体。
9.如权利要求1所述的检测预处理能力的方法,其特征在于,所述反射率标准差值下限为0.23。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310264668.2A CN103346102B (zh) | 2013-06-27 | 2013-06-27 | 检测预处理能力的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310264668.2A CN103346102B (zh) | 2013-06-27 | 2013-06-27 | 检测预处理能力的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103346102A CN103346102A (zh) | 2013-10-09 |
CN103346102B true CN103346102B (zh) | 2016-01-27 |
Family
ID=49280890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310264668.2A Active CN103346102B (zh) | 2013-06-27 | 2013-06-27 | 检测预处理能力的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103346102B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097427A (zh) * | 2014-04-23 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种监控晶片键合前金属中间层预清洗工艺的方法 |
CN107403781B (zh) * | 2016-05-19 | 2020-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其检测方法及电子装置 |
CN112038250A (zh) * | 2020-08-27 | 2020-12-04 | 上海华力集成电路制造有限公司 | 离线监控介电层沉积工艺对铜电阻的影响的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101064295A (zh) * | 2006-04-30 | 2007-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
US20070293052A1 (en) * | 2005-02-24 | 2007-12-20 | Credence Systems Corporation | Apparatus and method for optical interference fringe based integrated circuit processing |
CN101154559A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 减少反应室颗粒的工艺方法 |
CN101927453A (zh) * | 2009-06-20 | 2010-12-29 | 无锡华润上华半导体有限公司 | 浅沟槽隔离结构的研磨装置及方法 |
CN102468228A (zh) * | 2010-11-19 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2013
- 2013-06-27 CN CN201310264668.2A patent/CN103346102B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070293052A1 (en) * | 2005-02-24 | 2007-12-20 | Credence Systems Corporation | Apparatus and method for optical interference fringe based integrated circuit processing |
CN101064295A (zh) * | 2006-04-30 | 2007-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
CN101154559A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 减少反应室颗粒的工艺方法 |
CN101927453A (zh) * | 2009-06-20 | 2010-12-29 | 无锡华润上华半导体有限公司 | 浅沟槽隔离结构的研磨装置及方法 |
CN102468228A (zh) * | 2010-11-19 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103346102A (zh) | 2013-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101231969B (zh) | 集成电路结构的形成方法 | |
CN1225780C (zh) | 制作热熔丝的方法 | |
CN103346102B (zh) | 检测预处理能力的方法 | |
CN104425210B (zh) | 半导体结构的形成方法 | |
CN105070682B (zh) | 一种高效制备硅转接板的方法 | |
CN103730412A (zh) | 金属互连线的形成方法 | |
CN101958275A (zh) | 接触孔形成方法 | |
CN107946426A (zh) | Led芯片制作方法和led芯片 | |
CN103208455B (zh) | 金属硬质掩模结构的修复方法 | |
CN104022068A (zh) | 半导体结构及其形成方法 | |
CN104752233A (zh) | 一种焊垫制备方法 | |
CN102903667A (zh) | 半导体器件的形成方法 | |
CN103187361A (zh) | 铜互连层的制造方法 | |
CN103854962B (zh) | 晶圆刻蚀后的清洗方法 | |
CN103779267B (zh) | 一种半导体结构的形成方法 | |
CN100466218C (zh) | 半导体器件的制造方法 | |
CN105047590B (zh) | 一种具有蓝宝石基片的光谱反射计 | |
CN103187356A (zh) | 一种半导体芯片以及金属间介质层的制作方法 | |
CN106816507B (zh) | 一种发光二极管芯片及其制备方法 | |
Sun et al. | Failure Analysis on the Abnormal Leakage of the Transistors at Lower Temperatures | |
CN100580917C (zh) | 半导体器件及其制造方法 | |
CN103367233B (zh) | 大马士革结构的制作方法 | |
CN103426745A (zh) | 半导体结构的形成方法 | |
CN108695397A (zh) | 一种芯片工艺制造方法及光敏传感器芯片 | |
CN104576514B (zh) | 半导体器件的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |