CN102468228A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN102468228A
CN102468228A CN2010105525135A CN201010552513A CN102468228A CN 102468228 A CN102468228 A CN 102468228A CN 2010105525135 A CN2010105525135 A CN 2010105525135A CN 201010552513 A CN201010552513 A CN 201010552513A CN 102468228 A CN102468228 A CN 102468228A
Authority
CN
China
Prior art keywords
metal
layer
dielectric layer
adhesion layer
metal adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105525135A
Other languages
English (en)
Other versions
CN102468228B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010552513.5A priority Critical patent/CN102468228B/zh
Publication of CN102468228A publication Critical patent/CN102468228A/zh
Application granted granted Critical
Publication of CN102468228B publication Critical patent/CN102468228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体结构及其形成方法,其中所述形成方法包括:提供半导体基底;在所述半导体基底表面形成第一介质层;在所述第一介质层表面形成金属阻挡层;在所述金属扩散层的表面形成NDC材质的金属粘附层;依次采用Ar离子以及氧离子轰击金属粘附层的表面;在所述金属粘附层的表面形成第二介质层。本发明能够在NDC材质表面形成致密的氧化物薄膜,降低了表面应力,提高NDC材质与相邻介质层之间的粘附性,同时不影响器件的电性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体技术领域,更具体地,本发明涉及一种具有金属互连结构的半导体结构及其形成方法。
背景技术
在集成电路工艺中,有着热稳定性、抗湿性的二氧化硅一直是金属互连线之间使用的主要绝缘材料,金属铝则是芯片中电路互连导线的主要材料。然而,相对于元件的微型化及集成度的增加,电路中导体连线数目不断的增多,使得导体连线架构中的电阻(R)及电容(C)所产生的寄生效应,造成了严重的传输延迟(RC Delay)及串音(Cross Talk),在90纳米及更先进的技术中成为电路中讯号传输速度受限的主要因素。
因此,在降低导线电阻方面,由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力,已被广泛地应用于连线架构中来取代金属铝作为导体连线的材料。
同时,在降低寄生电容方面,由于工艺上和导线电阻的限制,使得我们无法考虑通过几何上的改变来降低寄生电容值。因此,便使用低介电常数(lowk)的材料来形成层间介电层(Inter-Layer Dielectric,ILD)及金属间介电层(Inter-Metal Dielectric,IMD)以替代二氧化硅。在US20080061438的美国专利文件中,我们可以发现更多的关于低介电常数材料的相关信息,常用的低介电常数材料包括SiOCH薄膜、氟硅玻璃(FSG)、碳掺杂的氧化硅(BlackDiamond)、以及氮掺杂的碳化硅(BLOK)等,通常用于金属互连线路的绝缘层。
在现有的技术中,一种金属互连结构可以参考图1,包括:半导体基底100;位于半导体基底100表面的第一金属间介质层101,位于第一金属间介质层201内的金属互连层102;位于第一金属间介质层101以及金属互连层102表面的复合扩散阻挡层,所述复合扩散阻挡层包括金属阻挡层103以及位于其上的金属粘附层104;位于复合扩散阻挡层表面的第二金属间介质层105。
其中,第一金属间介质层101以及第二金属间介质层105均为低介电常数材料,以较为疏松的SiOCH薄膜为例。所述复合扩散阻挡层用于阻止第一金属间介质层101中的金属互连层102内的金属向第二金属间介质层105中扩散,其中金属阻挡层103多采用高介电常数的金属及其化合物材质起到扩散阻挡的作用,例如钽、氮化钽等,所述金属粘附层104则通常采用与上述金属阻挡层103粘附性较好的低介电常数材料,用于平衡复合扩散阻挡层整体的介电常数值,通常采用含碳的氮化硅(NDC)。
上述半导体结构存在如下问题:NDC材质的金属粘附层104虽然能够较为牢固的粘附于金属阻挡层103上,并有效降低整个复合扩散阻挡层的介电常数值,但其与SiOCH材质的粘附性则较差,且由于NDC薄膜的表面应力远大于SiOCH,使得两种材料的界面处极容易出现断裂。而通过等待时间降低NDC表面应力会使得工艺周期过长。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法,以解决现有的复合扩散阻挡层中的NDC材质与相邻介质层之间的界面断裂问题。
本发明所述的一种半导体结构的形成方法,包括:提供半导体基底;在所述半导体基底表面形成第一介质层;在所述第一介质层表面形成金属阻挡层;在所述金属扩散层的表面形成NDC材质的金属粘附层;依次采用Ar离子以及氧离子轰击金属粘附层的表面;在所述金属粘附层的表面形成第二介质层。
可选的,所述第一介质层的材质为SiOCH,所述第一介质层内形成有铜互连层。所述金属阻挡层的材质为钽、氮化钽或其组合。所述金属阻挡层的厚度范围为
Figure BDA0000033237870000031
介电常数为5.0~5.5。所述NDC材质的金属粘附层厚度范围为
Figure BDA0000033237870000032
介电常数为3.5~3.8。所述金属阻挡层与金属粘附层的整体介电常数为3.8~3.95。所述第二介质层的材质为SiOCH。
所述采用Ar离子轰击金属粘附层的表面,具体包括:在等离子反应腔体内,通入流速为1000~5000sccm的氩气,气体压强3torr~7torr,反应功率100~3000w。
所述采用氧离子轰击金属粘附层的表面,具体包括:在等离子反应腔体内,通入流速为100~5000sccm的氧气,气体压强3torr~7torr,反应功率100~3000w。
基于上述形成方法所形成的半导体结构,包括:半导体基底;位于半导体基底表面的第一介质层;位于第一介质层表面的金属阻挡层;位于金属阻挡层表面的NDC材质的金属粘附层,所述金属粘附层相对于金属阻挡层的另一侧表面具有致密氧化物薄膜;位于所述金属粘附层表面第二介质层。
与现有技术相比,本发明具有以下优点:采用氩离子轰击硬化NDC材质表面,并利用氧离子在NDC表面形成致密的氧化物薄膜,降低表面应力,提高NDC材质与相邻介质层之间的粘附性,同时不影响器件的电性能。
附图说明
图1是现有的一种金属互连结构的剖面示意图;
图2是本发明半导体结构形成方法的流程示意图;
图3至图8是本发明半导体结构形成方法的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述,由于NDC材质的金属粘附层与SiOCH材质的金属间介质层之间存在较大的应力差,粘附性较差,因此容易出现断裂现象,本发明则通过对NDC材质表面进行等离子轰击处理,以降低其表面应力并提高与SiOCH材质的粘附性,解决上述缺陷。
参考图2,示出了本发明所述半导体结构的形成方法的流程,基本步骤包括:
执行步骤S101,提供半导体基底,在所述半导体基底表面形成第一介质层。
其中,所述第一介质层可以为层间介质层ILD或者金属间介质层IMD,所述第一介质层内可以形成有铜、铝等金属互连层以及其他金属互连结构。所述第一介质层的材质可以为氧化硅、氮化硅等常规绝缘介质,也可以为SiOCH、FSG、BD等低介电常数材料。
执行步骤S102,在所述第一介质层的表面依次形成金属阻挡层以及NDC材质的金属粘附层。
其中,所述金属阻挡层与金属粘附层构成了复合扩散阻挡层结构,所述金属阻挡层用于阻挡第一介质层中的铜金属扩散至与第一介质层相邻的其他介质层中,其材质可以为钽、氮化钽或其组合结构以及其他常规的阻挡层材料,可以通过物理气相沉积工艺形成。所述NDC材质的金属粘附层用于平衡金属阻挡层的高介电常数,其厚度通常大于金属阻挡层。
执行步骤S103,依次采用Ar离子以及氧离子轰击NDC材质的金属粘附层表面。
其中,所述Ar离子轰击可以硬化NDC表面,使其表面形成致密薄膜;而所述氧离子轰击则可以在致密薄膜的基础上,形成氧化物薄膜,能够较快地降低金属粘附层的表面应力,以提高NDC材质的金属粘附层与上层介质的粘附性。
执行步骤S104,在所述金属粘附层的表面形成第二介质层。
所述第二介质层可以作为层间介质层ILD或者金属间介质层IMD,所述第二介质层内也可以制作金属互连结构,而由于金属阻挡层的存在,可以避免第一介质层与第二介质层内的金属之间产生双向性的扩散。
下面结合具体的实施例阐述本发明特征以及优点,图3至图8示出了本发明半导体结构形成方法一个实施例的各制作阶段。
如图3所示,提供半导体基底200,可以为单晶硅衬底或绝缘体上硅,所述半导体基底200内可以形成有半导体器件,在半导体基底200的表面形成第一介质层201。所述第一介质层201可以为层间介质层ILD或金属间介质层IMD。本实施例中,所述第一介质层201为层间介质层ILD,材质选用低介电常数的SiOCH,在所述第一介质层201中形成有铜材质的金属互连线202,且金属互连线202的表面与第一介质层201的表面平齐。
如图4所示,在所述第一介质层201的表面形成金属阻挡层203。所述金属阻挡层203还覆盖于金属互连线202的表面,用于阻挡金属互连线202中的铜向上层介质中扩散。本实施例中,所述金属阻挡层203为钽以及氮化钽复合层,采用物理气相沉积形成,厚度范围为
Figure BDA0000033237870000051
其介电常数与钽以及氮化钽的厚度比有关,在上述厚度范围内,调节所述厚度比,使得金属阻挡层203的介电常数范围为5.0~5.5。由于金属阻挡层203的介电常数较高,因此容易与金属互连线202以及邻近的其他金属互连结构产生寄生电容,而影响半导体器件的电性能。
如图5所示,为了降低金属阻挡层203高介电常数对邻近的金属互连结构的影响,在所述金属阻挡层203的表面形成NDC材质的金属粘附层204。本实施例中,所述金属粘附层204可以通过化学气相沉积形成,厚度范围为其介电常数与NDC材质中氮的掺杂浓度有关,调节所述氮的掺杂浓度,使得金属粘附层204的介电常数范围为3.5~3.8。
所述金属粘附层204与金属阻挡层203构成了复合扩散阻挡层结构,其中金属粘附层204相对于金属阻挡层203的厚度比越大,则所述复合扩散阻挡层的整体介电常数越低。优选的,根据上述各层的厚度范围,进一步调整金属粘附层204与金属阻挡层203的厚度比,使得所述复合扩散阻挡层的整体介电常数在3.8~3.95的范围内。
如图6所示,采用Ar离子轰击所述金属粘附层204的表面,硬化所述金属粘附层204的表面,形成致密薄膜。
本实施例中,所述Ar离子轰击的具体工艺包括:在等离子反应腔体内,通入流速为1000~5000sccm的氩气,气体压强3torr~7torr,反应功率100~3000w。
需要指出的是,所形成的致密薄膜的厚度以及硬度与Ar离子轰击的时间有关。通常离子轰击的时间越长,所述致密薄膜的厚度以及硬度也越大。但由于所述致密薄膜对Ar离子具有阻挡的作用,因此随着离子轰击时间的延长,硬化效果也会逐渐减弱。一般而言,致密薄膜的厚度小于
Figure BDA0000033237870000062
如图7所示,在上步骤的Ar离子轰击所形成致密薄膜的基础上,采用氧离子轰击所述金属粘附层204的表面,所述氧离子与致密薄膜中的碳反应形成氧化碳气体,因而将碳成分去除,同时氧离子与硅结合,进而形成氧化物薄膜。所述氧化物薄膜为聚合物薄膜,厚度与前步骤形成的致密薄膜相近。
本实施例中,所述氧离子轰击的具体工艺包括:在等离子反应腔体内,通入流量为100~5000sccm的氧气,气体压强3torr~7torr,反应功率100~3000w。
经过上述两步骤的离子轰击,能够在NDC材质的金属粘附层204表面形成较为致密的氧化物薄膜,而无需进行等待时间便能获得较低的表面应力。所述氧化物薄膜的厚度相对于金属粘附层204的厚度,可以忽略不计,而并不会影响整个复合扩散阻挡层结构的介电常数等电性能。
如图8所示,在上述步骤处理后的金属粘附层204的表面形成第二介质层205。所述第二介质层205也可以为层间介质层ILD或金属间介质层IMD,材质可以与第一介质层相同,例如SiOCH材质。本实施例中,所述第二介质层205为层间介质层ILD,在所述第二介质层205中形成有铜材质的金属插塞206,且所述金属插塞206仅通过贯穿复合扩撒阻挡层结构的接触孔与第一介质层201内的金属互连线202电连接。
由于金属粘附层204的表面具有致密的、低表面应力的氧化物薄膜,因此与SiOCH材质的第二介质层205之间具有良好的粘附性,而不会产生断裂现象。由于金属粘附层204与金属阻挡层203构成的复合扩散阻挡层的间隔,所述第一介质层201以及第二介质层205中的铜金属并不会互相扩散渗透,而所述复合扩散阻挡层的介电常数较低,大大降低了相邻金属插塞206与金属互连线202在接触孔以外位置的寄生电容,改善了半导体器件的电性能。
需要另行指出的是,上述实施例仅以相邻层间介质层之间的扩散阻挡层制作为例。本发明同样可以应用于其他半导体器件的金属互连结构中复合扩散阻挡层的制作,用以改善复合扩散阻挡层中的NDC材质与相邻介质层(例如低介电常数的SiOCH材质)之间的粘附性问题。
基于上述形成方法所制作的半导体结构,包括:
半导体基底;位于半导体基底表面的第一介质层;位于第一介质层表面的金属阻挡层;位于金属阻挡层表面的NDC材质的金属粘附层,所述金属粘附层相对于金属阻挡层的另一侧表面具有致密氧化物薄膜;位于所述金属粘附层表面的第二介质层。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体基底;
在所述半导体基底表面形成第一介质层;
在所述第一介质层表面形成金属阻挡层;
在所述金属扩散层的表面形成NDC材质的金属粘附层;
依次采用Ar离子以及氧离子轰击金属粘附层的表面;
在所述金属粘附层的表面形成第二介质层。
2.如权利要求1所述的形成方法,其特征在于,所述第一介质层的材质为SiOCH,所述第一介质层内形成有铜互连层。
3.如权利要求1所述的形成方法,其特征在于,所述金属阻挡层的材质为钽、氮化钽或其组合。
4.如权利要求3所述的形成方法,其特征在于,所述金属阻挡层的厚度范围为
Figure FDA0000033237860000011
介电常数为5.0~5.5。
5.如权利要求4所述的形成方法,其特征在于,所述NDC材质的金属粘附层厚度范围为
Figure FDA0000033237860000012
介电常数为3.5~3.8。
6.如权利要求5所述的形成方法,其特征在于,所述金属阻挡层与金属粘附层的整体介电常数为3.8~3.95。
7.如权利要求1所述的形成方法,其特征在于,所述第二介质层的材质为SiOCH。
8.如权利要求1所述的形成方法,其特征在于,所述采用Ar离子轰击金属粘附层的表面,具体包括:在等离子反应腔体内,通入流速为1000~5000sccm的氩气,气体压强3torr~7torr,反应功率100~3000w。
9.如权利要求1所述的形成方法,其特征在于,所述采用氧离子轰击金属粘附层的表面,具体包括:在等离子反应腔体内,通入流速为100~5000sccm的氧气,气体压强3torr~7torr,反应功率100~3000w。
10.一种半导体结构,其特征在于,包括:
半导体基底;
位于半导体基底表面的第一介质层;
位于第一介质层表面的金属阻挡层;
位于金属阻挡层表面的NDC材质的金属粘附层,所述金属粘附层相对于金属阻挡层的另一侧表面具有致密氧化物薄膜;
位于所述金属粘附层表面第二介质层。
11.如权利要求10所述的半导体结构,其特征在于,所述第一介质层的材质为SiOCH,所述第一介质层内形成有铜互连层。
12.如权利要求10所述的半导体结构,其特征在于,所述金属阻挡层的材质为钽、氮化钽或其组合。
13.如权利要求12所述的半导体结构,其特征在于,所述金属阻挡层的厚度范围为介电常数为5.0~5.5。
14.如权利要求13所述的半导体结构,其特征在于,所述NDC材质的金属粘附层厚度范围为
Figure FDA0000033237860000022
介电常数为3.5~3.8。
15.如权利要求14所述的半导体结构,其特征在于,所述金属阻挡层与金属粘附层的整体介电常数为3.8~3.95。
16.如权利要求10所述的半导体结构,其特征在于,所述第二介质层的材质为SiOCH。
CN201010552513.5A 2010-11-19 2010-11-19 半导体结构及其形成方法 Active CN102468228B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010552513.5A CN102468228B (zh) 2010-11-19 2010-11-19 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010552513.5A CN102468228B (zh) 2010-11-19 2010-11-19 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN102468228A true CN102468228A (zh) 2012-05-23
CN102468228B CN102468228B (zh) 2014-11-05

Family

ID=46071686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010552513.5A Active CN102468228B (zh) 2010-11-19 2010-11-19 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN102468228B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346102A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测预处理能力的方法
CN103928391A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103943528A (zh) * 2014-03-24 2014-07-23 上海华力微电子有限公司 用于ndc薄膜的离线监控方法
CN104112701A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN104183575A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN110268094A (zh) * 2017-02-07 2019-09-20 应用材料公司 减少电介质溅射中的缺陷的糊贴方法
CN111524790A (zh) * 2020-04-26 2020-08-11 上海华力集成电路制造有限公司 一种通过高温湿氧氧化法改善硅片可回收性的工艺方法
WO2024104022A1 (zh) * 2022-11-14 2024-05-23 杭州特洛伊光电技术有限公司 具有包芯电光材料层的波导结构、制备方法及应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050059258A1 (en) * 2003-09-12 2005-03-17 International Business Machines Corporation Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
US6962869B1 (en) * 2002-10-15 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SiOCH low k surface protection layer formation by CxHy gas plasma treatment
CN1930669A (zh) * 2004-03-15 2007-03-14 应用材料公司 改善低k电介质粘附性的等离子体处理方法
CN101123211A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962869B1 (en) * 2002-10-15 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SiOCH low k surface protection layer formation by CxHy gas plasma treatment
US20050059258A1 (en) * 2003-09-12 2005-03-17 International Business Machines Corporation Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
CN1930669A (zh) * 2004-03-15 2007-03-14 应用材料公司 改善低k电介质粘附性的等离子体处理方法
CN101123211A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928391A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104112701B (zh) * 2013-04-18 2017-05-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN104112701A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN104183575B (zh) * 2013-05-21 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN104183575A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN103346102B (zh) * 2013-06-27 2016-01-27 上海华力微电子有限公司 检测预处理能力的方法
CN103346102A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测预处理能力的方法
CN103943528B (zh) * 2014-03-24 2016-09-28 上海华力微电子有限公司 用于ndc薄膜的离线监控方法
CN103943528A (zh) * 2014-03-24 2014-07-23 上海华力微电子有限公司 用于ndc薄膜的离线监控方法
CN110268094A (zh) * 2017-02-07 2019-09-20 应用材料公司 减少电介质溅射中的缺陷的糊贴方法
US11459651B2 (en) 2017-02-07 2022-10-04 Applied Materials, Inc. Paste method to reduce defects in dielectric sputtering
CN111524790A (zh) * 2020-04-26 2020-08-11 上海华力集成电路制造有限公司 一种通过高温湿氧氧化法改善硅片可回收性的工艺方法
WO2024104022A1 (zh) * 2022-11-14 2024-05-23 杭州特洛伊光电技术有限公司 具有包芯电光材料层的波导结构、制备方法及应用

Also Published As

Publication number Publication date
CN102468228B (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
CN102468228B (zh) 半导体结构及其形成方法
CN100550316C (zh) 半导体结构的形成方法及半导体结构
CN2720636Y (zh) 集成电路
TWI619171B (zh) 障壁層
CN1319148C (zh) 具有改进的层间界面强度的半导体器件及其制备方法
WO2007087406A3 (en) Porous silicon dielectric
US9543234B2 (en) In-situ formation of silicon and tantalum containing barrier
CN102044473B (zh) 半导体器件的形成方法
JP2008010534A (ja) 半導体装置およびその製造方法
US20090115019A1 (en) Semiconductor device having air gap and method for manufacturing the same
JP2010177538A (ja) 半導体装置の製造方法
WO2008144621A1 (en) Silicon oxide interface layer formed during silicon carbide etch stop deposition
US20070155171A1 (en) Metal interconnection of semiconductor device and method for forming the same
CN110957264A (zh) 铜扩散阻挡层的制备方法
CN102110669B (zh) 复合介电层及其制作方法
US20130187278A1 (en) Structure for interconnecting copper with low dielectric constant medium and the integration method thereof
CN103579089A (zh) 半导体结构及其形成方法
CN102339790A (zh) 半导体器件制作方法
CN109950197B (zh) 半导体结构及其形成方法
KR100945500B1 (ko) 반도체 소자의 제조방법
JP2009188101A (ja) 半導体装置及びその製造方法
US20050202616A1 (en) MIM structure and fabrication process with improved capacitance reliability
US20090261477A1 (en) Semiconductor device and method of manufacturing the same
CN102956539B (zh) 铜互连结构及其制造方法
CN102339793A (zh) 一种半导体器件制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121101

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121101

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant