CN102800587A

CN102800587A - 一种肖特基二极管的制备工艺

Info

Publication number: CN102800587A
Application number: CN2012103302983A
Authority: CN
Inventors: 郑若成
Original assignee: CETC 58 Research Institute
Current assignee: CETC 58 Research Institute
Priority date: 2012-09-07
Filing date: 2012-09-07
Publication date: 2012-11-28
Anticipated expiration: 2032-09-07
Also published as: CN102800587B

Abstract

本发明涉及一种自对准硅化物技术的CMOS/BiCMOS工艺中兼容肖特基二极管的制备工艺，其包括如下步骤：a，提供已形成接触孔钨塞基底的工艺园片；b，在基底园片上通过光刻工艺形成肖特基孔区；c，采用腐蚀工艺去除肖特基孔区上的介质和场区二氧化硅，使肖特基孔区所对应衬底表面暴露；d，去除光刻胶，清洗，淀积金属钛、氮化钛，快速热退火，形成钛的肖特基接触硅化物；e，淀积金属导电层；f、金属光刻腐蚀，将肖特基正极和负极引出。本发明工艺操作简单，解决了自对准硅化物技术的CMOS/BiCMOS工艺中肖特基二极管的集成问题。

Description

一种肖特基二极管的制备工艺

技术领域

本发明为采用自对准硅化钛技术的亚微米或深亚微米CMOS/BiCMOS工艺中兼容肖特基二极管制备的一种工艺方法，属于半导体工艺制造技术领域。

背景技术

肖特基二极管一般由贵金属（如铝、金、铂、钨、钴、镍、钛等）和N型半导体接触形成，金、铂等贵金属由于沾污，因此一般集成电路中形成肖特基的金属有铝、钛、钴、镍等，其中钛形成的结最稳定，是肖特基工艺中较普遍使用的一种金属。对于Ti肖特基结构，无论是肖特基分立器件还是肖特基集成电路，肖特基工艺是通过在N型半导体的有源区进行钛、氮化钛淀积，然后通过适当的快速热退火工艺，形成肖特基接触，之后溅射金属铝引出。但对于亚微米深亚微米CMOS/BiCMOS工艺，由于采用了自对准硅化物技术工艺，有源区区域已经形成了硅化物的欧姆接触，无法再进行肖特基二极管制作。如果仍然将肖特基结二极管做在有源区，则需要在自对准硅化物工艺之前嵌入肖特基二极管制作的相关工艺，但是由于形成硅化物欧姆接触的后续快速热退火工艺温度要高于肖特基的快速热退火工艺，因此，对于采用自对准硅化物技术的CMOS/BiCMOS工艺中较难嵌入肖特基二极管工艺。

发明内容

本发明的目的在于克服上述不足之处，提供一种针对采用自对准硅化钛技术的亚微米深亚微米工艺中兼容肖特基二极管制备的工艺，在场区二氧化硅区域形成肖特基二极管，肖特基二极管工艺嵌入在自对准硅化物工艺完成之后，具体位置在钨塞反腐工艺完成之后，实现了肖特基二极管工艺和现有标准亚微米深亚微米工艺的兼容，工艺过程简单。

按照本发明提供的技术方案，一种肖特基二极管的制备工艺，包括如下步骤：

a、提供工艺基底：所述工艺基底包括硅衬底、场区二氧化硅、硅化钛、第一介质、第二介质、钨塞；

（a-1）所述场区二氧化硅形成在硅衬底上；

（a-2）所述硅化钛通过钛和硅衬底化学反应形成，与硅衬底之间为欧姆接触，分别形成在场区二氧化硅两边，并与场区二氧化硅接触；

（a-3）所述第一介质为未掺杂的二氧化硅，形成在场区二氧化硅上方；

（a-4）所述第二介质为二氧化硅，淀积形成在所述第一介质上方；

（a-5）所述钨塞与场区二氧化硅两边的硅化钛接触，所述钨塞和硅衬底为欧姆接触；

b、涂布第一光刻胶：所述钨塞及第二介质的上方涂布光刻胶，通过曝光和显影，去除肖特基孔区上的光刻胶，保留两边钨塞上方的第一光刻胶；

c、热坚膜：固化光刻胶，腐蚀去除肖特基孔区上的第一介质、第二介质和场区二氧化硅，使肖特基孔区对应硅衬底表面暴露；

所述的热坚膜温度在120～150℃，热坚膜时间30min；

d、去除钨塞上方的第一光刻胶，采用二号液清洗；再在硅衬底表面上方淀积一层金属钛，所述金属钛上方淀积一层金属氮化钛，经退火处理，所述金属钛和硅衬底通过化学反应形成肖特基硅化物；所述退火温度为560～670℃；所述退火时间30秒；

e、淀积金属导电层，所述金属导电层淀积在氮化钛上方；所述的金属导电层将肖特基正极金属钛、金属氮化钛、将肖特基硅化物引出，同时硅化钛、钨塞将肖特基二极管的负极引出；

f、涂布第二光刻胶，在金属导电层表层涂布第二光刻胶，并通过曝光和显影，去除钨塞和肖特基孔外的光刻胶；

g、腐蚀金属导电层、金属氮化钛及金属钛，无第二光刻胶位置上的金属导电层、金属氮化钛和金属钛被腐蚀去除，露出第二介质；

h、去除钨塞和肖特基区上的第二光刻胶，经清洗去除第二光刻胶，完成肖特基二极管的制备。

作为本发明的进一步改进，所述第一介质厚度在200nm~400nm、所述第二介质厚度在400nm~8000nm、所述的场区二氧化硅总厚度在300nm~500nm。

作为本发明的进一步改进，所述肖特基孔区，其下面对应的介质包括第一介质、第二介质和场区二氧化硅。

作为本发明的进一步改进，所述第一光刻胶厚度1.8um~2.5um。

作为本发明的进一步改进，所述二号液为HCl:HO2O:H2O，混合质量比：12:47:9500为混合物，所述金属钛厚度为30nm~50nm，所述金属氮化钛厚度为80nm~120nm。

作为本发明的进一步改进，所述金属导电层为铝硅合金或者铝硅铜合金，厚度在400nm~1100nm。

作为本发明的进一步改进，所述第二光刻胶厚度1.8um~2.5um。

本发明的优点：本发明是基于金属Ti的硅化物形成肖特基二极管，是在现有标准亚微米或深亚微米CMOS/BiCMOS工艺自对准硅化物工艺完成之后进行肖特基二极管的制备。本发明突破了认为器件只能制造在有源区的定式思维，将肖特基器件制造在场区，解决了带自对准硅化钛技术的亚微米和深亚微米工艺兼容肖特基二极管制备的工艺问题，工艺过程简单。肖特基二极管工艺增加一次肖特基孔光刻和部分工艺过程，这些工艺过程和现有标准工艺兼容，没有明显增加整个工艺的复杂度。

附图说明

图A-1~A-5为本发明基底制备工艺，为现有标准工艺。其中：

图A-1 为基底制备已形成N型区域的衬底剖面示意图；

图A-2 为基底制备已形成场区和有源区的剖面示意图；

图A-3 为基底制备已形成有源区N+注入以及形成了硅化钛欧姆接触的剖面示意图；

图A-4 为基底制备已形成介质和接触孔的剖面示意图；

图A-5 为基底制备已形成接触孔和钨塞的剖面示意图，此接触孔和钨塞将肖特基的负极引出。

图B-1~B-7为本发明亚微米或深亚微米CMOS/BiCMOS工艺兼容肖特基二极管制备工艺的具体工艺实施的剖面图，其中：

图B-1 为本发明所使用的采用标准工艺制作的基底剖面示意图；

图B-2 为本发明完成肖特基孔光刻后的剖面示意图；

图B-3 为本发明完成肖特基孔腐蚀后的剖面示意图；

图B-4 为本发明完成肖特基金属钛/氮化钛溅射以及快速热退火后的剖面示意图；

图B-5 为本发明完成金属导电层溅射后的剖面示意图；

图B-6为本发明完成金属导电层光刻后剖面示意图；

图B-7为本发明完成金属导电层腐蚀后剖面示意图；

图B-8为本发明完成金属导电层腐蚀去胶后剖面示意图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

本发明一种肖特基二极管的制备工艺包括两部分工艺，如图A1~A5所示：包括硅衬底100、场区二氧化硅101、硅化钛102、第一介质103、第二介质104、钨塞105。

本发明所述的图A1~A5为现有标准亚微米或深亚微米 CMOS/BiCMOS工艺制作基底的过程：基底的作用是提供肖特基二极管的负极和接触，衬底100为负极，负极接触由硅化钛102、钨塞105组成。

如图B1~B7所示：包括第一光刻胶106、金属钛 107、金属氮化钛108、肖特基硅化物109、金属导电层110、第二光刻胶111。

本发明所述的图B1~B7是改进的亚微米深亚微米CMOS/BiCMOS工艺兼容肖特基二极管的制备工艺。

本发明所述的亚微米深亚微米CMOS/BiCMOS工艺兼容肖特基二极管的制备工艺包括如下步骤：

a、提供工艺基底：提供N型导电类型衬底，或者通过N型注入和推结形成N型衬底；在N类型衬底上通过局部氧化隔离或者浅沟槽隔离工艺形成场区二氧化硅和有源区；在有源区进行N+注入，然后通过自对准硅化钛技术形成金属钛的硅化物，为欧姆接触；进行介质淀积，通过光刻和腐蚀工艺形成接触孔；进行钨塞淀积，反腐工艺，将N+有源区引出。

具体操作如下：工艺基底包括衬底100、场区二氧化硅101、硅化钛102、第一介质103、第二介质104、钨塞105。

所述的衬底100导电类型为N型或者通过掺杂形成N型，场区二氧化硅101形成在衬底100上，采用局部氧化隔离或者浅沟槽隔离等隔离工艺形成。如图A-1、图A-2所示。

所述硅化钛102为自对准硅化钛工艺形成，通过钛和硅衬底化学反应形成，和衬底100之间为欧姆接触，分别形成在场区二氧化硅101两边，并与场区二氧化硅101接触。如图A-3所示。

所述第一介质103是介质层为未掺杂的二氧化硅，采用等离子体化学气相淀积或者低压化学气相淀积方式形成在场区二氧化硅101上方。如图A-4所示。

所述第二介质104是介质层为掺硼或者磷的二氧化硅或者只掺磷的二氧化硅，采用等离子体化学淀积方式形成，在所述第一介质103上方。如图A-4所示。

所述第一介质103厚度在200nm~400nm、所述第二介质104厚度在400nm~8000nm、所述的场区二氧化硅101总厚度在300nm~500nm。

所述钨塞105，是采用钨化学气相淀积工艺方法淀积钨，然后通过钨反腐工艺，去除接触孔外的钨，保留接触孔内的钨，形成钨塞105，并与场区二氧化硅101两边的硅化钛102接触，并且为钨塞和硅衬底为欧姆接触。如图A-5所示。

b，涂布第一光刻胶：所述钨塞105及第二介质104的上方涂布第一光刻胶6，如图B-1所示。通过曝光和显影，去除肖特基孔区上的第一光刻胶106，保留两边钨塞105上方的第一光刻胶106，如图B-2所示；

所述其他位置上的第一光刻胶106可以作为后续腐蚀的阻挡层，肖特基孔区去除第一光刻胶106后，能够对第一介质103、第二介质104和场区二氧化硅101进行相应操作，所述的肖特基孔区，其下面对应的介质包括第一介质103、第二介质104和场区二氧化硅101。

c，热坚膜：所述的热坚膜工艺在烘箱中进行，热坚膜温度在120～150℃，热坚膜时间30min；目的是达到固化光刻胶。采用腐蚀工艺去除肖特基孔区上的第一介质103、第二介质104和场区二氧化硅101，使肖特基孔区对应衬底100表面暴露，如图B-3所示；

所述腐蚀工艺包括干法腐蚀工艺和湿法腐蚀工艺。干法腐蚀工艺为各向异性腐蚀，具有垂直腐蚀特征，如果直接作用衬底100上，对衬底100具有损伤特性，湿法腐蚀为各向同性腐蚀，横向和纵向腐蚀速率相等，如果直接作用在衬底100上，对衬底100无损伤特性。

干法腐蚀工艺需要腐蚀全部第一介质103、全部第二介质104和部分场区二氧化硅101；干法腐蚀场区二氧化硅101厚度为200nm~400nm。干法腐蚀后剩余场区二氧化硅101厚度在100nm~300nm。

湿法腐蚀工艺包括浸润和BOE漂两步，将硅片放入浸润液中浸润15秒，浸润有利于BOE对SiO2的腐蚀，但不参与腐蚀。浸润液配比为40（富士产浸润剂）:8000（纯水）；再采用BOE腐蚀剩余的场区二氧化硅101，BOE腐蚀液为市售7:1的BOE腐蚀液，BOE腐蚀是去除干法腐蚀后剩余的100nm~300nm的场区二氧化硅101，在湿法腐蚀过程中，BOE腐蚀液同时会对第一介质103侧面、第二介质104侧面进行腐蚀。腐蚀完成后，使肖特基孔区对应的衬底100表面暴露。肖特基孔采用干法腐蚀和湿法腐蚀相结合的目的是避免肖特基孔的工艺损伤。由于BOE对第一介质103侧面、第二介质104侧面腐蚀，因此肖特基孔剖面具有圆弧特征，这有利于金属台阶覆盖。

d、采用干法去胶工艺去除钨塞105上方的第一光刻胶106，再采用市售EKC256溶液清洗进一步去除第一光刻胶106，再采用二号液清洗，再采用纯水冲水清洗，再采用溅射方法在硅衬底100表面上方淀积一层金属钛107，再在金属钛107上方采用溅射方法淀积一层氮化钛108，再快速热退火，金属钛和硅衬底通过化学反应形成钛的硅化物，此层硅化物就为肖特基接触硅化物109，如图B-4所示。

所述的光刻胶为罗门哈斯6812型胶，胶厚度1.8um~2.5um。

所述的二号液为HCl:HO2O:H2O，混合质量比：12:47:9500为混合物，所述的金属钛107厚度分别为30nm~50nm，所述的氮化钛108厚度为80nm~120nm，所述的快速热退火工艺处理中，退火温度为560～670℃；N2气氛，时间30秒。

e，采用溅射方法淀积金属导电层110，如图B-5所示。

所述金属导电层110淀积在氮化钛108上方；所述的金属导电层110将肖特基正极金属钛107、氮化钛108、肖特基硅化物109引出，同时硅化钛102、钨塞105将肖特基二极管的负极引出。

所述的金属导电层110为铝硅合金或者铝硅铜合金，厚度在400nm~1100nm。

f、在金属导电层110表层涂布第二光刻胶111，并通过曝光和显影，去除

钨塞105和肖特基孔外的光刻胶，如图B-6所示；

所述钨塞105和肖特基孔上的第二光刻胶111可以作为后续腐蚀的阻挡层。

所述的光刻胶为罗门哈斯7350型胶，胶厚度1.8um~2.5um。

g、采用干法工艺腐蚀金属导电层110、氮化钛108及金属钛107，无第二光刻胶111位置上的金属导电层110、金属氮化钛108和金属钛107被腐蚀去除，露出第二介质104。

h、采用干法去胶工艺去除钨塞105和肖特基区上的第二光刻胶111，再采用EKC256清洗进一步去除第二光刻胶111，完成肖特基二极管的制备。如图B-8所示。

本发明突破了将器件制备在有源区的传统思维定式，通过常规的干法腐蚀和湿法腐蚀工艺，在场区二氧化硅区域腐蚀去除介质103、104和场区二氧化硅介质101，将肖特基器件制备在场区二氧化硅区域，成功的解决了采用自对准硅化物技术的CMOS/BiCMOS工艺中肖特基二极管器件集成的问题，这种工艺方法简单，在所有采用自对准硅化物技术的CMOS/BiCMOS工艺中都可以应用。

Claims

1. 一种肖特基二极管的制备工艺，其特征是：包括如下制备步骤：

a、工艺基底：所述工艺基底包括硅衬底（100）、场区二氧化硅（101）、硅化钛（102）、第一介质（103）、第二介质（104）及钨塞（105）；

（a-1）所述场区二氧化硅（101）形成在硅衬底（100）上；

（a-2）所述硅化钛（102）通过钛和硅衬底反应形成，与硅衬底（100）之间为欧姆接触，分别形成在场区二氧化硅（101）两边，并与场区二氧化硅（101）接触；

（a-3）所述第一介质（103）淀积形成在场区二氧化硅（101）上方；

（a-4）所述第二介质（104）淀积形成在所述第一介质（103）上方；

（a-5）所述钨塞（105）与场区二氧化硅（101）两边的硅化钛（102）接触，所述钨塞（105）和硅衬底（100）为欧姆接触；

b、涂布第一光刻胶：所述钨塞（105）及第二介质（104）的上方涂布光刻胶，通过曝光和显影，去除肖特基孔区上的光刻胶，保留两边钨塞（105）上方的第一光刻胶（106）；

c、热坚膜：固化光刻胶，腐蚀去除肖特基孔区上的第一介质（103）、第二介质（104）和场区二氧化硅（101），使肖特基孔区对应硅衬底（100）表面暴露；

所述的热坚膜温度在120～150℃，热坚膜时间30min；

d、去除钨塞（105）上方的第一光刻胶（106），采用二号液清洗；再在硅衬底（100）表面上方淀积一层金属钛（107），所述金属钛（107）上方淀积一层金属氮化钛（108），经退火处理，所述金属钛（107）和硅衬底（100）通过化学反应形成肖特基硅化物（109）；所述退火温度为560～670℃；所述退火时间30秒；

e、淀积金属导电层（110），所述金属导电层（110）淀积在氮化钛（108）上方；所述的金属导电层（110）将肖特基正极金属钛（107）、金属氮化钛（108）、将肖特基硅化物（109）引出，同时硅化钛（102）、钨塞（105）将肖特基二极管的负极引出；

f、涂布第二光刻胶（111），在金属导电层（110）表层涂布第二光刻胶（111），并通过曝光和显影，去除钨塞（105）和肖特基孔外的光刻胶；

g、腐蚀金属导电层（110）、金属氮化钛（108）及金属钛（107），无第二光刻胶（111）位置上的金属导电层（110）、金属氮化钛（108）和金属钛（107）被腐蚀去除，露出第二介质（104）；

h、去除钨塞（105）和肖特基区上的第二光刻胶（111），经清洗去除第二光刻胶（111），完成肖特基二极管的制备。

2.如权利要求1所述的一种肖特基二极管的制备工艺，其特征是：所述第一介质（103）厚度在200nm~400nm；所述第二介质（104）厚度在400nm~8000nm；所述场区二氧化硅（101）总厚度在300nm~500nm。

3.如权利要求1所述的一种肖特基二极管的制备工艺，其特征是：所述肖特基孔区下面对应的介质包括第一介质（103）、第二介质（104）和场区二氧化硅（101）。

4.如权利要求1所述的一种肖特基二极管的制备工艺，其特征是：所述第一介质（103）为二氧化硅。

5.如权利要求1所述的一种肖特基二极管的制备工艺，其特征是：所述第二介质（104）为二氧化硅。

6.如权利要求1所述的一种肖特基二极管的制备工艺，其特征是：所述第一光刻胶厚度1.8um~2.5um。

7.如权利要求1所述的一种肖特基二极管的制备工艺，其特征是：所述二号液为HCl:HO2O:H2O，混合质量比：12:47:9500为混合物，所述金属钛（107）厚度为30nm~50nm，所述金属氮化钛（108）厚度为80nm~120nm。

8.如权利要求1所述的一种肖特基二极管的制备工艺，其特征是：所述金属导电层（110）为铝硅合金或者铝硅铜合金，厚度在400nm~1100nm。

9.如权利要求1所述的一种肖特基二极管的制备工艺，其特征是：所述第二光刻胶厚度1.8um~2.5um。