CN104916533A - 一种半导体器件电极及其制造方法 - Google Patents

一种半导体器件电极及其制造方法 Download PDF

Info

Publication number
CN104916533A
CN104916533A CN201410088354.6A CN201410088354A CN104916533A CN 104916533 A CN104916533 A CN 104916533A CN 201410088354 A CN201410088354 A CN 201410088354A CN 104916533 A CN104916533 A CN 104916533A
Authority
CN
China
Prior art keywords
layer
silicon epitaxial
epitaxial wafer
titanium
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410088354.6A
Other languages
English (en)
Inventor
李理
马万里
赵圣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410088354.6A priority Critical patent/CN104916533A/zh
Publication of CN104916533A publication Critical patent/CN104916533A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件电极及其制造方法,该制造方法包括如下步骤:在硅外延片上形成金属钛层;在氮气和氢气的混合气氛下,对形成有所述金属钛层的硅外延片进行退火,在所述硅外延片与所述金属钛层之间形成硅钛化合物层,同时在所述金属钛层上形成氮化钛层;在所述氮化钛层上形成金属铝层。本发明还提供了一种利用上述制造方法制成的半导体器件电极。本发明提供的半导体器件电极的制造方法在不增加制造工艺难度和生产成本的前提下,不但降低了器件的接触电阻,而且也提高了器件的可靠性。

Description

一种半导体器件电极及其制造方法
技术领域
本发明涉及一种半导体器件电极及其制造方法,属于半导体技术领域。
背景技术
在半导体器件的制造过程中,需要在电流的输入、输出区域制备金属电极,用来和封装端进行金属互联形成导电通路。金属电极的形成作为半导体制造中的一种关键工艺技术,直接影响到器件的导通电阻、正向压降、开关时间等重要性能指标,同时金属电极对器件的可靠性影响也非常大。
铝是半导体工艺中最常用的金属电极材料,它可以通过氧化还原反应去除硅表面的氧化物以及其它污物,从而与硅形成良好的欧姆接触。铝作为金属电极材料具有与封装工艺兼容性好,制造成本低的优点。然而,由于铝与硅表面氧化物的反应速度不均匀,因而直接在硅片上生长铝金属电极可能会产生金属突起,出现铝刺,严重影响器件的性能和可靠性。目前,常用的解决方法是:1)首先,使用铝硅合金作为金属电极材料,如果硅铝合金中的硅浓度过高会引起硅析出,所以需要严格控制硅铝合金中硅的比例,但其工艺难度较大。其次,铝硅合金在使用湿法刻蚀时,由于刻蚀速率不同会出现硅残留的现象,需要使用二次刻蚀才能消除硅残留,这种操作增加了工艺难度,提高了生产成本。2)在铝和硅之间增加金属阻挡层防止两者直接接触,这种方法需要制备两层金属,往往会增加接触电阻从而影响器件的性能。
发明内容
本发明提供一种半导体器件电极的制造方法,该制造方法在不增加制造工艺难度和生产成本的前提下,不但降低了器件的接触电阻,而且也提高了器件的可靠性。
本发明提供了一种半导体器件电极的制造方法,包括如下步骤:
在硅外延片上形成金属钛层;
在氮气和氢气的混合气氛下,对形成有所述金属钛层的硅外延片进行退火,在所述硅外延片与所述金属钛层之间形成硅钛化合物层,并在所述金属钛层上形成氮化钛层;
在所述氮化钛层上形成金属铝层。
进一步地,所述金属钛层的厚度为0.01-1μm。
进一步地,所述氮气和氢气的体积比为100:1-1:1,优选氮气和氢气的体积比为50:1。
进一步地,所述退火的温度为550-1000℃,所述退火的时间为5-60min。
进一步地,所述氮化钛层的厚度为0.1-1μm。
进一步地,所述金属铝层的厚度为1-20μm。
进一步地,所述金属钛层采用电子束蒸发法在所述硅外延片上形成;所述金属铝层采用电子束蒸发法在所述氮化钛层上形成。
进一步地,还包括在硅外延片上形成金属钛层之前对硅外延片进行表面处理,具体为:采用干法刻蚀和/或湿法刻蚀对所述硅外延片表面进行处理。在本发明中,所述干法刻蚀包括但不限于反应离子刻蚀和感应耦合等离子体刻蚀,所述湿法刻蚀通常为氢氟酸刻蚀。
进一步地,还包括在所述金属钛层上形成氮化钛层之后对硅外延片进行表面处理,具体为:采用干法刻蚀和/或湿法刻蚀对所述硅外延片表面进行处理。在本发明中,所述干法刻蚀包括但不限于反应离子刻蚀和感应耦合等离子体刻蚀,所述湿法刻蚀通常为氢氟酸刻蚀。
本发明还提供了利用上述制造方法制成的半导体器件电极,所述半导体器件电极包括:在硅外延片上由下至上依次生长的硅钛化合物层、金属钛层、氮化钛层以及金属铝层。
本发明与现有技术相比,具有如下有益效果:
1、通过采用金属钛作为欧姆接触材料,既降低了电极的接触电阻,又提高了器件的性能。
2、通过采用氮气和氢气混合气体作为退火处理过程中的保护气和反应气,氮气和金属钛反应在形成欧姆接触的同时又形成了氮化钛阻挡层,既简化了制造工艺,又降低了器件的制造成本。同时氢气作为保护气可以防止氧化物的生成,降低了接触电阻。
3、通过采用金属铝作为金属互联层,其具有与封装工艺兼容性好的特点,可以有效的提高电极的可靠性。
附图说明
图1-图3为本发明半导体器件电极形成的剖面结构示意图。
附图标记:
1:硅外延片;2:金属钛层;3:氮化钛层;4:钛硅化合物层;5:金属铝层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图和实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图3所示,本发明提供的半导体器件电极,包括在硅外延片1上由下至上依次生长的硅钛化合物层4、金属钛层2、氮化钛层3以及金属铝层5。
以下给出本实施例半导体器件电极的制造方法,具体包括如下步骤:
步骤1、如图1所示,在硅外延片1上采用电子束蒸发法形成金属钛层2,其中,所述金属钛层2的厚度为0.01-1μm。
在本实施例中,所述的硅外延片1根据实际需要可以选择N型硅外延片,也可以为P型硅外延片。不仅如此,在制造电极之前通常需要对所使用的硅外延片1进行表面处理,通常可以采用干法刻蚀和/或湿法刻蚀对所述硅外延片表面进行处理,所述干法刻蚀包括但不限于反应离子刻蚀和感应耦合等离子体刻蚀,所述湿法刻蚀通常为氢氟酸刻蚀。
步骤2、如图2所示,在氮气和氢气的混合气氛下,对形成有所述金属钛层2的硅外延片1进行退火,通过退火处理,在所述硅外延片1与所述金属钛层2之间形成硅钛化合物层4,并在所述金属钛层2上形成氮化钛层3;其中,所述氮化钛层3的厚度为0.1-1μm。
在本实施例中,所使用的氮气和氢气的体积比为100:1-1:1,优选氮气和氢气的体积比为50:1。并对退火的工艺参数实行严格控制,具体为:退火的温度为550-1000℃,所述退火的时间为5-60min。不仅如此,在所述金属钛层2上形成氮化钛层3之后要对硅外延片1进行再次表面处理,具体为:采用干法刻蚀和/或湿法刻蚀对所述硅外延片1表面进行处理,所述干法刻蚀包括但不限于反应离子刻蚀和感应耦合等离子体刻蚀,所述湿法刻蚀通常为氢氟酸刻蚀。此次对硅外延片1的表面处理是为了除去在氮气和氢气气氛中氮化钛层3上形成的氧化物,有利于进一步形成金属铝层。
步骤3、如图3所示,在所述氮化钛层3上采用电子束蒸发法形成金属铝层5,其中,所述金属铝层5的厚度为1-20μm。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种半导体器件电极的制造方法,其特征在于,包括如下步骤:
在硅外延片上形成金属钛层;
在氮气和氢气的混合气氛下,对形成有所述金属钛层的硅外延片进行退火,在所述硅外延片与所述金属钛层之间形成硅钛化合物层,并在所述金属钛层上形成氮化钛层;
在所述氮化钛层上形成金属铝层。
2.根据权利要求1所述的制造方法,其特征在于,所述金属钛层的厚度为0.01-1μm。
3.根据权利要求1所述的制造方法,其特征在于,所述氮气和氢气的体积比为100:1-1:1。
4.根据权利要求1所述的制造方法,其特征在于,所述退火的温度为550-1000℃,所述退火的时间为5-60min。
5.根据权利要求1所述的制造方法,其特征在于,所述氮化钛层的厚度为0.1-1μm。
6.根据权利要求1所述的制造方法,其特征在于,所述金属铝层的厚度为1-20μm。
7.根据权利要求1所述的制造方法,其特征在于,所述金属钛层采用电子束蒸发法在所述硅外延片上形成;所述金属铝层采用电子束蒸发法在所述氮化钛层上形成。
8.根据权利要求1-7任一项所述的制造方法,其特征在于,还包括在硅外延片上形成金属钛层之前对硅外延片进行表面处理,具体为:采用干法刻蚀和/或湿法刻蚀对所述硅外延片表面进行处理。
9.根据权利要求1-7任一项所述的制造方法,其特征在于,还包括在所述金属钛层上形成氮化钛层之后对硅外延片进行表面处理,具体为:采用干法刻蚀和/或湿法刻蚀对所述硅外延片表面进行处理。
10.一种利用权利要求1-9任一项所述的制造方法制成的半导体器件电极,其特征在于,所述半导体器件电极包括:在硅外延片上由下至上依次生长的硅钛化合物层、金属钛层、氮化钛层以及金属铝层。
CN201410088354.6A 2014-03-11 2014-03-11 一种半导体器件电极及其制造方法 Pending CN104916533A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410088354.6A CN104916533A (zh) 2014-03-11 2014-03-11 一种半导体器件电极及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410088354.6A CN104916533A (zh) 2014-03-11 2014-03-11 一种半导体器件电极及其制造方法

Publications (1)

Publication Number Publication Date
CN104916533A true CN104916533A (zh) 2015-09-16

Family

ID=54085516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410088354.6A Pending CN104916533A (zh) 2014-03-11 2014-03-11 一种半导体器件电极及其制造方法

Country Status (1)

Country Link
CN (1) CN104916533A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845297A (zh) * 2016-05-16 2016-08-10 上海芯石微电子有限公司 一种氮化钽金属薄层电阻结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
EP0329227A1 (en) * 1988-02-15 1989-08-23 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
JPH04320029A (ja) * 1991-04-18 1992-11-10 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5378660A (en) * 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
JPH07130683A (ja) * 1993-11-01 1995-05-19 Nec Corp 半導体装置
US5656546A (en) * 1995-08-28 1997-08-12 Taiwan Semiconductor Manufacturing Company Ltd Self-aligned tin formation by N2+ implantation during two-step annealing Ti-salicidation
CN102800587A (zh) * 2012-09-07 2012-11-28 中国电子科技集团公司第五十八研究所 一种肖特基二极管的制备工艺

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
EP0329227A1 (en) * 1988-02-15 1989-08-23 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
JPH04320029A (ja) * 1991-04-18 1992-11-10 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5378660A (en) * 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
JPH07130683A (ja) * 1993-11-01 1995-05-19 Nec Corp 半導体装置
US5656546A (en) * 1995-08-28 1997-08-12 Taiwan Semiconductor Manufacturing Company Ltd Self-aligned tin formation by N2+ implantation during two-step annealing Ti-salicidation
CN102800587A (zh) * 2012-09-07 2012-11-28 中国电子科技集团公司第五十八研究所 一种肖特基二极管的制备工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845297A (zh) * 2016-05-16 2016-08-10 上海芯石微电子有限公司 一种氮化钽金属薄层电阻结构及其制备方法

Similar Documents

Publication Publication Date Title
CN103140916B (zh) 碳化硅半导体装置的制造方法
CN105051868B (zh) 半导体装置
TWI623102B (zh) 半導體裝置與其形成方法
CN111801804B (zh) 沟槽mos型肖特基二极管及其制造方法
CN104241348A (zh) 一种低导通电阻的SiC IGBT及其制备方法
CN108281491A (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
CN108257861B (zh) 一种栅氧化层的制备方法及mos功率器件
US9847412B2 (en) Device comprising a III-N layer stack with improved passivation layer and associated manufacturing method
CN108257859A (zh) 一种栅氧化层的制备方法及mosfet功率器件
CN108257858B (zh) 一种高k栅介质层的制备方法及碳化硅MOS功率器件
CN105931950A (zh) 一种碳化硅高压mps二极管的制造方法
CN108257855B (zh) 高k栅介质层的制备方法及碳化硅MOS功率器件
CN103928524B (zh) 带有n型漂移层台面的碳化硅umosfet器件及制作方法
CN104966697A (zh) Tft基板结构及其制作方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN104916533A (zh) 一种半导体器件电极及其制造方法
CN104347428A (zh) 制造半导体器件的方法及半导体器件
CN103928345A (zh) 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法
KR20180044110A (ko) 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법
CN104282550B (zh) 肖特基二极管的制造方法
CN115020499A (zh) 基于p型GaN结构的结型肖特基二极管及其制备方法
JP5036399B2 (ja) 炭化珪素半導体装置の製造方法
CN104900701B (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
CN113707713A (zh) 多级瓣状体区金属氧化物半导体功率器件及其制作方法
CN106876471A (zh) 双槽umosfet器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150916