CN107636810A - 键合半导体结构的基于蚀刻停止区的制作 - Google Patents

键合半导体结构的基于蚀刻停止区的制作 Download PDF

Info

Publication number
CN107636810A
CN107636810A CN201680026178.0A CN201680026178A CN107636810A CN 107636810 A CN107636810 A CN 107636810A CN 201680026178 A CN201680026178 A CN 201680026178A CN 107636810 A CN107636810 A CN 107636810A
Authority
CN
China
Prior art keywords
transistor
semiconductor wafer
region
etch stop
source area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680026178.0A
Other languages
English (en)
Other versions
CN107636810B (zh
Inventor
S·A·法内利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107636810A publication Critical patent/CN107636810A/zh
Application granted granted Critical
Publication of CN107636810B publication Critical patent/CN107636810B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了在很多器件制作应用中免除对SOI晶片的需求的键合半导体器件结构和器件结构制作过程。在一些示例中，在体半导体晶片上的有源器件结构的制作期间原位形成蚀刻停止层。蚀刻停止层使有源器件结构能够在有源器件结构键合到操纵晶片的层转移过程中与所述体半导体晶片分开。这些示例在避免SOI晶片的高成本的同时，实现了高性能和低功率半导体器件(例如，完全或部分耗尽沟道或者沟道晶体管)的制造。在一些示例中，栅极在自对准过程中遮掩蚀刻停止层注入，以在不需要单独的掩模层的情况下，在栅极下建立完全耗尽沟道并且在源极区和漏极区中建立更深的注入。

Description

键合半导体结构的基于蚀刻停止区的制作
背景技术
绝缘衬底上的硅(SOI)器件制作技术使用SOI晶片制作各种各样的不同的高性能、低功率半导体器件和电路。SOI晶片通常具有处于包括薄硅层的顶部部分和底部体硅晶片之间的电绝缘掩埋氧化物(BOX)层，晶体管和其它有源器件形成于所述薄硅层内。在一些示例中，在SOI晶片上执行所有的有源器件处理和集成电路处理。作为薄硅层和体硅晶片之间的电绝缘的结果，这些有源器件与直接制作在体硅晶片上的可比较器件相比，倾向于以更高的性能和更低的功率操作。在其它示例中，层转移过程用于将SOI晶片的顶部有源器件部分转移至操纵晶片。在这一过程中，将SOI晶片的顶部部分键合至操纵晶片，并移除SOI晶片的体衬底和BOX层。在一些示例中，操纵晶片包括处于操纵晶片的有源器件层和体衬底之间的一个或多个阱(trap)富集层，以抑制寄生表面传导并提高操纵晶片上的一个或多个器件的RF性能，如例如美国专利No.8,466,036中所述。
尽管基于SOI晶片的器件制作技术提供了很多好处，但是与体半导体晶片相比SOI晶片的高成本将这些制作方法的用途仅局限于可能的半导体器件市场的小的子集。
发明内容
在一些示例中，相对于包括衬底的半导体晶片的顶部部分构建晶体管。在这一过程中，构造晶体管的栅极，形成晶体管的源极区和漏极区，并对晶体管的源极区和漏极区退火。在构造栅极之后，但是在将绝缘体形成在晶体管上之前，在半导体晶片的顶部部分中注入蚀刻停止掺杂物，以形成晶体管之下的蚀刻停止区。在晶体管上形成绝缘体。在形成绝缘体之后，将操纵晶片的顶表面键合至半导体晶片。在键合之后，移除半导体晶片的底部衬底部分。在这一过程中，将半导体晶片的底部衬底部分蚀刻到蚀刻停止区。
在一些示例中，在包括衬底的半导体晶片的一部分上构建制作的结构。所制作的结构包括具有栅极、源极区和漏极区的晶体管。在半导体晶片的一部分的表面上形成晶体管的栅极并且在半导体晶片的一部分中形成晶体管的源极区和漏极区。通过晶体管的栅极和半导体晶片的一部分的表面注入蚀刻停止掺杂物，以在晶体管之下的半导体晶片的一部分中形成蚀刻停止区。在这一过程中，栅极对注入进行遮掩，以在晶体管的源极区和漏极区中产生比晶体管的沟道区中更深的注入。在注入之后，在晶体管上形成绝缘体。在形成绝缘体之后，将操纵晶片键合到所制作的结构上。在键合之后，移除半导体晶片的底部衬底部分。在这一过程中，将半导体晶片的底部衬底部分蚀刻到蚀刻停止区。
在一些示例中，半导体结构包括具有平面表面和具有围绕凹陷的周围平面区域的相反表面的半导体晶片的一部分，其中，处于平面表面和相反表面的周围平面区域之间的半导体晶片的一部分比处于平面表面和凹陷之间的半导体晶片的一部分厚。半导体结构还包括半导体晶片的一部分的平面表面上的制作的结构。制作的结构包括具有栅极、源极区和漏极区的晶体管。晶体管的栅极在平面表面上与凹陷对准并且与凹陷相对，以在平面表面和凹陷之间的半导体晶片的一部分中建立晶体管的沟道，并且晶体管的源极区和漏极区处于平面表面和相对表面的周围平面区域之间的半导体晶片的一部分中。半导体结构还包括键合至所制作的结构的表面的操纵晶片。
附图说明
图1是制作键合半导体结构的方法的示例的流程图。
图2A、2B和2C是具有在半导体结构制作过程的示例中的不同相应阶段注入的蚀刻停止层的半导体结构的示例的概略图。
图3A和3B是对于不同的半导体材料层的模拟的作为深度的函数的注入离子密度的示意图。
图4是半导体结构的示例的概略图。
图5是半导体结构的示例的概略图。
图6是键合半导体结构的示例的概略图。
图7A、7B和7C是在不同的相应处理阶段之后，键合半导体结构的示例的概略图。
图8是在图7A-7C的不同处理阶段之后形成的键合半导体结构的示例的概略图。
图9是制作键合半导体结构的方法的示例的流程图。
具体实施方式
在下文的描述当中，使用类似的附图标记标识类似的元件。此外，附图意在以概略的方式对示例性实施例的主要特征进行例示。附图并非意在描绘实际实施例的每一特征，也并非意在描绘所示元件的相对尺寸，也不是按比例绘制的。
本文描述的示例提供了键合半导体器件结构和器件结构制作过程，以在很多器件制作应用中免除对SOI晶片的需求。在一些示例中，蚀刻停止层是在体半导体晶片上的有源器件结构的制作期间原位形成的。蚀刻停止层使有源器件结构能够在将有源器件结构键合到操纵晶片的层转移过程中与体半导体晶片分开。这些示例在避免了SOI晶片的高成本的同时，实现了高性能和低功率半导体器件(例如，完全或部分耗尽沟道或者薄沟道晶体管)的生产。在一些示例中，栅极在自对准过程中对蚀刻停止层注入进行遮掩，以在不需要单独的掩模层的情况下，在栅极下建立完全耗尽沟道并在源极区和漏极区中建立较深的注入。一些示例还对处理阶段进行了合并(例如，同时对蚀刻停止注入以及源极和漏极注入进行退火)，以实现进一步的成本节约。
图1示出了制作键合半导体结构的方法的示例。根据这一方法，联系包括衬底的半导体晶片的顶部部分，构建晶体管(图1，方块10)。在这一过程中，构造晶体管的栅极，形成晶体管的源极区和漏极区，并对晶体管的源极区和漏极区退火。在构造栅极之后，但是在将绝缘体形成在晶体管上之前，在半导体晶片的顶部部分中注入蚀刻停止掺杂物，以形成晶体管下面的蚀刻停止区(图1，方块14)。在晶体管上形成绝缘体(图1，方块12)。在晶体管上形成绝缘体之后，将操纵晶片的顶表面键合到半导体晶片(图1，方块16)。在将操纵晶片键合到半导体晶片的顶表面之后，移除半导体晶片的底部衬底部分(图1，方块18)。在这一过程中，将半导体晶片的底部衬底部分蚀刻到蚀刻停止区。
参考图2A-2C，在图1的方法中，在半导体晶片19上构建晶体管20的过程(图1，方块10)涉及(1)构造晶体管20的栅极22(图2A)，(2)形成晶体管20的源极区24和漏极区26(图2B)，以及(3)对晶体管20的源极区24和漏极区26退火(图2C)。半导体晶片19能够是诸如体硅晶片的体半导体晶片。在这一过程中，栅极22通常形成于半导体晶片19的顶部部分之上，并且源极区24和漏极区26通常形成在半导体晶片的顶部部分中。
参考图2A，晶体管20的栅极22是通过在半导体晶片19上形成薄绝缘体层28(栅极电介质)并在绝缘体层28上形成电导体30(栅电极)而构造的。在所示的示例中，栅极22还包括一对电介质间隔体32、34。在一些示例中，绝缘体层28是二氧化硅，电导体30是多晶硅，并且半导体晶片19是体硅衬底。
参考图2B，源极区24和漏极区26是通过向半导体晶片19内注入掺杂物形成的。在一些示例中，在半导体晶片19上沉积掩模层，以界定源极区24和漏极区26。在注入期间，源极区24和漏极区26的注入通过掩模层中的开口发生的，而相反该掩模层将阻挡栅极区以及半导体晶片19的其它区域中的掺杂物的注入。在这一过程中，电介质间隔体32、34对注入物进行调节，以使远离栅极区的源极区24和漏极区26中的掺杂分布作为深度的函数而逐渐缩减。
图2C示出了在对晶体管20的源极区24和漏极区26退火之后的半导体晶片19。在一些示例中，执行快速热处理，以对源极区24和漏极区26进行退火，并由此激活注入的掺杂物种类。在一些示例中，快速热处理包括峰值温度处于600℃-1100℃范围中的三十秒退火。
图2A-2C中所示的示例中的每个示例包括蚀刻停止区36。可以使用各种不同掺杂物形成蚀刻停止区36。在一些示例中，蚀刻停止掺杂物包括锗、碳、硼、氮、氩、氧和硅中的一者或多者。可以在晶体管20的构建过程中的各个不同阶段注入蚀刻停止掺杂物(图1，方块14)。一般而言，注入区36应当在已经完成高温(例如，高于600℃的温度)热处理阶段中的一者或多者之后，以及在已经在晶体管20上形成绝缘体层(例如，层间电介质层，例如，接触玻璃)之前形成(图1，放块12)。通过这种方式，能够避免蚀刻停止掺杂物的显著扩散，以在目标深度上保持充分的峰值掺杂物浓度，以提供可行的蚀刻停止。在一些示例中，在集成电路(IC)制作过程的生产线前道工序(FEOL)部分(即，将诸如晶体管、电容器和电阻器的各器件图案化到半导体中的IC制作过程的一部分)将近末尾时执行蚀刻停止注入。
在图2A-2B中所示的示例中，蚀刻停止掺杂物36是在构造栅极22之后，但是在对晶体管20的源极区24和漏极区26退火之前注入的(图1，方块14)。例如，如图2A中所示，蚀刻停止掺杂物是在构造栅极22之后，但是在形成晶体管20的源极区24和漏极区26之前注入的(图1，方块14)。相反，图2B中所示的示例示出了在对晶体管20的源极区24和漏极区26注入之后，但是在对其退火之前注入蚀刻停止掺杂物(图1，方块14)。在图2B的示例中，通常同时对晶体管20的源极区24和漏极区26以及注入的蚀刻停止区36退火。
在图2C中所示的示例中，在对晶体管20的源极区24和漏极区26退火之后，但是在形成绝缘体(例如，层间电介质之前)注入蚀刻停止掺杂物(图1，方块14)。发明人已经发现不必对蚀刻停止掺杂物电激活(例如，退火)就能使蚀刻停止区36很好地作为蚀刻停止器工作。
在所示的示例中，在构造栅极22之后，但是在将绝缘体形成在晶体管上之前注入蚀刻停止掺杂物。在这些示例中，栅极对注入过程进行遮掩，以在晶体管20的源极区和漏极区中产生比晶体管20的栅极22之下的沟道区深的注入，从而实现创建具有非常薄的沟道的晶体管。
在另一示例中，在构造栅极22之前，但是在已经形成牺牲氧化物层之后注入蚀刻停止掺杂物。牺牲氧化物层经常作为针对晶片的隔离过程的一部分使用。因此，在制作器件及其栅极之前形成牺牲氧化物层。牺牲氧化物层一般是在比栅极氧化物高的温度上形成的，因而在牺牲氧化物步骤之后实施注入仍然提供了在高温步骤之后进行注入的好处。此外，如果在形成栅极氧化物之前实施注入，那么能够避免对栅极氧化物的潜在损害，因为将不需要通过栅极氧化物注入离子。
通过针对图3A和图3B中所示的不同半导体材料的模拟的作为深度的函数的注入离子密度的示意图，演示了这一有利的蚀刻停止区拓扑的形成。具体而言，图3A示出了针对将硼注入到硅衬底的源极区/漏极区中的离子密度深度分布，并且图3B示出了针对将硼注入到由硅衬底上的薄二氧化硅层组成的栅极区中的离子密度深度分布。在所示的示例中，图3A和图3B中所示的针对材料的离子密度范围分别为404nm和491nm。
图4示出了针对映射至由源极区40、栅极区42和漏极区44组成的半导体结构38的示意图的源极区/漏极区和栅极区的离子密度范围。如图4中所示，由线46(对应于图2A-2C所示的蚀刻停止区36)描绘的跨越半导体结构38的离子密度范围对表面拓扑结构进行跟踪，以在晶体管的源极区40和漏极区44中产生较深的注入并且在晶体管的栅极区之下的沟道区中产生较浅的注入。
参考图5，在构建了晶体管20(图1，方块10)之后，在晶体管上形成绝缘体48(图1，方块12)。如上文所提及的，绝缘体通常为层间电介质，例如，正硅酸乙酯(TEOS)，或者为接触玻璃。绝缘体48通常是包括通孔的互连层50的一部分，金属互连穿过该通孔延伸，以将下层有源和无源器件连接至金属化层以及其它片上器件和片外器件。可以在互连层50上形成额外的互连层(未示出)和金属化层52、54。
参考图6，在已经在半导体晶片19上形成有源器件和无源器件及结构之后，随后可以将所得到的半导体结构56键合至操纵晶片60的顶表面58，以作为将半导体结构56的顶部部分转移至操纵晶片60的过程的一部分(图1，方块16)。
操纵晶片60通常是体半导体晶片(例如，硅晶片)，该体半导体晶片可以包括，或者可能不包括额外的层和结构。在一些示例中，操纵晶片60包括一个或多个结构(例如，空穴和其它结构特征)以及一个或多个阱富集层(TRL)，该阱富集层抑制操纵晶片60中的寄生表面传导，以提高形成于半导体结构56中的器件的RF性能。简言之，一个或多个TRL降低了操纵晶片衬底中的非线性寄生电容和寄生表面传导。另一方面，一个或多个结构通过降低一个或多个器件与操纵晶片衬底之间的介电常数以及提高一个或多个器件与操纵晶片衬底之间的电阻率来降低一个或多个器件和操纵晶片衬底之间的电容性相互作用，来进一步降低操纵晶片衬底内的非线性响应的影响。在2015年2月26日提交的美国专利申请No.14/633,024中描述了有关TRL以及介电常数降低和电阻率提高结构的结构和操作的额外细节，通过引用将该文献并入本文。
操纵晶片60的顶表面58通常使用晶片键合技术或者其它层转移技术键合至半导体结构56的顶部部分。在一些示例中，操纵晶片60包括处于其顶表面58上的暴露键合层62，该暴露键合层62用于将操纵晶片60键合至半导体结构56的顶表面。键合层62可以从一个或多个绝缘体层和钝化层的组合形成。在一些示例中，键合层是通过化学气相淀积(CVD)或热氧化形成的氧化物层。
在操纵晶片60键合至半导体结构56的顶部部分(图1，方块16)之后，将半导体晶片19的底部衬底部分64(例如，底部体部分)移除到蚀刻停止区36。在一些示例中，使用减薄过程(例如，机械打磨、机械抛光、快速湿法蚀刻、等离子体蚀刻、化学机械抛光或者其它晶片减薄过程)对半导体晶片19的底部衬底部分64减薄，如图7A中所示。在其它示例中，减薄过程能够涉及上述减薄过程中的任何减薄过程的组合。具体而言，能够使用晶片打磨和后继的等离子体蚀刻或湿法蚀刻的组合对底部衬底部分减薄。
减薄过程之后是化学蚀刻过程，化学蚀刻过程将半导体晶片19的剩余底部衬底部分64蚀刻到蚀刻停止区36，如图7B中所示。所使用的蚀刻过程的类型将取决于半导体晶片19的成分和蚀刻停止区36的成分。一般而言，蚀刻过程在半导体晶片19和蚀刻停止区36之间应当是高度选择性的。在一些示例中，半导体晶片是体硅晶片，并且蚀刻停止掺杂物包括锗、碳、氮、氩、氧和硼中的一者或多者。在这些示例中的一些示例中，使用TMAH(四甲基氢氧化铵)蚀刻体硅晶片的底部部分，因为其对掺杂硅具有高度选择性，使得其对未受掺杂的硅衬底进行蚀刻，并有效地停止在掺杂硅蚀刻停止区36上。
在已经将半导体晶片的底部衬底部分移除到蚀刻停止区36之后，将蚀刻停止区36蚀刻为露出半导体晶片19的顶部部分的底侧，如图7C中所示。蚀刻停止区36的蚀刻通常是使用以下蚀刻剂实施的：具有与用于蚀刻体半导体晶片19的蚀刻剂化学性质不同的不同蚀刻剂。在半导体晶片是体硅晶片并且蚀刻停止掺杂物包括锗、碳、氮、氩、氧和硼中的一者或多者的示例中，HNA(氢氟酸、硝酸、乙酸)是能够用于对蚀刻停止区36进行蚀刻的蚀刻剂的示例，因为其蚀刻重掺杂的硅并且对于轻掺杂的硅具有选择性。
如图7C中所示，在对蚀刻停止区36进行蚀刻之后，所得到的键合半导体结构78的顶部部分的源极区24和漏极区26比半导体晶片19的顶部部分的栅极区22厚。这一结构78实现了上文提及的有利的低功率和高性能器件特性。
参考图8，在已经对蚀刻停止区36进行蚀刻之后，在半导体晶片19的顶部部分的暴露底表面之上形成钝化层70(例如，电介质层)。此外，在半导体晶片19的顶部部分的暴露底侧上形成用于晶体管20的触点72、74。尽管在图8中示出的图中未得到明确反映，但是触点72、74在源极区24和漏极区26之间的处于栅极22之下的导电通路之外的平面中通过结构向下延伸。如所绘出的，触点72、74延伸至器件的互连层，并与该层中的最低层导电材料触点。在一些示例中，这一最低层导电材料称为“金属1”，以标明其为相关过程中的金属化的第一层的事实。替代地，触点72、74能够终止于源极区24和漏区26中。在这些情况下，触点能够处于与源极区24和漏极区26之间的导电通路占据的平面相同的平面内，或者触点能够处于如前参考触点延伸至互连层的方法提及的该平面之外。
图9示出了制作图7C中所示的键合半导体结构78的另一方法的示例。根据这一方法，制作的结构56构建在包括衬底的半导体晶片19的一部分上(图9，方块80)。制作的结构包括具有栅极22、源极区24和漏极区26的晶体管20。晶体管20的栅极22形成于半导体晶片19的该部分的表面上，并且晶体管20的源极区24和漏极区26形成于半导体晶片19的该部分中。通过晶体管20的栅极22和半导体晶片19的该部分的表面，注入蚀刻停止掺杂物，以在晶体管20之下的半导体晶片19的该部分中形成蚀刻停止区36，其中，栅极19对注入进行遮掩，以在晶体管20的源极区24和漏极区26中产生比晶体管20的沟道区中更深的注入(图9，方块82)(例如，参见图2A-2C)。在注入蚀刻停止掺杂物之后，在晶体管20上形成绝缘体48(图9，方块84)(例如，参见图5)。在形成绝缘体48之后，将操纵晶片60键合到制作的结构56(图9，方块86)(例如，参见图6)。在将操纵晶片60键合到制作的结构56之后，移除半导体晶片19的底部衬底部分(图9，方块88)。移除底部衬底部分的过程包括将半导体晶片19的底部衬底部分蚀刻到蚀刻停止区36(例如，参见图7A-7C)。

Claims (25)

1.一种方法，包括：
相对于包括衬底的半导体晶片的顶部部分构建晶体管，其中，所述构建包括构造所述晶体管的栅极，形成所述晶体管的源极区和漏极区，以及对所述晶体管的所述源极区和所述漏极区退火；
在所述晶体管上形成绝缘体；
在构造所述栅极之后，但是在形成所述绝缘体之前，在所述半导体晶片的所述顶部部分中注入蚀刻停止掺杂物，以形成所述晶体管之下的蚀刻停止区；
在形成所述绝缘体之后，将操纵晶片的顶表面键合至所述半导体晶片；以及
在所述键合之后，移除所述半导体晶片的底部衬底部分，其中，所述移除包括：将所述半导体晶片的所述底部衬底部分蚀刻到所述蚀刻停止区。
2.根据权利要求1所述的方法，其中，所述注入是在对所述晶体管的所述源极区和所述漏极区退火之前执行的。
3.根据权利要求2所述的方法，其中，所述晶体管的所述源极区和所述漏极区以及所注入的蚀刻停止掺杂物是同时退火的。
4.根据权利要求1所述的方法，其中，所述注入是在形成所述晶体管的所述源极区和所述漏极区之前执行的。
5.根据权利要求4所述的方法，其中：
所述栅极对所述注入进行遮掩，以在所述晶体管的所述源极区和所述漏极区中产生比所述晶体管的沟道区中深的注入；以及
所述沟道区是位于所述晶体管的所述栅极之下并且位于所述半导体晶片的所述顶部部分中的。
6.根据权利要求5所述的方法，其中：
将所述半导体晶片的所述底部衬底部分蚀刻至所述蚀刻停止区使得在所述半导体晶片的所述顶部部分的背面形成与所述晶体管的所述沟道区对准的凹陷。
7.根据权利要求1所述的方法，其中，所述构建包括在栅极电介质之上形成栅电极。
8.根据权利要求1所述的方法，还包括：
在所述键合之前，使所述晶体管与形成于所述半导体晶片上的一个或多个其它器件电互连。
9.根据权利要求1所述的方法，还包括：
在所述移除之后，对所述蚀刻停止区进行蚀刻，以露出所述半导体晶片的所述顶部部分的底侧；
其中，所述移除和蚀刻是使用一组两种具有不同化学性质的蚀刻剂来实施的。
10.根据权利要求9所述的方法，其中：
在所述蚀刻之后，所述半导体晶片的所述顶部部分的所述源极区和所述漏极区是比所述半导体晶片的所述顶部部分的所述栅极区厚的。
11.根据权利要求9所述的方法，还包括：
在对所述蚀刻停止区进行蚀刻之后，在所述半导体晶片的所述顶部部分的所露出的底侧之上形成钝化层。
12.根据权利要求9所述的方法，还包括：
在对所述蚀刻停止区进行蚀刻之后，在所述半导体晶片的所述顶部部分的所露出的底侧上形成用于所述晶体管的触点。
13.根据权利要求1所述的方法，其中，所述半导体晶片是体硅晶片。
14.根据权利要求13所述的方法，其中，所述蚀刻停止掺杂物包括锗、碳、氮、氩、氧和硼中的一者或多者。
15.根据权利要求1所述的方法，其中，所述操纵晶片包括阱富集层。
16.一种方法，包括：
在包括衬底的半导体晶片的一部分上，构建包括晶体管的制作结构，所述晶体管包括栅极、源极区和漏极区，其中，所述晶体管的所述栅极是形成于所述半导体晶片的所述部分的表面上的，并且所述晶体管的所述源极区和所述漏极区是形成于所述半导体晶片的所述部分中的；
通过所述晶体管的所述栅极以及所述半导体晶片的所述部分的所述表面注入蚀刻停止掺杂物，以在所述晶体管之下的所述半导体晶片的所述部分中形成蚀刻停止区，其中，所述栅极对所述注入进行遮掩，以在所述晶体管的所述源极区和所述漏极区中产生比所述晶体管的沟道区中深的注入；
在所述注入之后，在所述晶体管上形成绝缘体；
在形成所述绝缘体之后，将操纵晶片键合到所述制作结构；以及
在所述键合之后，移除所述半导体晶片的底部衬底部分，其中，所述移除包括将所述半导体晶片的所述底部衬底部分蚀刻到所述蚀刻停止区。
17.根据权利要求16所述的方法，其中，所述构建包括对所述半导体晶片的对应于所述晶体管的所述源极区和所述漏极区的部分进行掺杂，并且所述注入是在所述掺杂之前执行的。
18.根据权利要求17所述的方法，还包括：同时对所述半导体晶片的所掺杂的部分和所注入的蚀刻停止掺杂物退火。
19.根据权利要求16所述的方法，其中，所述构建包括：对所述半导体晶片的对应于所述晶体管的所述源极区和所述漏极区的部分进行掺杂，对所述半导体晶片的所掺杂的部分退火，以及所述注入是在对所述晶体管的所述源极区和所述漏极区退火之前执行的。
20.根据权利要求16所述的方法，还包括：
在所述移除之后，对所述蚀刻停止区进行蚀刻，以露出所述半导体晶片的所述部分的具有围绕凹陷的周围平面区域的表面。
21.一种半导体结构，包括：
包括平面表面和具有围绕凹陷的周围平面区域的相对表面的半导体晶片的一部分，其中，所述平面表面和所述相对表面的所述周围平面区域之间的所述半导体晶片的所述部分是比所述平面表面和所述凹陷之间的所述半导体晶片的所述部分厚的；
所述半导体晶片的所述部分的所述平面表面上的制作结构，其中，所述制作结构包括具有栅极、源极区和漏极区的晶体管，其中，所述晶体管的所述栅极是在所述平面表面上与所述凹陷对准并且与所述凹陷相对的，以在所述平面表面和所述凹陷之间的所述半导体晶片的所述部分中建立所述晶体管的沟道，并且所述晶体管的所述源极区和所述漏极区是在所述平面表面和所述相对表面的所述周围平面区域之间的所述半导体晶片的所述部分中的；以及
键合至所述制作结构的表面的操纵晶片。
22.根据权利要求21所述的半导体结构，其中，所述凹陷具有倒梯形截面轮廓。
23.根据权利要求21所述的半导体结构，其中，所述制作结构是插入到所述半导体晶片的所述部分和所述操纵晶片之间的。
24.根据权利要求21所述的半导体结构，其中，所述制作结构包括：一个或多个使所述晶体管结构与所述制作结构的一个或多个其它器件结构电互连的互连层。
25.根据权利要求21所述的半导体结构，还包括：所述半导体晶片的所述部分的所述相对表面的所述周围平面区域之上的电触点结构。
CN201680026178.0A 2015-05-08 2016-04-08 键合半导体结构的基于蚀刻停止区的制作 Expired - Fee Related CN107636810B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/707,367 2015-05-08
US14/707,367 US9466729B1 (en) 2015-05-08 2015-05-08 Etch stop region based fabrication of bonded semiconductor structures
PCT/US2016/026716 WO2016182652A1 (en) 2015-05-08 2016-04-08 Etch stop region based fabrication of bonded semiconductor structures

Publications (2)

Publication Number Publication Date
CN107636810A true CN107636810A (zh) 2018-01-26
CN107636810B CN107636810B (zh) 2019-03-26

Family

ID=55755787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680026178.0A Expired - Fee Related CN107636810B (zh) 2015-05-08 2016-04-08 键合半导体结构的基于蚀刻停止区的制作

Country Status (6)

Country Link
US (2) US9466729B1 (zh)
EP (1) EP3295485A1 (zh)
JP (1) JP2018522397A (zh)
KR (1) KR20170129269A (zh)
CN (1) CN107636810B (zh)
WO (1) WO2016182652A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128695A (zh) * 2019-12-13 2020-05-08 中国科学院微电子研究所 一种片上单晶半导体材料的制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466729B1 (en) 2015-05-08 2016-10-11 Qualcomm Incorporated Etch stop region based fabrication of bonded semiconductor structures
CN106486377B (zh) 2015-09-01 2019-11-29 中芯国际集成电路制造(上海)有限公司 鳍片式半导体器件及其制造方法
US9954101B2 (en) 2016-06-15 2018-04-24 International Business Machines Corporation Precise junction placement in vertical semiconductor devices using etch stop layers
US10854591B2 (en) 2016-11-04 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including a repeater/buffer at upper metal routing layers and methods of manufacturing the same
US10319626B1 (en) * 2017-12-07 2019-06-11 Globalfoundries Inc. Interconnects with cuts formed by block patterning
US10777413B2 (en) * 2018-07-12 2020-09-15 Globalfoundries Inc. Interconnects with non-mandrel cuts formed by early block patterning
US11398427B2 (en) * 2020-05-12 2022-07-26 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930642A (en) * 1997-06-09 1999-07-27 Advanced Micro Devices, Inc. Transistor with buried insulative layer beneath the channel region
TW200511575A (en) * 2003-09-03 2005-03-16 Koninkl Philips Electronics Nv Method of fabricating a double gate field effect transistor device, and such a double gate field effect transistor device
CN101019216A (zh) * 2004-09-02 2007-08-15 皇家飞利浦电子股份有限公司 制造半导体器件的方法以及利用该方法获得的半导体器件
US8298875B1 (en) * 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US20140106494A1 (en) * 2012-10-15 2014-04-17 International Business Machines Corporation Dual-gate bio/chem sensor

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998150A (en) 1988-12-22 1991-03-05 Texas Instruments Incorporated Raised source/drain transistor
JPH0377329A (ja) 1989-08-19 1991-04-02 Fujitsu Ltd 半導体装置の製造方法
JPH04226079A (ja) * 1990-04-17 1992-08-14 Canon Inc 半導体装置及びその製造方法及びそれを有する電子回路装置
US5576230A (en) * 1994-09-02 1996-11-19 Texas Instruments Incorporated Method of fabrication of a semiconductor device having a tapered implanted region
WO1996015550A1 (en) 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
JP2666757B2 (ja) 1995-01-09 1997-10-22 日本電気株式会社 Ｓｏｉ基板の製造方法
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
ATE378692T1 (de) * 2000-02-29 2007-11-15 Nxp Bv Halbleiterbauelement mit zweifachem gate und dessen herstellungsverfahren
TW473917B (en) * 2000-03-07 2002-01-21 United Microelectronics Corp Step-like structure of silicon on insulation (SOI)
US6437404B1 (en) * 2000-08-10 2002-08-20 Advanced Micro Devices, Inc. Semiconductor-on-insulator transistor with recessed source and drain
US6335214B1 (en) * 2000-09-20 2002-01-01 International Business Machines Corporation SOI circuit with dual-gate transistors
JP3764401B2 (ja) * 2002-04-18 2006-04-05 株式会社東芝 半導体装置の製造方法
TW200406811A (en) 2002-06-03 2004-05-01 Tien-Hsi Lee Transferring method of a layer onto a substrate
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
JP4147578B2 (ja) * 2002-07-30 2008-09-10 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2004055750A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP4556158B2 (ja) 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
US7132321B2 (en) 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
JP3970814B2 (ja) * 2003-08-05 2007-09-05 シャープ株式会社 半導体装置の製造方法
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
GB0411621D0 (en) * 2004-05-25 2004-06-30 Koninkl Philips Electronics Nv Dual gate semiconductor device
JP2006005063A (ja) * 2004-06-16 2006-01-05 Sharp Corp 半導体装置、半導体装置の製造方法
US20060022264A1 (en) * 2004-07-30 2006-02-02 Leo Mathew Method of making a double gate semiconductor device with self-aligned gates and structure thereof
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
WO2006070310A1 (en) * 2004-12-28 2006-07-06 Koninklijke Philips Electronics N.V. Method for the manufacture of a semiconductor device and a semiconductor device obtained through it
JP4943663B2 (ja) * 2005-04-06 2012-05-30 シャープ株式会社 半導体装置の製造方法及び半導体装置並びに液晶表示装置
KR100619549B1 (ko) 2005-09-13 2006-09-01 (주)한비젼 다층 기판을 이용한 이미지 센서의 포토 다이오드 제조방법및 그 콘택방법 및 그 구조
US7488660B2 (en) 2006-02-21 2009-02-10 International Business Machines Corporation Extended raised source/drain structure for enhanced contact area and method for forming extended raised source/drain structure
US7569913B2 (en) 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto
US7495250B2 (en) 2006-10-26 2009-02-24 Atmel Corporation Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto
US7955909B2 (en) * 2008-03-28 2011-06-07 International Business Machines Corporation Strained ultra-thin SOI transistor formed by replacement gate
JP5452590B2 (ja) 2008-06-20 2014-03-26 天錫 李 薄膜製造方法
US7897468B1 (en) * 2009-09-10 2011-03-01 International Business Machines Corporation Device having self-aligned double gate formed by backside engineering, and device having super-steep retrograded island
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8008138B2 (en) * 2009-11-30 2011-08-30 International Business Machines Corporation Extremely thin semiconductor on insulator semiconductor device with suppressed dopant segregation
US8367512B2 (en) 2010-08-30 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned implants to reduce cross-talk of imaging sensors
US9159825B2 (en) * 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
US8466054B2 (en) 2010-12-13 2013-06-18 Io Semiconductor, Inc. Thermal conduction paths for semiconductor structures
CN103348473B (zh) 2010-12-24 2016-04-06 斯兰纳半导体美国股份有限公司 用于半导体装置的富陷阱层
US8728844B1 (en) * 2012-12-05 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Backside CMOS compatible bioFET with no plasma induced damage
US9389199B2 (en) * 2013-03-14 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Backside sensing bioFET with enhanced performance
US9714914B2 (en) * 2015-01-20 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS compatible biofet
US9466729B1 (en) 2015-05-08 2016-10-11 Qualcomm Incorporated Etch stop region based fabrication of bonded semiconductor structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930642A (en) * 1997-06-09 1999-07-27 Advanced Micro Devices, Inc. Transistor with buried insulative layer beneath the channel region
TW200511575A (en) * 2003-09-03 2005-03-16 Koninkl Philips Electronics Nv Method of fabricating a double gate field effect transistor device, and such a double gate field effect transistor device
CN101019216A (zh) * 2004-09-02 2007-08-15 皇家飞利浦电子股份有限公司 制造半导体器件的方法以及利用该方法获得的半导体器件
US8298875B1 (en) * 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US20140106494A1 (en) * 2012-10-15 2014-04-17 International Business Machines Corporation Dual-gate bio/chem sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128695A (zh) * 2019-12-13 2020-05-08 中国科学院微电子研究所 一种片上单晶半导体材料的制备方法

Also Published As

Publication number Publication date
US9865747B2 (en) 2018-01-09
CN107636810B (zh) 2019-03-26
US20160329435A1 (en) 2016-11-10
KR20170129269A (ko) 2017-11-24
US9466729B1 (en) 2016-10-11
JP2018522397A (ja) 2018-08-09
WO2016182652A1 (en) 2016-11-17
EP3295485A1 (en) 2018-03-21

Similar Documents

Publication Publication Date Title
CN107636810B (zh) 键合半导体结构的基于蚀刻停止区的制作
CN102460661B (zh) 具有引发应力的源极/漏极形成用间隔件的鳍式场效晶体管结构及用以制造该鳍式场效晶体管结构的方法
US9647085B2 (en) CMOS device with double-sided terminals and method of making the same
TW201112421A (en) A fin field effect transistor
CN102623318B (zh) 半导体器件及其制造方法
CN105304630B (zh) 半导体器件及其制造方法
KR20130099779A (ko) Ｆｉｎ 프로파일 구조물 및 그 제조 방법
CN103782387A (zh) 单片集成有源缓冲器
TW201138021A (en) Semiconductor device and method for fabricating the same
TW202009986A (zh) 絕緣層上半導體（soi）基底及其形成的方法
CN108400166A (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
CN104465376B (zh) 晶体管及其形成方法
CN105336703B (zh) 一种半导体器件的制作方法
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
CN107799470A (zh) 一种半导体器件及其制造方法、电子装置
WO2013007073A1 (zh) 一种垂直硅纳米线场效应晶体管的制备方法
CN103855021A (zh) 一种FinFET器件的制造方法
CN106229296A (zh) 阵列基板中金属层的形成方法以及tft阵列基板
TW511297B (en) Manufacture method of DMOS transistor
CN102832129B (zh) 一种半导体器件的制造方法
CN104952725B (zh) 一种半导体器件及其制造方法
CN104022038B (zh) 一种半导体器件的制造方法
CN104124142B (zh) 一种半导体器件及其制造方法
CN103165519B (zh) 一种半导体器件的制造方法
CN104022030B (zh) 间隙壁去除方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190326

Termination date: 20200408