JPH07130683A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07130683A JPH07130683A JP27335093A JP27335093A JPH07130683A JP H07130683 A JPH07130683 A JP H07130683A JP 27335093 A JP27335093 A JP 27335093A JP 27335093 A JP27335093 A JP 27335093A JP H07130683 A JPH07130683 A JP H07130683A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- contact hole
- nitride film
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】バリア膜と絶縁膜の密着性を向上させる。
【構成】シリコン基板１の上に窒化シリコン膜２を形成
し、これにコンタクトホールを開け、Ｔｉ膜６とＴｉＮ
膜７を形成したのち、熱処理してチタンシリサイド層８
を形成する。
し、これにコンタクトホールを開け、Ｔｉ膜６とＴｉＮ
膜７を形成したのち、熱処理してチタンシリサイド層８
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に絶縁膜とアルミ配線間にバリア膜を有する半導体装置
に関する。
に絶縁膜とアルミ配線間にバリア膜を有する半導体装置
に関する。
【０００２】
【従来の技術】従来の半導体装置について図２を参照し
て説明する。
て説明する。
【０００３】まず、図２（ａ）に示すように、拡散層１
０が形成されたシリコン基板１上にＢＰＳＧ膜３を厚さ
６００ｎｍ程度化学気相成長する。そして、リソグラフ
ィー技術及びエッチング技術を用いて所望の位置にコン
タクトホールを形成する。その後、厚さ１０ｎｍ程度の
窒化シリコン膜４を化学気相成長する。
０が形成されたシリコン基板１上にＢＰＳＧ膜３を厚さ
６００ｎｍ程度化学気相成長する。そして、リソグラフ
ィー技術及びエッチング技術を用いて所望の位置にコン
タクトホールを形成する。その後、厚さ１０ｎｍ程度の
窒化シリコン膜４を化学気相成長する。
【０００４】次に図２（ｂ）に示すように、この窒化シ
リコン膜４の全面を選択的異方性エッチングを行ない、
窒化膜からなるサイドウォール５を形成する。次にＴｉ
膜６及びＴｉＮ膜７をスパッタ法で形成し、熱処理して
Ｔｉ膜６と拡散層１０の近傍のシリコンとを反応させチ
タンシリサイド層８を形成した後に、アルミ合金膜９
（例えばＡｌとＳｉとＣｕの合金）をスパッタ法で形成
する。
リコン膜４の全面を選択的異方性エッチングを行ない、
窒化膜からなるサイドウォール５を形成する。次にＴｉ
膜６及びＴｉＮ膜７をスパッタ法で形成し、熱処理して
Ｔｉ膜６と拡散層１０の近傍のシリコンとを反応させチ
タンシリサイド層８を形成した後に、アルミ合金膜９
（例えばＡｌとＳｉとＣｕの合金）をスパッタ法で形成
する。
【０００５】また、他の従来の半導体装置として特開平
４−１９６４８６号公報に報告されたものがある。以下
図３を用いて説明する。
４−１９６４８６号公報に報告されたものがある。以下
図３を用いて説明する。
【０００６】まず、図３（ａ）に示すように、拡散層１
０が形成されたシリコン基板１上にＢＰＳＧ膜３と窒化
シリコン膜４をＣＶＤ法を用いて形成する。
０が形成されたシリコン基板１上にＢＰＳＧ膜３と窒化
シリコン膜４をＣＶＤ法を用いて形成する。
【０００７】次に、図３（ｂ）に示すように、シリコン
基板１の拡散層１０とのコンタクトを取るためのコンタ
クトホールを形成する。次にＴｉ膜６及びＴｉＮ膜７を
形成したのち熱処理を行い、拡散層１０の近傍にチタン
シリサイド層８を形成する。その後、アルミ合金膜９を
堆積する。
基板１の拡散層１０とのコンタクトを取るためのコンタ
クトホールを形成する。次にＴｉ膜６及びＴｉＮ膜７を
形成したのち熱処理を行い、拡散層１０の近傍にチタン
シリサイド層８を形成する。その後、アルミ合金膜９を
堆積する。
【０００８】尚、コンタクトホールをＢＰＳＧ膜３に形
成した後、Ｔｉ膜６（又はＴｉ膜とＴｉＮ膜）を堆積さ
せ５００〜８００℃の熱処理を行いコンタクトホールの
底面部にチタンシリサイド層８を形成し、次でこのチタ
ンシリサイド層８を残してＴｉ膜６（又はＴｉ膜とＴｉ
Ｎ膜）を選択的にエッチング除去し、その後ＴｉＮ膜７
とアルミ合金膜９を形成する方法についても同じ公報に
示されている。
成した後、Ｔｉ膜６（又はＴｉ膜とＴｉＮ膜）を堆積さ
せ５００〜８００℃の熱処理を行いコンタクトホールの
底面部にチタンシリサイド層８を形成し、次でこのチタ
ンシリサイド層８を残してＴｉ膜６（又はＴｉ膜とＴｉ
Ｎ膜）を選択的にエッチング除去し、その後ＴｉＮ膜７
とアルミ合金膜９を形成する方法についても同じ公報に
示されている。
【０００９】
【発明が解決しようとする課題】しかしながら図２で説
明した半導体装置では、Ｔｉ膜とＢＰＳＧ膜の界面の密
着性がホウ素（Ｂ）により低下し、またチタンシリサイ
デーションの熱処理時にＴｉ膜とＢＰＳＧ膜の界面に生
じるＴｉと酸素の化合物がもろい為、アルミ合金膜のボ
ンディングパッド下のＴｉ膜とＢＰＳＧ膜の界面で容易
にはがれるという問題がある。
明した半導体装置では、Ｔｉ膜とＢＰＳＧ膜の界面の密
着性がホウ素（Ｂ）により低下し、またチタンシリサイ
デーションの熱処理時にＴｉ膜とＢＰＳＧ膜の界面に生
じるＴｉと酸素の化合物がもろい為、アルミ合金膜のボ
ンディングパッド下のＴｉ膜とＢＰＳＧ膜の界面で容易
にはがれるという問題がある。
【００１０】このはがれの問題を解決する為に、特開平
４−１９６４８６号公報ではＢＰＳＧ膜とＴｉ膜の間に
Ｂ（ホウ素）を含まない膜（窒化シリコン膜）を挿入す
る方法を用いている。しかしこの方法ではコンタクトホ
ールの側壁はＢＰＳＧ膜がむき出しであるので、Ｔｉの
スパッタ時にＢＰＳＧ膜側壁への付きが悪く、Ｔｉ膜の
ガバレッジが悪くなり、コンタクト抵抗が大きくなる等
の問題がある。またコンタクトホールの底面部にチタン
シリサイド層を形成したのちＢＰＳＧ膜に接しているＴ
ｉ膜を除去する方法は、工程が繁雑になるという欠点が
ある。
４−１９６４８６号公報ではＢＰＳＧ膜とＴｉ膜の間に
Ｂ（ホウ素）を含まない膜（窒化シリコン膜）を挿入す
る方法を用いている。しかしこの方法ではコンタクトホ
ールの側壁はＢＰＳＧ膜がむき出しであるので、Ｔｉの
スパッタ時にＢＰＳＧ膜側壁への付きが悪く、Ｔｉ膜の
ガバレッジが悪くなり、コンタクト抵抗が大きくなる等
の問題がある。またコンタクトホールの底面部にチタン
シリサイド層を形成したのちＢＰＳＧ膜に接しているＴ
ｉ膜を除去する方法は、工程が繁雑になるという欠点が
ある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成された窒化膜からなる絶縁膜と、該
絶縁膜に形成されたコンタクトホールと、前記絶縁膜お
よび前記コンタクトホール上に順次形成されたＴｉ膜及
びＴｉＮ膜からなる２層構造のバリア膜と、該バリア膜
上に形成されたアルミ系配線膜とを含むものである。
半導体基板上に形成された窒化膜からなる絶縁膜と、該
絶縁膜に形成されたコンタクトホールと、前記絶縁膜お
よび前記コンタクトホール上に順次形成されたＴｉ膜及
びＴｉＮ膜からなる２層構造のバリア膜と、該バリア膜
上に形成されたアルミ系配線膜とを含むものである。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の断面図である。以下製造
方法と共に説明するまず、不純物の導入により拡散層１
０が形成されたシリコン基板１の上に窒化シリコン膜
（Ｓｉ3 Ｎ4 ）膜２を厚さ６００ｎｍ程度ＣＶＤ法によ
り成長させる。次でリソグラフィー技術及びエッチング
技術を用いて所望の位置にコンタクトホールを形成す
る。次にＴｉ膜６とＴｉＮ膜７を順次スパッタ法で形成
したのち熱処理し、Ｔｉと拡散層１０近傍のシリコンと
を反応させチタンシリサイド層８を形成する。その後、
アルミ合金膜９（例えばＡｌとＳｉとＣｕの合金）をス
パッタ法で形成する。
る。図１は本発明の一実施例の断面図である。以下製造
方法と共に説明するまず、不純物の導入により拡散層１
０が形成されたシリコン基板１の上に窒化シリコン膜
（Ｓｉ3 Ｎ4 ）膜２を厚さ６００ｎｍ程度ＣＶＤ法によ
り成長させる。次でリソグラフィー技術及びエッチング
技術を用いて所望の位置にコンタクトホールを形成す
る。次にＴｉ膜６とＴｉＮ膜７を順次スパッタ法で形成
したのち熱処理し、Ｔｉと拡散層１０近傍のシリコンと
を反応させチタンシリサイド層８を形成する。その後、
アルミ合金膜９（例えばＡｌとＳｉとＣｕの合金）をス
パッタ法で形成する。
【００１３】このように本実施例によれば、絶縁膜とし
てホウ素を含まない窒化シリコン膜を用いているため、
Ｔｉ膜６のカバレッジが悪くなることもなくＴｉ膜６と
の密着性が向上し、従来のようにはがれが発生すること
はほとんどなくなった。
てホウ素を含まない窒化シリコン膜を用いているため、
Ｔｉ膜６のカバレッジが悪くなることもなくＴｉ膜６と
の密着性が向上し、従来のようにはがれが発生すること
はほとんどなくなった。
【００１４】すなわちスクラッチテストにおいて、剥れ
る時の加重が、従来の４０ｇ程度から、９０ｇ程度に上
がり密着性が向上した。
る時の加重が、従来の４０ｇ程度から、９０ｇ程度に上
がり密着性が向上した。
【００１５】尚、上記実施例においては絶縁膜として窒
化シリコン膜を用いた場合について説明したが、窒化ア
ルミニウム膜や酸化窒化シリコン膜等を用いても同様の
効果が得られる。
化シリコン膜を用いた場合について説明したが、窒化ア
ルミニウム膜や酸化窒化シリコン膜等を用いても同様の
効果が得られる。
【００１６】
【発明の効果】以上説明したように本発明は、Ｔｉ膜と
ＴｉＮ膜からなるバリア膜のＴｉ膜とシリコン基板間の
絶縁膜を窒化膜とすることにより、Ｔｉ膜と窒化膜との
密着性が向上するため、バリア膜上のＡｌ合金からなる
ボンディングパッドのはがれを防止できる。更にコンタ
クトホール側壁部へのＴｉの付きも良く、Ｔｉ膜のカバ
レッジが良好となり、しかも、従来のＢＰＳＧ膜を窒化
膜に変更するだけなので、工程が長くなることはない。
ＴｉＮ膜からなるバリア膜のＴｉ膜とシリコン基板間の
絶縁膜を窒化膜とすることにより、Ｔｉ膜と窒化膜との
密着性が向上するため、バリア膜上のＡｌ合金からなる
ボンディングパッドのはがれを防止できる。更にコンタ
クトホール側壁部へのＴｉの付きも良く、Ｔｉ膜のカバ
レッジが良好となり、しかも、従来のＢＰＳＧ膜を窒化
膜に変更するだけなので、工程が長くなることはない。
【図１】本発明の一実施例の断面図。
【図２】従来の半導体装置の製造工程を説明するための
半導体チップの断面図。
半導体チップの断面図。
【図３】従来の他の半導体装置の製造工程を説明するた
めの半導体チップの断面図。
めの半導体チップの断面図。
１ シリコン基板 ２、４ 窒化シリコン膜 ３ ＢＰＳＧ膜 ５ サイドウォール ６ Ｔｉ膜 ７ ＴｉＮ膜 ８ チタンシリサイド層 ９ アルミ合金膜 １０ 拡散層
Claims (2)
- 【請求項１】 半導体基板上に形成された窒化膜からな
る絶縁膜と、該絶縁膜に形成されたコンタクトホール
と、前記絶縁膜および前記コンタクトホール上に順次形
成されたＴｉ膜及びＴｉＮ膜からなる２層構造のバリア
膜と、該バリア膜上に形成されたアルミ系配線膜とを含
むことを特徴とする半導体装置。 - 【請求項２】 窒化膜は窒化シリコン膜または窒化アウ
ミニウム膜または酸化窒化シリコン膜である請求項１記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27335093A JPH07130683A (ja) | 1993-11-01 | 1993-11-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27335093A JPH07130683A (ja) | 1993-11-01 | 1993-11-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130683A true JPH07130683A (ja) | 1995-05-19 |
Family
ID=17526679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27335093A Pending JPH07130683A (ja) | 1993-11-01 | 1993-11-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07130683A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104916533A (zh) * | 2014-03-11 | 2015-09-16 | 北大方正集团有限公司 | 一种半导体器件电极及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066466A (ja) * | 1983-09-21 | 1985-04-16 | Seiko Epson Corp | 半導体装置 |
| JPS61183942A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05136083A (ja) * | 1991-11-11 | 1993-06-01 | Oki Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| JPH05259110A (ja) * | 1992-03-12 | 1993-10-08 | Sony Corp | 半導体装置におけるメタルプラグの形成方法 |
-
1993
- 1993-11-01 JP JP27335093A patent/JPH07130683A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066466A (ja) * | 1983-09-21 | 1985-04-16 | Seiko Epson Corp | 半導体装置 |
| JPS61183942A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05136083A (ja) * | 1991-11-11 | 1993-06-01 | Oki Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| JPH05259110A (ja) * | 1992-03-12 | 1993-10-08 | Sony Corp | 半導体装置におけるメタルプラグの形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104916533A (zh) * | 2014-03-11 | 2015-09-16 | 北大方正集团有限公司 | 一种半导体器件电极及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05190493A (ja) | 選択的に（１１１） 結晶配向を有するＴｉＮ バリヤー層の形成方法 | |
| JPH06342766A (ja) | 半導体装置及びその作製方法 | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| KR960042971A (ko) | 반도체장치의 제조방법 | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JP2606548B2 (ja) | Ｃｕ配線およびその形成方法 | |
| JPH07130683A (ja) | 半導体装置 | |
| JP2848694B2 (ja) | 半導体装置 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JP2819869B2 (ja) | 半導体装置の製造方法 | |
| JP2000269265A (ja) | 半導体装置 | |
| JP3303400B2 (ja) | 半導体装置の製造方法 | |
| KR0156126B1 (ko) | 반도체장치의 콘택형성방법 | |
| JP3124446B2 (ja) | 半導体装置の製造方法と半導体ウエハ構造 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JPH06112203A (ja) | 半導体装置の製造方法 | |
| JPH05175346A (ja) | 配線およびその形成方法 | |
| JPH05136083A (ja) | 半導体素子およびその製造方法 | |
| JPH07249624A (ja) | 半導体素子の配線形成方法 | |
| JPH0680739B2 (ja) | 半導体装置の製造方法 | |
| JPH06318594A (ja) | 半導体集積回路の配線構造体及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970624 |