KR960042971A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR960042971A
KR960042971A KR1019960015728A KR19960015728A KR960042971A KR 960042971 A KR960042971 A KR 960042971A KR 1019960015728 A KR1019960015728 A KR 1019960015728A KR 19960015728 A KR19960015728 A KR 19960015728A KR 960042971 A KR960042971 A KR 960042971A
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
manufacturing
oxide film
removal
Prior art date
Application number
KR1019960015728A
Other languages
English (en)
Inventor
미쓰루 다구치
Original Assignee
이데이 노부유키
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유키, 소니 가부시기가이샤 filed Critical 이데이 노부유키
Publication of KR960042971A publication Critical patent/KR960042971A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로, 웨이퍼의 대기반송시에 Al-Cu막의 표면에 성장하는 Al산화막은 융점이 높고 막질이 단단하므로, 이것을 남긴 채 고압리플로를 행하여도 비어흘을 Al-Cu막으로 완전히 매입할 수는 없어, 보이드가 남는다. 그래서, Al-Cu막의 스퍼터성막을 종류한 후, 고압리플로를 행하기 직전에 Ar스퍼터/에칭을 행하여, Al산화막을 제거한다. Al산화막은 이외에도, CVD성막된 Ti계 바탕막의 표면에 Ti산화막이 존재하고 있는 경우에 Al-Cu막을 그대로 적층하면, Al-Cu/Ti 계면에 성장하는 수가 있다. 이 경우는 Al-Cu막의 성장 직전에 Ti산화막을 동일한 방법으로 제거함으로써, Al산화막의 성장을 방지한다. 이러한 방법에 의하여, 고압리플로법에 있어서의 도전막의 가열유동성을 높게 유지하여, 접속공을 도전막으로 양호하게 매입한다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 Al-Cu막에 의한 비어홀(viahole)매입에 적용한 실시예 1에 있어서, SiOx충간절연막에 비어흘을 개구한 상태를 나타낸 모식적 단면도, 제2도는 제1도의 비어홀을 피복하는 Ti바탕막과 이 비어홀의 개구를 막는 Al-Cu막을 함께 스퍼터성막한 상태를 나타낸 모식적 단면도.

Claims (20)

  1. 기판상의 절연막에 형성된 요부(recessed portion)의 개구단을 막도록 도전막을 피착시키는 제1공정과, 상기 도전막의 표면에 성장하는 산화막을 제거하는 제2공정과, 상기 도전막을 고압리플로에 의하여 상기 요부에 매입함으로써 배선을 형성하는 제3공정과를 가지는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 요부가 접속공 및/또는 홈부인 반도체장치의 제조방법.
  3. 제2항에 있어서, 상기 접속공이 콘택트홀 또는 비어홀인 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 제2공정에 있어서의 상기 산화막의 제거를 불활성 가스를 사용한 스퍼터/에칭에 의하여 행하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 제2공정에 있어서의 상기 산화막의 제거를 상기 기판의 가열에 의하여 행하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 제2공정에 있어서의 상기 산화막의 제거를 수소플라즈마 처리에 의하여 행하는 반도체장치의 제조방법.
  7. 제1항에 있어서, 상기 도전막이 Al, Cu, Ag의 최소한 1종류를 포함하는 재료로 이루어지는 반도체장치의 제조방법.
  8. 기판상의 절연막에 형성된 요부의 개구프로파일에 따라서 바탕막을 형성하는 제1공정과, 상기 바탕막의 표면에 성장하는 산화막을 제거하는 제2공정과, 상기 요부의 개구단을 막도록 도전막을 피착시키는 제3공정과 상기 도전막을 고압리플로에 의하여 상기 요부에 매입함으로써 배선을 형성하는 제4공정과를 가지는 반도체장치의 제조방법.
  9. 제8항에 있어서, 상기 요부가 접속공 및/또는 홈부인 반도체장치의 제조방법.
  10. 제9항에 있어서, 상기 접속공이 콘택트홀 또는 비어홀인 반도체장치의 제조방법.
  11. 제8항에 있어서, 상기 제2공정에 있어서의 상기 산화막의 제거를 불활성 가스를 사용한 스퍼터/에칭에 의하여 행하는 반도체장치의 제조방법.
  12. 제8항에 있어서, 상기 제2공정에 있어서의 상기 산화막의 제거를 상기 기판의 가열에 의하여 행하는 반도체장치의 제조방법.
  13. 제8항에 있어서, 상기 제2공정에 있어서의 상기 산화막의 제거를 수소플라즈마처리에 의하여 행하는 반도체장치의 제조방법.
  14. 제8항에 있어서, 상기 바탕막이 Ti계 재료의 단층막 또는 복합막으로 이루어지는 반도체장치의 제조방법.
  15. 제8항에 있어서, 상기 제1공정에 있어서의 상기 바탕막의 형성을 CVD에 의하여 행하는 반도체장치의 제조방법.
  16. 제8항에 있어서, 상기 도전막이 Al, Cu, Ag의 최소한 1종류를 포함하는 재료로 이루어지는 반도체장치의 제조방법.
  17. 제8항에 있어서, 상기 제3공정과 상기 제4공정과의 사이에, 상기 도전막의 표면에 성장하는 산화막을 제거하는 공정을 가지는 반도체장치의 제조방법.
  18. 제17항에 있어서, 상기 산화막의 제거를 불활성 가스를 사용한 스퍼터/에칭에 의하여 행하는 반도체장치의 제조방법.
  19. 제17항에 있어서, 상기 산화막의 제거를 상기 기판의 가열에 의하여 행하는 반도체장치의 제조방법.
  20. 제17항에 있어서, 상기 산화막의 제거를 수소플라즈마처리에 의하여 행하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015728A 1995-05-15 1996-05-13 반도체장치의 제조방법 KR960042971A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-115404 1995-05-15
JP11540495 1995-05-15
JP8029598A JPH0936230A (ja) 1995-05-15 1996-02-16 半導体装置の製造方法
JP96-29598 1996-02-16

Publications (1)

Publication Number Publication Date
KR960042971A true KR960042971A (ko) 1996-12-21

Family

ID=26367813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015728A KR960042971A (ko) 1995-05-15 1996-05-13 반도체장치의 제조방법

Country Status (3)

Country Link
US (2) US6306761B1 (ko)
JP (1) JPH0936230A (ko)
KR (1) KR960042971A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510961B2 (en) * 1997-02-14 2009-03-31 Micron Technology, Inc. Utilization of energy absorbing layer to improve metal flow and fill in a novel interconnect structure
JP3221480B2 (ja) 1997-08-22 2001-10-22 日本電気株式会社 半導体装置の製造方法
WO1999045167A1 (en) * 1998-03-06 1999-09-10 Asm America, Inc. Method of depositing silicon with high step coverage
KR100279300B1 (ko) * 1998-05-11 2001-02-01 윤종용 금속 배선 연결 방법
US6547934B2 (en) * 1998-05-18 2003-04-15 Applied Materials, Inc. Reduction of metal oxide in a dual frequency etch chamber
KR100640162B1 (ko) * 1999-06-28 2006-10-31 주식회사 하이닉스반도체 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법
JP2001102580A (ja) * 1999-09-30 2001-04-13 Nec Corp 半導体装置及びその製造方法
US6387791B1 (en) * 2000-12-14 2002-05-14 Bae Systems, Information And Electronic Systems Integration, Inc. Method for manufacturing microscopic canals within a semiconductor
US6576543B2 (en) * 2001-08-20 2003-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively depositing diffusion barriers
US6757971B2 (en) * 2001-08-30 2004-07-06 Micron Technology, Inc. Filling plugs through chemical mechanical polish
KR100475117B1 (ko) * 2002-11-19 2005-03-11 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20050178037A1 (en) * 2004-02-11 2005-08-18 Steven Kunreuther Hangtags for use with an automatic tag attacher/printer
US7164200B2 (en) * 2004-02-27 2007-01-16 Agere Systems Inc. Techniques for reducing bowing in power transistor devices
JP4646547B2 (ja) * 2004-05-28 2011-03-09 株式会社神戸製鋼所 半導体装置のＡｌ系合金配線形成方法
JP2006303063A (ja) * 2005-04-19 2006-11-02 Elpida Memory Inc 半導体装置の製造方法
JP2008172018A (ja) * 2007-01-11 2008-07-24 Elpida Memory Inc 半導体装置及びその製造方法
US8575000B2 (en) 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105441B2 (ja) * 1992-11-30 1995-11-13 日本電気株式会社 半導体装置の製造方法
US5360524A (en) * 1993-04-13 1994-11-01 Rudi Hendel Method for planarization of submicron vias and the manufacture of semiconductor integrated circuits
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法

Also Published As

Publication number Publication date
US6306761B1 (en) 2001-10-23
US20010038886A1 (en) 2001-11-08
JPH0936230A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
KR960042971A (ko) 반도체장치의 제조방법
US5780356A (en) Method for forming metal wire of semiconductor device
KR940016484A (ko) 반도체장치 및 그 제조방법
US5567647A (en) Method for fabricating a gate electrode structure of compound semiconductor device
JPH04142061A (ja) タングステンプラグの形成方法
KR20020005750A (ko) 반도체 디바이스 및 그 제조 방법
US6022800A (en) Method of forming barrier layer for tungsten plugs in interlayer dielectrics
JPH07221181A (ja) 半導体素子の金属配線の形成方法
US6100182A (en) Method for forming metal interconnection of semiconductor device
US5528081A (en) High temperature refractory metal contact in silicon integrated circuits
JP2000091266A (ja) タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。
US6224942B1 (en) Method of forming an aluminum comprising line having a titanium nitride comprising layer thereon
JPH1126582A (ja) 金属薄膜の形成方法
JPH04137731A (ja) 半導体装置の製造方法
US20040180538A1 (en) Method for producing a copper connection
JP2694950B2 (ja) 高融点金属膜の形成方法
JP3119198B2 (ja) 半導体装置の製造方法
JPH1022379A (ja) 半導体装置の製造方法
JPH1154620A (ja) 半導体装置およびその製造方法
KR0156122B1 (ko) 반도체장치의 제조방법
KR920008842B1 (ko) 반도체장치의 금속배선막 도포방법
JPH11284071A (ja) 半導体装置およびその製造方法
KR100406676B1 (ko) 반도체소자의베리어금속층형성방법
JPH0629240A (ja) 半導体装置並びにその製造方法
JPH07130683A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application