CN105225941A - 改善低介电常数材质Kink缺陷的方法 - Google Patents

改善低介电常数材质Kink缺陷的方法 Download PDF

Info

Publication number
CN105225941A
CN105225941A CN201410273595.8A CN201410273595A CN105225941A CN 105225941 A CN105225941 A CN 105225941A CN 201410273595 A CN201410273595 A CN 201410273595A CN 105225941 A CN105225941 A CN 105225941A
Authority
CN
China
Prior art keywords
low
dielectric layer
layer
defect
improve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410273595.8A
Other languages
English (en)
Inventor
吴敏
傅海林
王一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410273595.8A priority Critical patent/CN105225941A/zh
Publication of CN105225941A publication Critical patent/CN105225941A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开的改善低介电常数材质Kink缺陷的方法，通过在金属掩模板一体化刻蚀的结构中，将特定厚度的氧化硅改为一定厚度的SiON，由于SiON的侧面刻蚀速率更接近于低介电常数材质，从而达到保护侧壁，减轻Kink缺陷的目的，进而得到有利于金属阻挡层及Cu后续填充的结构，减少填充和研磨缺陷，提高产品良率，且本发明的改进科学合理，与传统工艺的兼容性较高，实用性强。

Description

改善低介电常数材质Kink缺陷的方法
技术领域
本发明涉及半导体蚀刻工艺技术领域，尤其涉及一种改善低介电常数材质Kink缺陷的方法。
背景技术
随着半导体器件特征尺寸的减小，在55/40纳米以下节点的半导体后段工艺中，半导体后段铜制程取代铝制程，同时低介电常数材质(硅，氧，碳，氢元素组成的SiOCH的黑钻石(blackdiamond，BD)；氮掺杂的碳化硅(NdopedSiC,NDC)等)取代传统的氧化硅成为主流工艺。由于低介电常数材质的多孔率，材质疏松等特性，蚀刻过程中同向性受到严重挑战，即等离子体在垂直向下蚀刻的同时，在侧向上会对介电层造成损伤。在传统的金属掩模板一体化刻蚀(MHMAIOetch)工艺中，由于氧化硅材质的特殊性，其受同向性刻蚀影响较小(即侧向刻蚀速率较小)，而低介电常数材质受同向性刻蚀影响很大(即侧向刻蚀速率较大)，因此在第一介电层(Low-K)和第二介电层(氧化硅)的交界处会形成一个显著的缺陷，称之为“Kink”，它会严重影响后续金属阻挡层(barrier)及Cu的填充效果，进而形成空洞(Void)，影响良率。
如图1所示，102为阻挡层、105为金属掩膜层、106为顶部氧化层，由于第一介电层103的材质为低介电常数材料，其受同向性刻蚀影响很大(侧向刻蚀速率较大)，而第二介电层104的材质为氧化硅，其受同向性刻蚀影响较小(侧向刻蚀速率较小)，因此在刻蚀形成金属沟槽的同时形成Kink缺陷107，由于该Kink缺陷107较为显著，进而严重影响后续阻挡层及Cu的填充效果，进而形成空洞(Void)，影响良率。
因此，如何找到一种有效改善低介电常数材质Kink缺陷的方法成为本领域技术人员致力研究的方向。
中国专利(公开号：CN102881583A)公开了一种改善双大马士革工艺中缺陷的方法，通过在沟槽刻蚀工艺中增加一步在高压力高频射频环境下，以CO/N2混合气体主蚀刻气体的工艺步骤，利用CO吸收主反应气体F的同时，N2在已经开出的沟槽的侧壁上形成C-N保护层，该保护层在后续的刻蚀工艺中，能有效的改善侧墙的Kink或bowing等特定缺陷，进而有利于后续埋层及Cu填充工艺，减少填充和研磨缺陷，提高产品良率。
上述专利虽然改善了侧墙的Kink缺陷，但与本发明改善低介电常数材质Kink缺陷所采取的技术方案并不相同。
发明内容
针对上述存在的问题，本发明公开一种改善低介电常数材质Kink缺陷的方法，以克服现有技术中在传统的金属掩模板一体化刻蚀工艺中，由于氧化硅材质受同向性刻蚀影响较小(侧向刻蚀速率较小)，而低介电常数材质受同向性刻蚀影响很大(侧向刻蚀速率较大)，而在第一介电层(低k介质层)和第二介电层(氧化硅)的交界处形成一个显著的Kink缺陷，从而严重影响后续阻挡层及Cu的填充效果并形成空洞，进而影响良率的问题。
为了实现上述目的，本申请记载了一种改善低介电常数材质Kink缺陷的方法，包括如下步骤：
提供一半导体衬底；
于所述半导体衬底的上表面按照从下至上的顺序依次沉积阻挡层、第一介电层、第二介电层、金属掩膜层以及顶部氧化层；
依次刻蚀所述顶部氧化层、金属掩膜层至第二介电层的上表面形成凹槽；
继续以剩余的顶部氧化层和金属掩膜层为掩膜，刻蚀所述第二介电层至第一介电层中形成沟槽；
其中，第一介电层为低K介质层，第二介电层为抗反射膜。
上述的改善低介电常数材质Kink缺陷的方法，其中，所述第二介电层的材质为SiON。
上述的改善低介电常数材质Kink缺陷的方法，其中，所述第二介电层的厚度为400-800埃。
上述的改善低介电常数材质Kink缺陷的方法，其中，采用化学气相沉积法沉积所述阻挡层、第一介电层、第二介电层和所述顶部氧化层。
上述的改善低介电常数材质Kink缺陷的方法，其中，采用物理气相沉积法沉积所述金属掩膜层。
上述的改善低介电常数材质Kink缺陷的方法，其中，所述阻挡层的材质为掺氮的碳化硅。
上述的改善低介电常数材质Kink缺陷的方法，其中，所述第一介电层的材质为SiOCH。
上述的改善低介电常数材质Kink缺陷的方法，其中，所述金属掩膜层的材质为TiN。
上述的改善低介电常数材质Kink缺陷的方法，其中，所述顶部氧化层的材质为SiO2。
上述的改善低介电常数材质Kink缺陷的方法，其中，所述方法还包括：继续于所述沟槽中填充金属的步骤。
上述发明具有如下优点或者有益效果：
本发明公开的改善低介电常数材质Kink缺陷的方法，通过在一体化刻蚀(MHMAIOEtch)的结构中，将特定厚度的氧化硅改为一定厚度的SiON(DielectricAnti-ReflectiveCoating，简称DARC)，由于SiON的侧面刻蚀速率更接近于低介电常数材质，从而达到保护侧壁，减轻Kink缺陷的目的，进而得到有利于金属阻挡层(barrier)及Cu后续填充的结构，减少填充和研磨缺陷，提高产品良率。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明背景技术中低介电常数材质Kink缺陷的结构示意图；
图2-9是本发明实施例中改善低介电常数材质Kink缺陷的方法的流程结构示意图；
图10为图9中A处的局部放大图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
图2-9是本发明实施例中改善低介电常数材质Kink缺陷的方法的流程结构示意图；如图2-9所示：
本发明涉及一种改善低介电常数材质Kink缺陷的方法，包括如下步骤：
步骤S1，提供一半导体衬底1，该半导体衬底1中可以为已经形成有半导体结构的衬底，优选的，该半导体衬底1中已经形成有底部金属(图中未示出)，如图2所示的结构。
步骤S2，采用化学气相沉积法(CVD)沉积阻挡层2覆盖该半导体衬底1的上表面，优选的，该阻挡层2的材质为掺氮的碳化硅(NdopedSiC,NDC)，如图3所示的结构。
步骤S3，继续采用化学气相沉积法沉积第一介电层3覆盖上述阻挡层2的上表面，该第一介电层3为低介电常数层(即采用低介电常数材质)，具体的，该第一介电层3的材质为硅，氧，碳，氢元素组成的SiOCH的黑钻石(blackdiamond,BD)，也可以说，该第一介电层3的材质为SiOCH，如图4所示的结构。
步骤S4，继续采用化学气相沉积法沉积第二介电层4覆盖上述第一介电层3的上表面，在本发明的实施例中，该第二介电层4为抗反射膜，优选的，该第二介电层4的材质为SiON，由于该SiON与上述第一介电层3采用的低介电常数材质的侧面刻蚀速率接近，从而在后续刻蚀的过程中达到保护侧墙，减轻Kink缺陷的目的，如图5所示的结构。
在本发明的实施例中，上述第二介电层4的厚度为400-800埃(例如400埃、500埃、600埃或者800埃等)。
步骤S5，采用物理气相沉积法(PVD)沉积金属掩膜层5覆盖上述第二介电层4的上表面，优选的，该金属掩膜层5的材质为TiN，如图6所示的结构。
步骤S6，继续采用化学气相沉积法沉积顶部氧化层6覆盖上述金属掩膜层5的上表面，优选的，该顶部氧化层6的材质为二氧化硅，如图7所示的结构。
步骤S7，于上述顶部氧化层6的上表面旋涂一层光刻胶，经曝光、显影后，形成具有凹槽图形的光阻，以该光阻为掩膜，依次刻蚀上述顶部氧化层6、金属掩膜层5至第二介电层4的上表面形成凹槽，然后去除光阻，如图8所示的结构。
步骤S8，继续以剩余的顶部氧化层6＇和剩余的金属掩膜层5＇为掩膜，刻蚀上述第二介电层4＇至第一介电层3＇中形成沟槽，如图9所示的结构。
图10为图9中A处的局部放大图；如图10所示，与传统技术中金属掩膜板一体化刻蚀低k介质层形成的Kink缺陷107相比(如图1所示)，本实施例中的第二介电层4的材质采用SiON，其形成的Kink缺陷7明显得到改善，提高低介电常数材质刻蚀工艺窗口的同时，有效提高了后续barrier及Cu的填充能力。
步骤S9，继续于上述沟槽中形成金属阻挡层和填充Cu。
综上所述，本发明公开的改善低介电常数材质Kink缺陷的方法，通过在金属掩模板一体化刻蚀的结构中，将特定厚度的氧化硅改为一定厚度的SiON，由于SiON的侧面刻蚀速率更接近于低介电常数材质，从而达到保护侧壁，减轻Kink缺陷的目的，进而得到有利于金属阻挡层及Cu后续填充的结构，减少填充和研磨缺陷，提高产品良率，且本发明的改进科学合理，与传统工艺的兼容性较高，实用性强。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种改善低介电常数材质Kink缺陷的方法，其特征在于，包括如下步骤：
提供一半导体衬底；
于所述半导体衬底的上表面按照从下至上的顺序依次沉积阻挡层、第一介电层、第二介电层、金属掩膜层以及顶部氧化层；
依次刻蚀所述顶部氧化层、金属掩膜层至第二介电层的上表面形成凹槽；
继续以剩余的顶部氧化层和金属掩膜层为掩膜，刻蚀所述第二介电层至第一介电层中形成沟槽；
其中，第一介电层为低K介质层，第二介电层为抗反射膜。
2.如权利要求1所述的改善低介电常数材质Kink缺陷的方法，其特征在于，所述第二介电层的材质为SiON。
3.如权利要求1所述的改善低介电常数材质Kink缺陷的方法，其特征在于，所述第二介电层的厚度为400-800埃。
4.如权利要求1所述的改善低介电常数材质Kink缺陷的方法，其特征在于，采用化学气相沉积法沉积所述阻挡层、第一介电层、第二介电层和所述顶部氧化层。
5.如权利要求1所述的改善低介电常数材质Kink缺陷的方法，其特征在于，采用物理气相沉积法沉积所述金属掩膜层。
6.如权利要求1所述的改善低介电常数材质Kink缺陷的方法，其特征在于，所述阻挡层的材质为掺氮的碳化硅。
7.如权利要求1所述的改善低介电常数材质Kink缺陷的方法，其特征在于，所述第一介电层的材质为SiOCH。
8.如权利要求1所述的改善低介电常数材质Kink缺陷的方法，其特征在于，所述金属掩膜层的材质为TiN。
9.如权利要求1所述的改善低介电常数材质Kink缺陷的方法，其特征在于，所述顶部氧化层的材质为SiO2。
10.如权利要求1所述的改善低介电常数材质Kink缺陷的方法，其特征在于，所述方法还包括：继续于所述沟槽中填充金属的步骤。
CN201410273595.8A 2014-06-18 2014-06-18 改善低介电常数材质Kink缺陷的方法 Pending CN105225941A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410273595.8A CN105225941A (zh) 2014-06-18 2014-06-18 改善低介电常数材质Kink缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410273595.8A CN105225941A (zh) 2014-06-18 2014-06-18 改善低介电常数材质Kink缺陷的方法

Publications (1)

Publication Number Publication Date
CN105225941A true CN105225941A (zh) 2016-01-06

Family

ID=54994822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410273595.8A Pending CN105225941A (zh) 2014-06-18 2014-06-18 改善低介电常数材质Kink缺陷的方法

Country Status (1)

Country Link
CN (1) CN105225941A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807262A (zh) * 2017-05-05 2018-11-13 联芯集成电路制造(厦门)有限公司 改善低介电材料层与氮氧化硅层之间介面的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022361A1 (en) * 2000-08-19 2002-02-21 Won-Jin Kim Metal via contact of a semiconductor device and method for fabricating the same
CN102881639A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种改善双大马士革工艺中kink缺陷的方法
CN103367225A (zh) * 2012-03-29 2013-10-23 中芯国际集成电路制造(上海)有限公司 沟槽制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022361A1 (en) * 2000-08-19 2002-02-21 Won-Jin Kim Metal via contact of a semiconductor device and method for fabricating the same
CN103367225A (zh) * 2012-03-29 2013-10-23 中芯国际集成电路制造(上海)有限公司 沟槽制备方法
CN102881639A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种改善双大马士革工艺中kink缺陷的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807262A (zh) * 2017-05-05 2018-11-13 联芯集成电路制造(厦门)有限公司 改善低介电材料层与氮氧化硅层之间介面的方法
CN108807262B (zh) * 2017-05-05 2022-04-22 联芯集成电路制造(厦门)有限公司 改善低介电材料层与氮氧化硅层之间介面的方法

Similar Documents

Publication Publication Date Title
CN106558531B (zh) 半导体结构及其制造方法
US8507355B2 (en) Manufacturing method of a high performance metal-oxide-metal
CN103377913A (zh) 开口的形成方法
CN105575887A (zh) 互连结构的形成方法
US9484263B1 (en) Method of removing a hard mask on a gate
CN102637590A (zh) 一种双应力薄膜的制备方法
US9502346B2 (en) Integrated circuit with a sidewall layer and an ultra-thick metal layer and method of making
CN103337476A (zh) 一种减小铜互连沟槽关键尺寸的方法
CN105225941A (zh) 改善低介电常数材质Kink缺陷的方法
CN104465506B (zh) 铜互连中空气隙的形成方法
CN102148216B (zh) 用于互连工艺的半导体结构及其制造方法
CN104051324A (zh) 金属互连结构的形成方法
CN103367225A (zh) 沟槽制备方法
JP2008166374A (ja) 絶縁膜形成方法
CN103996603A (zh) 自对准双层图形半导体结构的制作方法
CN104733373A (zh) 一种半导体器件的制造方法
CN104810277B (zh) 一种晶圆表面平坦化工艺
CN103646911A (zh) 减小金属层刻蚀损伤的方法
CN103779267B (zh) 一种半导体结构的形成方法
KR102450406B1 (ko) 로우-k 스페이서를 제공하는 방법
CN102881583A (zh) 一种改善双大马士革工艺中缺陷的方法
US8354341B2 (en) Method for forming an interconnect structure
US20140091477A1 (en) System and method for chemical-mechanical planarization of a metal layer
CN102820258A (zh) 一种具有超低介电常数层的铜双大马士革结构的方法
CN104112698B (zh) 一种硬掩膜叠层结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160106

RJ01 Rejection of invention patent application after publication