JP2008166374A - 絶縁膜形成方法 - Google Patents

絶縁膜形成方法 Download PDF

Info

Publication number
JP2008166374A
JP2008166374A JP2006352065A JP2006352065A JP2008166374A JP 2008166374 A JP2008166374 A JP 2008166374A JP 2006352065 A JP2006352065 A JP 2006352065A JP 2006352065 A JP2006352065 A JP 2006352065A JP 2008166374 A JP2008166374 A JP 2008166374A
Authority
JP
Japan
Prior art keywords
insulating film
film
dielectric constant
low dielectric
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006352065A
Other languages
English (en)
Inventor
Osamu Yamazaki
治 山崎
Takahiro Kotabe
隆宏 小田部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006352065A priority Critical patent/JP2008166374A/ja
Priority to US12/003,464 priority patent/US20080160782A1/en
Publication of JP2008166374A publication Critical patent/JP2008166374A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 膜強度の強化と、膜中の水分或いはＯＨ基の脱離とを効率的に実行可能な絶縁膜の形成方法を提供する。
【解決手段】 所定の原料ガス雰囲気下で第２低誘電率絶縁膜８を所望膜厚より薄い膜厚分成膜し、その後、大気暴露することなく、第２低誘電率絶縁膜８の成膜工程と同一基板温度、同一圧力下でＯ２ガス処理を施し、第２低誘電率絶縁膜８中の残存未反応原料の脱離処理、終端化処理、或いは膜中に吸着形成されたＯＨ基の脱離処理を行う。その後、第２キャップ絶縁膜１１を成膜する。以下、第２低誘電率絶縁膜と第２キャップ絶縁膜との膜厚合計が所望膜厚になるまで、第２低誘電率絶縁膜成膜工程、残存未反応原料脱離工程、及び第２キャップ絶縁膜成膜工程を複数回繰り返して行う。
【選択図】 図４

Description

本発明は、絶縁膜特性を改善するための絶縁膜形成方法に関するものである。
近年、素子の微細化・高速化に伴い、配線間の間隔が短縮化されてきている。配線間の間隔が短縮化されると、配線の間隔に反比例する配線間容量Ｃの大きさは増大する。配線間容量Ｃが増大すると、配線におけるＲＣ信号遅延が増大するという問題があるため、誘電率εを低下させることで配線間容量Ｃを低下させるべく（配線間容量Ｃは誘電率εに比例する）、層間絶縁膜に低誘電体材料（ｌｏｗ−ｋ材料）が採用されている。更に、誘電率を低下させるべく、層間絶縁膜を多孔質にする方法や（例えば特許文献１、特許文献２参照）が従来より用いられている。
しかしながら、このような低誘電率材料で形成される層間絶縁膜（低誘電率絶縁膜）は、フッ素ドープの酸化膜で絶縁膜を形成する場合に比べヤング率で規定される機械的強度が１５％以下程度にまで低下するという問題がある。このため、その界面、特にチップのコーナー部から当該層間絶縁膜が剥離しやすいという問題があった。これは、低誘電率絶縁膜の密度が低いことによる密着強度の弱さや、ダイシング時にチップにダメージが与えられることに起因する。このようなアセンブリ時やその後の実装時、或いは製品使用時に発生する層間絶縁膜剥がれはＬＳＩ故障の原因となる。
このような低誘電率絶縁膜の品質を改善する方法として、成膜後に紫外光の照射、或いはプラズマ処理を行うことで膜中の架橋を強化することで絶縁膜を強化する方法が開示されている（例えば特許文献３、特許文献４参照）。
特公平１０−０９２８０４号公報 特開平９−２３２３０２号公報 特開２００６−１６５５７３号公報 特開２００６−０８６４４９号公報
上記特許文献３、特許文献４に記載の方法によれば、絶縁膜形成過程において絶縁膜内に残存する残存未反応原料の脱離、絶縁膜内に存在する未結合手（ダングリングボンド）の終端化、或いは当該ダングリングボンドに吸着されたＯＨ基の脱離の内の少なくとも何れかの処理が行われて膜中の架橋結合が強化されるため、絶縁膜の強化と膜内の脱水処理とを併せて行うことができる。
しかしながら、上記特許文献３或いは特許文献４に記載の方法は、絶縁膜の成膜後に紫外光照射処理或いはプラズマ処理が行われる構成であるため、絶縁膜表面から膜内部に進むに従い脱離の能力が低下し、当該箇所においては反応原料、Ｓｉ−Ｃ或いはＳｉ−Ｈ等のダングリングボンドが存在することで膜強度を十分高めることができず、又、この残存未反応原料や未結合手が膜内のＯＨ基と結合して水分を含むことで特性の劣化を招く恐れがある。
本発明は、上記の問題点に鑑み、膜強度の強化と、膜中の水分・ＯＨ基の脱離とが効率的に実行可能な絶縁膜の形成方法を提供することを目的とする。
上記目的を達成するための本発明に係る絶縁膜形成方法は、基板上に絶縁膜を形成する工程において、第１絶縁膜を所望膜厚より薄い膜厚分成膜する第１工程と、前記第１工程終了後に、大気暴露することなく、前記第１絶縁膜中の残存未反応原料の脱離処理、前記第１絶縁膜の未結合手の終端化処理、又は前記第１絶縁膜中に吸着したＯＨ基の脱離処理の内の少なくとも一処理を誘起させる第２工程と、を有し、前記第１絶縁膜が前記所望膜厚分堆積されるまで前記第１工程及び前記第２工程を複数回繰り返し行うことを第１の特徴とする。
本発明に係る絶縁膜形成方法の上記第１の特徴によれば、第１絶縁膜の堆積に係る第１工程と、第１絶縁膜中に形成される残存未反応原料の脱離処理等が大気暴露されることなく実行されることで、大気中の水分が残存未反応原料に吸着する恐れがない。又、第１工程と第２工程とを複数回繰り返し実行することで、所望膜厚堆積後の第１絶縁膜表面近傍だけでなく、成膜された第１絶縁膜の深さ方向の全領域に亘って脱離処理或いは終端化処理が施されるため、表面近傍だけでなく深い位置においても膜の強化と脱水処理が行われ、膜品質を高めることができる。特に、前記第１絶縁膜が低誘電率の絶縁膜である場合には、本発明に係る絶縁膜形成方法を用いて成膜することで膜品質が高められるため、前記第１絶縁膜が層間絶縁膜として利用されているＬＳＩにおいて、アセンブリ時や、その後の実装時或いは製品使用時に層間絶縁膜が剥離するという問題を改善することができる。
従って、上記第１の特徴に基づく絶縁膜形成方法を用いて成膜された低誘電率絶縁膜を下層配線と上層配線との間に形成される層間絶縁膜とすることにより、信号遅延の抑制と層間絶縁膜の品質の上昇とを両立した集積度の高いＬＳＩを製造することが可能となる。
又、本発明に係る絶縁膜形成方法は、上記第１の特徴に加えて、前記第２工程が、熱処理、紫外光照射処理、又はプラズマ処理の少なくとも一処理を施す工程であることを第２の特徴とする。
本発明に係る上記第２の特徴によれば、第２工程によって、前記第１絶縁膜中の残存未反応原料の脱離処理、前記第１絶縁膜の未結合手の終端化処理、又は前記第１絶縁膜中に吸着したＯＨ基の脱離処理の内の少なくとも一処理が誘起され、これによって第１絶縁膜の強化と膜内の脱水とが行われることで品質の高い絶縁膜を形成することができる。
又、本発明に係る絶縁膜形成方法は、上記第１又は第２の特徴に加えて、前記第２工程が、ＮＨ３、Ｎ２、Ｈｅ、Ｏ２、Ｈ２、Ａｒ、又は前記第１工程で利用される原料ガスの何れかのガス雰囲気下で行われる工程であることを第３の特徴とする。
又、本発明に係る絶縁膜形成方法は、上記第１〜第３の何れか一の特徴に加えて、前記第２工程が、前記第１工程と同一温度又は同一圧力下で行われる工程であることを第４の特徴とする。
本発明に係る絶縁膜形成方法の上記第４の特徴によれば、第１工程に引き続き同一の条件で脱離処理或いは終端化処理が実行されるため、処理能力を低下させることなく高効率な処理の実現が可能となる。
又、本発明に係る絶縁膜形成方法は、上記第１〜第４の何れか一の特徴に加えて、前記第１工程と同一反応室内で行われる工程であることを第５の特徴とする。
第１工程と第２工程とが同一の反応室内で実行されない場合、第１工程終了後に処理対象となる半導体基板を移動させる必要があり、かかる移動中に雰囲気ガスにＯＨ基、或いは水分が含まれている場合には、これらが残存未反応原料或いはダングリングボンドに吸着される可能性がある。しかしながら、本発明に係る絶縁膜形成方法の上記第３の特徴によれば、第１工程と第２工程との間で処理対象となる半導体基板の移動を伴わないので、絶縁膜内に水分或いはＯＨ基が吸着することを更に防止することができる。更に、第２工程を行うための専用装置を準備する必要がないため、製造コストを低廉化することができる。
又、本発明に係る絶縁膜形成方法は、上記第１〜第５の何れか一の特徴に加えて、前記第２工程終了後に、第２絶縁膜を成膜する第３工程を有し、前記第１絶縁膜及び前記第２絶縁膜の総膜厚が前記所望膜厚分堆積されるまで前記第１工程、前記第２工程、及び前記第３工程を大気暴露することなく複数回繰り返し行うことを第６の特徴とする。
本発明に係る絶縁膜形成方法の上記第６の特徴によれば、第１絶縁膜と第１絶縁膜との間に堆積される第２絶縁膜によって、第２工程で脱離された残存未反応原料又はＯＨ基の再吸着が防止されるため、第１絶縁膜内にＯＨ基が吸着されることを防止する効果を更に高めることができる。
又、本発明に係る絶縁膜形成方法は、上記第６の特徴に加えて、前記第３工程で成膜される前記第２絶縁膜の膜厚が、直前の前記第１工程で成膜される前記第１絶縁膜の膜厚よりも薄いことを第７の特徴とする。
又、本発明に係る絶縁膜形成方法は、上記第６又は第７の特徴に加えて、前記第２工程が、ＮＨ３、Ｎ２、Ｈｅ、Ｏ２、Ｈ２、Ａｒ、前記第１工程で利用される原料ガス、又は前記第３工程で利用される原料ガスの何れかのガス雰囲気下で行われる工程であることを第８の特徴とする。
本発明の構成によれば、膜強度が強化され、且つ、膜中の水分・ＯＨ基が効率的に脱離された絶縁膜を形成することが可能となる。
以下において、本発明に係る絶縁膜形成方法（以下、適宜「本発明方法」と記載）の実施形態について図面を参照して説明する。尚、以下では、本発明方法の利用態様の一例として、本発明方法を用いて絶縁膜を形成する工程を含む配線工程を例に挙げて説明する。
図１〜図３は本発明方法を用いて絶縁膜を形成する工程を含む多重配線構造体の各工程に係る概略断面構造図であり（紙面の都合上３図面に分けて図示している）、図４は本発明方法に基づく工程に係るフローチャートである。以下の文中の各ステップは、図４に示されるフローチャート内の各ステップを表すものとする。又、図１〜図３に示される各概略断面構造図は模式的に図示されたものであり、実際の構造の寸法の縮尺と図面の縮尺とは必ずしも一致するものではない。尚、図４におけるフローチャートは、本発明方法と直接的に関係のある層間絶縁膜形成工程についてのみ記載している。
まず、図１（ａ）に示されるように、半導体基板上に絶縁膜（例えばＳｉＯ２膜）を堆積し、下地絶縁膜１を形成する。次に、第１バリア絶縁膜２、第１低誘電率絶縁膜３、第１キャップ絶縁膜４を順次成膜する。例えば、比誘電率が３．５程度のＳｉＣ膜を例えばプラズマＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により膜厚２５ｎｍ程度堆積することで第１バリア絶縁膜２を形成し、比誘電率が２．５程度のＳｉＯＣ膜をプラズマＣＶＤ法により膜厚２００〜３００ｎｍ程度堆積することで第１低誘電率絶縁膜３を形成し、比誘電率が４．２程度のＳｉＯ２膜をプラズマＣＶＤ法により膜厚２０〜１００ｎｍ程度堆積することで第１キャップ絶縁膜４を形成するものとすることができる。
次に、図１（ｂ）に示されるように、後に下層配線となる形状にパターニングされた第１レジストマスク２１をマスクとして第１キャップ絶縁膜４及び第１低誘電率絶縁膜３をエッチングすることでトレンチ１０を形成する。このとき、第１バリア絶縁膜２はエッチングせず残存させる（エッチングストッパー膜として機能する）。その後、第１レジストマスク２１を除去した後、残渣物を除去するために洗浄処理を施す。
次に、図１（ｃ）に示されるように、第１キャップ絶縁膜４をハードマスクとして第１バリア絶縁膜２をエッチング除去し、下地絶縁膜１の上面を露出させる。
次に、図１（ｄ）に示されるように、例えばＴａ／ＴａＮで構成される第１バリアメタル膜５をスパッタリング法によって全面に膜厚５ｎｍ〜１０ｎｍ程度成膜した後、第１配線材料膜６を全面に成膜する。第１配線材料膜６としては、例えばＣｕ膜を膜厚５００ｎｍ程度堆積させるものとすることができる。このとき、スパッタリング法によるシードＣｕ膜堆積後、電界メッキ法によってＣｕ膜を堆積してトレンチ１０内を完全にＣｕ膜で充填する構成とすることができる。
次に、図１（ｅ）に示されるように、第１キャップ絶縁膜４上に堆積された第１配線材料膜６及び第１バリアメタル膜５を例えばＣＭＰ法（Chemical Mechanical Polishing：化学的機械研磨法）により研磨除去し、その表面を平坦化する。これによって、トレンチ１０内に下層配線が形成される（ステップ＃１）。
次に、図１（ｆ）に示されるように、第１キャップ絶縁膜４、第１バリアメタル膜５、及び第１配線材料膜６を含む全面を被覆するように、第２バリア絶縁膜７を成膜し（ステップ＃２）、更にその上層に第２低誘電率絶縁膜８を成膜する（ステップ＃３）。ここで、第２バリア絶縁膜７は、第１バリア絶縁膜２と同一の材料を同一の膜厚（２５ｎｍ）程度堆積して形成されるものとして構わない。又、第２低誘電率絶縁膜８は、第１低誘電率絶縁膜３と同一の材料（ＳｉＯＣ膜）で構成されるものとして良く、この場合例えば基板温度４００℃、周波数１３．５６ＭＨｚのＲＦ電圧印加、圧力１Ｔｏｒｒの条件下で、モノメチルシラン（ＳｉＨ３ＣＨ３）等の有機シランとＮ２Ｏ又はＯ２を原料ガスとするプラズマＣＶＤ法で形成されるものとすることができる。尚、このとき成膜する第２低誘電率絶縁膜８の膜厚は、第１配線材料膜６と、後工程において第１配線材料膜６の上層部に形成する第２配線材料膜との間に形成すべき層間絶縁膜の膜厚（以下、適宜「所望膜厚」と記載）より少ない膜厚であるものとし、例えば前記所望膜厚の１／３程度とすることができる。この所望膜厚は例えば３００ｎｍ〜４００ｎｍ程度とすることができる。
次に、ステップ＃３に係る成膜工程と同一基板温度、同一圧力下で、Ｏ２ガス処理を施す（ステップ＃４）。このガス処理により、ステップ＃３において成膜された第２低誘電率絶縁膜８内に残存する未反応原料、Ｓｉ−Ｃ、Ｓｉ−Ｈ等の未結合手（ダングリングボンド）、或いはダングリングボンドに吸着されたＯＨ基の脱離の内の少なくとも何れかが誘起され、図１（ｇ）に示されるように安定的な低誘電率絶縁膜９が形成される（以下では単に「第２低誘電率絶縁膜９」と記載する）。
次に、図１（ｈ）に示されるように、ステップ＃３及びステップ＃４における処理と同一基板温度、同一圧力下で、第２キャップ絶縁膜１１を成膜する（ステップ＃５）。このとき、例えばトリメチルシラン（ＳｉＨ（ＣＨ３）３）を原料ガスとしてプラズマＣＶＤ法により膜厚１０ｎｍ程度堆積することで第２キャップ絶縁膜１１を形成するものとすることができる。
次に、図２（ａ）に示されるように、ステップ＃３で第２低誘電率絶縁膜８を成膜したのと同様に第２低誘電率絶縁膜１２を成膜する。このときに堆積する膜厚は、ステップ＃３で堆積された第２低誘電率絶縁膜８の膜厚と略同程度として構わない。その後、図２（ｂ）に示されるように、ステップ＃４と同様にＯ２ガス処理を施して第２低誘電率絶縁膜１２の残存未反応原料の脱離、ダングリングボンドの終端化、或いはダングリングボンドに吸着されたＯＨ基の脱離の内の少なくとも何れかを誘起させた後、図２（ｃ）に示されるように、ステップ＃５と同様の方法により、略同程度の膜厚の第２キャップ絶縁膜１４を成膜する。以下、同様にステップ＃３〜ステップ＃５に係る各工程をこの順に繰り返すことで（図２（ｄ）、（ｅ）、（ｆ）参照）、残存未反応原料の脱離処理が行われた第２低誘電率絶縁膜（９、１３、１６）と第２キャップ絶縁膜（１１、１４、１７）とが交互に積層された絶縁膜層が形成される。尚、このステップ＃３〜ステップ＃５に係る各工程は、第２低誘電率絶縁膜と第２キャップ絶縁膜とで構成される絶縁膜層の合計膜厚が前記所望膜厚になるまで（ステップ＃６でＮｏ）、大気暴露されることなく同一反応室内において繰り返し行われるものとして良い。このとき、既に堆積された前記合計膜厚が所望膜厚に近い場合には、その後に堆積する第２低誘電率絶縁膜或いは第２キャップ絶縁膜の膜厚を適宜調整して合計膜厚を所望膜厚程度にするものとして良い。
第２低誘電率絶縁膜と第２キャップ絶縁膜の合計膜厚が所望膜厚に達すると（ステップ＃６でＹｅｓ）、上層配線の形成工程へ移行する（ステップ＃７）。即ち、まず図３（ａ）に示されるように、後に配線間電極となる形状にパターニングされた第２レジストマスク２２をマスクとして第２低誘電率絶縁膜（９、１３、１６）及び第２キャップ絶縁膜（１１、１４、１７）をエッチングすることで第１配線材料膜６の上部位置にビアホール２０を形成する。このとき、第２バリア絶縁膜７はエッチングせず残存させる（エッチングストッパー膜として機能する）。その後、第２レジストマスク２２を除去した後、残渣物を除去するために洗浄処理を施す。
次に、図３（ｂ）に示されるように、第２キャップ絶縁膜１７をハードマスクとして第２バリア絶縁膜７をエッチング除去し、第１配線材料膜６の上面を露出させる。
次に、図３（ｃ）に示されるように、第１バリアメタル膜５と同様に例えばＴａ／ＴａＮで構成される第２バリアメタル膜１８をスパッタリング法によって全面に膜厚５ｎｍ〜１０ｎｍ程度成膜した後、第２配線材料膜１９を全面に成膜する。第２配線材料膜１９としては、第１配線材料膜６と同様に例えばＣｕ膜を膜厚５００ｎｍ程度堆積させるものとすることができ、かかる成膜工程によってビアホール２０が第２配線材料膜１９で充填される。その後、図３（ｄ）に示されるように第２キャップ絶縁膜１７上に堆積された第２配線材料膜１９及び第２バリアメタル膜１８を例えばＣＭＰ法により研磨除去し、その表面を平坦化する。これによって、ビアホール２０内に配線間電極が形成される。
以下、更に上層に配線層を形成する場合には、上述したステップ＃２〜ステップ＃６の各工程、並びに上部配線形成工程（上述の第２配線材料膜１９形成工程）を繰り返すものとすれば良い。
上述した本発明方法によれば、絶縁膜の成膜工程と、残存未反応原料の脱離、ダングリングボンドの終端化、或いはダングリングボンドに吸着形成されたＯＨ基の脱離処理の内の少なくとも何れかの処理（以下、「残存未反応原料の脱離処理等」と総称する）とが同一装置内において大気暴露されることなく実行されるため、大気中の水分或いはＯＨ基が残存未反応原料或いはダングリングボンドに吸着する恐れがない。又、所望膜厚の絶縁膜を堆積した後に残存未反応原料の脱離処理等を実行する場合には、膜表面近傍の領域においては当該処理の効果が示されるものの、絶縁膜の深さ方向に進むにつれ脱離或いは終端化能力が低下し、この結果、残存未反応原料、ダングリングボンド、或いはダングリングボンドに吸着形成されたＯＨ基が未だ膜内に残存する場合がある。この場合、絶縁膜内部に残存する未反応原料或いはダングリングボンドの存在によって絶縁膜の機械的強度が十分に確保できない可能性があり、更には、ダングリングボンドに吸着形成されたＯＨ基、或いは後のプロセス過程に残存未反応原料又はダングリングボンドに吸着されるＯＨ基の存在によって絶縁膜内に水分を含有させ、この水分がデバイス特性の劣化を誘発する可能性がある。しかしながら、本発明方法のように、上層配線となる第２配線材料膜１９と下層配線となる第１配線材料膜６との間に形成される低誘電率絶縁膜は、複数回に分けて残存未反応原料の脱離処理が施された状態で成膜されている（９、１３、１６）ため、成膜された絶縁膜の深さ方向の全領域に亘って残存未反応原料の脱離処理等が施された状態である。従って、下層配線形成位置に近い位置に形成される低誘電率絶縁膜内においても未反応原料或いはダングリングボンドを十分脱離或いは終端化させることができるため、絶縁膜の強化と膜内の脱水処理とを十分に行うことができる。これによって、従来の方法よりも更に絶縁膜の品質を向上させることができる。
又、本発明方法によれば、第２低誘電率絶縁膜と第２低誘電率絶縁膜との間に第２キャップ絶縁膜を成膜する（ステップ＃５）ことで、脱離された未反応原料或いはＯＨ基の再吸着を防止する効果を有するため、絶縁膜の強化と膜内の脱水処理とを更に高めることができる。
［別実施形態］
以下、別実施形態について説明する。
〈１〉 上述の実施形態では、ステップ＃４で、成膜された第２低誘電率絶縁膜に対しＯ２ガスで処理を行うことで残存未反応原料の脱離、ダングリングボンドの終端化、或いはダングリングボンドに吸着形成されたＯＨ基の脱離処理の内の少なくとも何れかの処理（以下、「残存未反応原料の脱離処理等」と略記する）を誘起させる構成としたが、Ｈ２ガス雰囲気下でプラズマ処理を行うことで残存未反応原料の脱離処理等を誘起させる構成としても構わない。この場合、第２低誘電率絶縁膜に形成されるダングリングボンドは水素により終端化されることとなる。又、ＮＨ３、Ｎ２、Ｈｅ、Ａｒ等のガス雰囲気下、或いは第２低誘電率絶縁膜の成膜工程に用いられるガス雰囲気下で同様の処理を行うことで残存未反応原料の脱離処理等を誘起させる構成としても良い。
又、上述の実施形態では、ステップ＃４においてプラズマ処理が行われるものとしたが、上記のガス雰囲気下で熱処理或いは紫外光の照射処理を行うことで残存未反応原料の脱離処理等を誘起させるものとしても構わない。例えば熱処理を行う場合、基板温度を３５０℃〜６５０℃として３０秒〜６０秒間程度熱処理を行うものとすれば良い。又、紫外光の照射処理を行う場合、現時点ではＣＶＤ法による絶縁膜堆積処理と紫外光の照射処理とを同一の装置（チャンバー）内で実施可能な処理装置が存在しないが、かかる装置が存在する状況下においては、波長１００〜４００ｎｍで照射パワーを１０〜１００ｍＷ／ｃｍ２程度（ＣＶＤ装置から一旦取り出した後に紫外光照射装置によって紫外光を照射して離脱処理を行う場合と同等の条件）として紫外光の照射を行うものとすれば良い。このような条件下で熱処理或いは紫外光照射処理を行うことで、第２低誘電率絶縁膜の残存未反応原料の脱離或いは終端化処理が行われる。
〈２〉 上述の実施形態で用いた各絶縁膜並びに各配線材料膜の材料は一例であって、これらに限定されるものではない。例えば、第１低誘電率絶縁膜及び第２低誘電率絶縁膜として、ＳｉＯＦ、ＳｉＯＣＦ、ＳｉＣＦ、ＳｉＣＯ、ＳｉＣＨ、ＳｉＣＯＨ、或いは多孔性を有するＳｉＯ２を利用するものとしても構わない。この場合、各絶縁膜形成に応じた原料ガス（例えば、Ｓｉ（ＣＨ３）４、Ｓｉ（ＯＣ２Ｈ５）４、（ＣＨ３）３ＳｉＮＨＳｉ（ＣＨ３）３、−［Ｓｉ（ＣＨ３）２Ｏ］４−、ＣＦｘ等）を利用するものとする。
更に、上述の実施形態では、層間絶縁膜として低誘電率絶縁膜を利用する場合について説明を行ったが、上述した絶縁膜形成時に残存未反応原料の脱離処理等を誘起させる処理を行う本発明に係る絶縁膜形成方法は、低誘電率絶縁膜の形成に限定されるものではなく、一般的な層間絶縁膜であるシリコン酸化膜を成膜する場合や、シリコン酸化膜よりも誘電率の高いいわゆる高誘電率絶縁膜（ｈｉｇｈ−ｋ膜）を成膜する場合にも利用可能である。例えば、ステップ＃３において基板温度４００℃，周波数１３．５６ＭＨｚのＲＦ電圧印加、圧力１Ｔｏｒｒの条件下でテトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４）を原料ガスとするプラズマＣＶＤ法によってＳｉＯ２を所望膜厚の１／３程度成膜するものとしても良い。
〈３〉 上述の実施形態では、ステップ＃４における残存未反応原料の脱離処理等の誘起実行後、第２キャップ絶縁膜を成膜するものとしたが、第２キャップ絶縁膜を成膜することなく、引き続き第２低誘電率絶縁膜を成膜するものとしても構わない。即ち、この場合、第２低誘電率絶縁膜が所望膜厚に達するまで、第２低誘電率絶縁膜の成膜工程（ステップ＃３）と残存未反応原料の脱離処理工程（ステップ＃４）とが繰り返し実行されることとなる。この場合においても、第２低誘電率絶縁膜は複数回に分けて残存未反応原料の脱離処理が施された状態で成膜されているため、成膜された絶縁膜の深さ方向の全領域に亘って残存未反応原料の脱離処理等が施された状態であり、絶縁膜の強化及び膜内の脱水処理を深さ方向に亘って行うことができる。但し、ステップ＃４終了後にステップ＃５を実行する方法による場合には、上述したように、脱離された未反応原料或いはＯＨ基の再吸着を防止する効果が得られるため、第２低誘電率絶縁膜の上記の効果を更に高める効果が期待できる。
〈４〉 上述の実施形態では、下層配線となる第１配線材料膜６を堆積する前に形成される第１低誘電率絶縁膜３に対しては残存未反応原料の脱離処理を行わない構成としたが、第２低誘電率絶縁膜８等に対して施した処理と同様の処理を第１低誘電率絶縁膜３に対しても行う構成として構わない。即ち、第１低誘電率絶縁膜３を所望膜厚より少ない膜厚で堆積後、Ｏ２ガス処理等を施して残存未反応原料の脱離処理等を行い、その後第１キャップ絶縁膜４を堆積するという一連の処理を第１低誘電率絶縁膜３及び第１キャップ絶縁膜４の合計膜厚が所望膜厚に達するまで複数回繰り返した後、トレンチ１０を形成する工程を行うものとすることができる。
〈５〉 上述の実施形態では、下層配線と上層配線との間に挟まれる絶縁膜を形成する場合について説明を行ったが、かかる場合に限られず、絶縁膜の強化或いは膜内の脱水処理を行う必要のある他の絶縁膜形成工程においても利用可能である。
本発明に係る絶縁膜形成方法の一過程における概略断面構造図 本発明に係る絶縁膜形成方法の一過程における概略断面構造図 本発明に係る絶縁膜形成方法の一過程における概略断面構造図 本発明に係る絶縁膜形成方法の各工程を示すフローチャート
符号の説明
１： 下地絶縁膜
２： 第１バリア絶縁膜
３： 第１低誘電率絶縁膜
４： 第１キャップ絶縁膜
５： 第１バリアメタル膜
６： 第１配線材料膜
７： 第２バリア絶縁膜
８： 第２低誘電率絶縁膜
９： 第２低誘電率絶縁膜（脱離処理後）
１０： トレンチ
１１： 第２キャップ絶縁膜
１２： 第２低誘電率絶縁膜
１３： 第２低誘電率絶縁膜（脱離処理後）
１４： 第２キャップ絶縁膜
１５： 第２低誘電率絶縁膜
１６： 第２低誘電率絶縁膜（脱離処理後）
１７： 第２キャップ絶縁膜
１８： 第２バリアメタル膜
１９： 第２配線材料膜
２０： ビアホール
２１： 第１レジストマスク
２２： 第２レジストマスク

Claims (8)

  1. 基板上に絶縁膜を形成する工程において、
    第１絶縁膜を所望膜厚より薄い膜厚分成膜する第１工程と、
    前記第１工程終了後に、大気暴露することなく、前記第１絶縁膜中の残存未反応原料の脱離処理、前記第１絶縁膜の未結合手の終端化処理、又は前記第１絶縁膜中に吸着したＯＨ基の脱離処理の内の少なくとも一処理を誘起させる第２工程と、を有し、
    前記第１絶縁膜が前記所望膜厚分堆積されるまで前記第１工程及び前記第２工程を複数回繰り返し行うことを特徴とする絶縁膜形成方法。
  2. 前記第２工程が、熱処理、紫外光照射処理、又はプラズマ処理の少なくとも一処理を施す工程であることを特徴とする請求項１に記載の絶縁膜形成方法。
  3. 前記第２工程が、ＮＨ３、Ｎ２、Ｈｅ、Ｏ２、Ｈ２、Ａｒ、又は前記第１工程で利用される原料ガスの何れかのガス雰囲気下で行われる工程であることを特徴とする請求項１又は請求項２に記載の絶縁膜形成方法。
  4. 前記第２工程が、前記第１工程と同一温度又は同一圧力下で行われる工程であることを特徴とする請求項１〜請求項３の何れか１項に記載の絶縁膜形成方法。
  5. 前記第２工程が、前記第１工程と同一反応室内で行われる工程であることを特徴とする請求項１〜請求項４の何れか１項に記載の絶縁膜形成方法。
  6. 前記第２工程終了後に、第２絶縁膜を成膜する第３工程を有し、
    前記第１絶縁膜及び前記第２絶縁膜の総膜厚が前記所望膜厚分堆積されるまで前記第１工程、前記第２工程、及び前記第３工程を大気暴露することなく複数回繰り返し行うことを特徴とする請求項１〜請求項５の何れか１項に記載の絶縁膜形成方法。
  7. 前記第３工程で成膜される前記第２絶縁膜の膜厚が、直前の前記第１工程で成膜される前記第１絶縁膜の膜厚よりも薄いことを特徴とする請求項６に記載の絶縁膜形成方法。
  8. 前記第２工程が、ＮＨ３、Ｎ２、Ｈｅ、Ｏ２、Ｈ２、Ａｒ、前記第１工程で利用される原料ガス、又は前記第３工程で利用される原料ガスの何れかのガス雰囲気下で行われる工程であることを特徴とする請求項６又は請求項７に記載の絶縁膜形成方法。
JP2006352065A 2006-12-27 2006-12-27 絶縁膜形成方法 Pending JP2008166374A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006352065A JP2008166374A (ja) 2006-12-27 2006-12-27 絶縁膜形成方法
US12/003,464 US20080160782A1 (en) 2006-12-27 2007-12-26 Method for forming insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006352065A JP2008166374A (ja) 2006-12-27 2006-12-27 絶縁膜形成方法

Publications (1)

Publication Number Publication Date
JP2008166374A true JP2008166374A (ja) 2008-07-17

Family

ID=39584631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006352065A Pending JP2008166374A (ja) 2006-12-27 2006-12-27 絶縁膜形成方法

Country Status (2)

Country Link
US (1) US20080160782A1 (ja)
JP (1) JP2008166374A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010127657A (ja) * 2008-11-25 2010-06-10 Panasonic Electric Works Co Ltd 赤外線センサおよびその製造方法
JP2014500608A (ja) * 2010-10-14 2014-01-09 ユ−ジーン テクノロジー カンパニー．リミテッド ３次元構造のメモリ素子を製造する方法及び装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347478B (zh) * 2013-07-24 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9768061B1 (en) * 2016-05-31 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric interconnect systems
WO2020251880A1 (en) * 2019-06-08 2020-12-17 Applied Materials, Inc. Low-k dielectric with self-forming barrier layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69130947T2 (de) * 1991-01-08 1999-07-08 Fujitsu Ltd Verfahren zur bildung eines siliciumoxid-filmes
US7354852B2 (en) * 2004-12-09 2008-04-08 Asm Japan K.K. Method of forming interconnection in semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010127657A (ja) * 2008-11-25 2010-06-10 Panasonic Electric Works Co Ltd 赤外線センサおよびその製造方法
JP2014500608A (ja) * 2010-10-14 2014-01-09 ユ−ジーン テクノロジー カンパニー．リミテッド ３次元構造のメモリ素子を製造する方法及び装置

Also Published As

Publication number Publication date
US20080160782A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US7732927B2 (en) Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
KR100516337B1 (ko) 반도체 디바이스 및 그 제조 방법
US7838414B2 (en) Method for manufacturing semiconductor device utilizing low dielectric layer filling gaps between metal lines
US7314828B2 (en) Repairing method for low-k dielectric materials
US20090104774A1 (en) Method of manufacturing a semiconductor device
JP2005311366A (ja) 半導体相互接続構造体およびその製造方法
KR20140010449A (ko) 손상된 저 k 필름들의 복구 및 기공 밀봉을 위한 자외선 보조형 시릴화
US9698095B2 (en) Interconnect structure
US20120205814A1 (en) Dielectric protection layer as a chemical-mechanical polishing stop layer
JP2001223269A (ja) 半導体装置およびその製造方法
JP4567587B2 (ja) 半導体装置の製造方法
JP2008166374A (ja) 絶縁膜形成方法
US9236294B2 (en) Method for forming semiconductor device structure
JP4578332B2 (ja) 半導体装置およびその製造方法
TW578216B (en) Method of manufacturing low K layer
TWI229918B (en) Method of forming an inter-metal dielectric layer in an interconnect structure
JP4955314B2 (ja) 多孔性シリコン酸化膜の製造方法
JP2011049217A (ja) 半導体装置及びその製造方法
US7422020B2 (en) Aluminum incorporation in porous dielectric for improved mechanical properties of patterned dielectric
JP2006024641A (ja) 半導体装置およびその製造方法
US20100093174A1 (en) Method of manufacturing low-k dielectric film, and formation of air-gap using the low-k dielectric film
KR101013483B1 (ko) 반도체 장치의 제조 방법
JP2636715B2 (ja) 半導体装置の製造方法
JP5387627B2 (ja) 半導体装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707